SmartFusion2
DDR පාලකය සහ අනුක්‍රමික අධිවේගී පාලකය
ආරම්භක ක්‍රමවේදය
පරිශීලක මාර්ගෝපදේශය

හැඳින්වීම

SmartFusion2 උපාංගයක් භාවිතයෙන් නිර්මාණයක් නිර්මාණය කිරීමේදී, ඔබ DDR පාලක දෙකෙන් එකක් (FDDR හෝ MDDR) හෝ Serial High speed controller (SERDESIF) බ්ලොක් එකක් භාවිතා කරන්නේ නම්, ඔබ මෙම බ්ලොක් වල වින්‍යාස ලේඛන ධාවන වේලාවට පෙර ආරම්භ කළ යුතුය. ඒවා භාවිතා කළ හැකිය. උදාහරණයක් ලෙසample, DDR පාලකය සඳහා, ඔබ DDR මාදිලිය (DDR3/DDR2/LPDDR), PHY පළල, පිපිරුම් ආකාරය සහ ECC සැකසිය යුතුය.
ඒ හා සමානව, PCIe අන්ත ලක්ෂ්‍යයක් ලෙස භාවිතා කරන SERDESIF බ්ලොක් සඳහා, ඔබ PCIE BAR සිට AXI (හෝ AHB) කවුළුව වෙත සැකසිය යුතුය.
ඩීඩීආර් පාලකය ස්වයංක්‍රීයව ආරම්භ කරන ලිබරෝ මෝස්තරයක් නිර්මාණය කිරීමට අවශ්‍ය පියවර මෙම ලේඛනය විස්තර කරයි සහ බල ගැන්වීමේදී SERDESIF අවහිර කරයි. කාවැද්දූ සැලසුම් ප්‍රවාහයේ භාවිතා වන Libero SOC වෙතින් ස්ථිරාංග කේතය උත්පාදනය කරන ආකාරය ද එය විස්තර කරයි.
මෙහෙයුම් න්‍යාය පිළිබඳ සවිස්තරාත්මක විස්තරයක් පළමුව සපයනු ලැබේ.
ඔබ ඔබේ නිර්මාණයේ DDR හෝ SERDESIF කුට්ටි භාවිතා කරන්නේ නම්, අනෙකුත් විශේෂාංග අතර, ඔබ වෙනුවෙන් 'ආරම්භක' විසඳුම නිර්මාණය කරන ප්‍රබල නිර්මාණ මෙවලමක් වන Libero SoC System Builder භාවිතයෙන් එවැනි නිර්මාණයක් නිර්මාණය කරන්නේ කෙසේදැයි මීළඟ කොටස විස්තර කරයි.
SmartFusion2 System Builder භාවිතයෙන් තොරව සම්පූර්ණ 'ආරම්භක' විසඳුමක් එක් කරන්නේ කෙසේද යන්න මීළඟ කොටස විස්තර කරයි. ඔබ System Builder භාවිතා කිරීමට අකමැති නම් කුමක් කළ යුතුද යන්න පැහැදිලි කිරීමට මෙය උපකාර වන අතර, System Builder මෙවලම ඔබ වෙනුවෙන් සැබවින්ම උත්පාදනය කරන්නේ කුමක්ද යන්න විස්තර කරයි. මෙම කොටස අමතයි:

• DDR පාලකය සහ SERDESIF වින්‍යාස ලේඛන සඳහා වින්‍යාස දත්ත නිර්මාණය කිරීම
• විවිධ ASIC වින්‍යාස ලේඛන වෙත වින්‍යාස දත්ත මාරු කිරීමට අවශ්‍ය FPGA තර්කනය නිර්මාණය කිරීම

අවසාන වශයෙන් අපි උත්පාදනය විස්තර කරමු fileසම්බන්ධ වන්නේ:

• ස්ථිරාංග 'ආරම්භක' විසඳුම නිර්මාණය කිරීම.
• DDR 'ආරම්භක' විසඳුම සඳහා මෝස්තරයේ අනුකරණය.

DDR පාලකය සහ SERDESIF වින්‍යාස ලේඛන පිළිබඳ විස්තර සඳහා, බලන්න Microsemi SmartFusion2 අධිවේගී අනුක්‍රමික සහ DDR අතුරුමුහුණත් පරිශීලක මාර්ගෝපදේශය.

මෙහෙයුම් න්යාය

පර්යන්ත ආරම්භක විසඳුම පහත සඳහන් ප්‍රධාන සංරචක භාවිතා කරයි:

• CMSIS SystemInit() ශ්‍රිතය, එය Cortex-M3 මත ධාවනය වන අතර ආරම්භක ක්‍රියාවලිය මෙහෙයවයි.
• පර්යන්තවල වින්‍යාස ලේඛන ආරම්භ කරන CoreConfigP මෘදු IP හරය.
• MSS, DDR පාලක සහ SERDESIF කුට්ටිවල යළි පිහිටුවීමේ අනුපිළිවෙල කළමනාකරණය කරන CoreResetP මෘදු IP හරය.

පර්යන්ත ආරම්භක ක්රියාවලිය පහත පරිදි ක්රියා කරයි:

1. යළි පිහිටුවීමෙන් පසු, Cortex-M3 CMSIS SystemInit() ශ්‍රිතය ක්‍රියාත්මක කරයි. යෙදුමේ ප්‍රධාන() ශ්‍රිතය ක්‍රියාත්මක වීමට පෙර මෙම ශ්‍රිතය ස්වයංක්‍රීයව ක්‍රියාත්මක වේ.
   CoreResetP ප්‍රතිදාන සංඥාව MSS_HPMS_READY ආරම්භක ක්‍රියාවලියේ ආරම්භයේ දී ප්‍රකාශ කර ඇති අතර, MSS සහ සියලුම පර්යන්ත (MDDR හැර) සන්නිවේදනය සඳහා සූදානම් බව පෙන්නුම් කරයි.
2. SystemInit() ශ්‍රිතය DDR පාලක වෙත වින්‍යාස දත්ත ලියන අතර MSS FIC_2 APB3 බසය හරහා SERDESIF වින්‍යාස ලේඛනය කරයි. මෙම අතුරුමුහුණත FPGA රෙදිපිළි තුළ ස්ථාපනය කර ඇති මෘදු CoreConfigP හරයට සම්බන්ධ වේ.
3. සියලුම රෙජිස්ටර් වින්‍යාස කළ පසු, SystemInit() ශ්‍රිතය CoreConfigP පාලන රෙජිස්ටර් වෙත රෙජිස්ටර් වින්‍යාස කිරීමේ අදියර සම්පූර්ණ වූ බව දැක්වීමට ලියයි; CoreConfigP ප්‍රතිදාන සංඥා CONFIG1_DONE සහ CONIG2_DONE පසුව ප්‍රකාශ කරනු ලැබේ.
   රෙජිස්ටර් වින්‍යාස කිරීමේ අදියර දෙකක් ඇත (CONFIG1 සහ CONFIG2) නිර්මාණයේ භාවිතා කරන පර්යන්ත මත පදනම්ව.
4. MDDR/FDDR එකක් හෝ දෙකම භාවිතා කරන්නේ නම්, සහ SERDESIF කුට්ටි කිසිවක් සැලසුමේ භාවිතා නොකරන්නේ නම්, ඇත්තේ එක් රෙජිස්ටර් වින්‍යාස අදියරක් පමණි. CoreConfigP ප්‍රතිදාන සංඥා CONFIG1_DONE සහ CONIG2_DONE යන දෙකම කිසිදු බලා සිටීම/ප්‍රමාදයකින් තොරව එකින් එක ප්‍රකාශ කරනු ලැබේ.
   සැලසුම් කිරීමේදී PCIe නොවන මාදිලියේ SERDESIF කුට්ටි එකක් හෝ කිහිපයක් භාවිතා කරන්නේ නම්, ලියාපදිංචි වින්‍යාසයේ ඇත්තේ එක් අදියරක් පමණි. CONFIG1_DONE සහ CONIG2_DONE කිසිදු බලා සිටීම/ප්‍රමාදයකින් තොරව එකින් එක ප්‍රකාශ කරනු ලැබේ.
   සැලසුම් කිරීමේදී PCIe මාදිලියේ SERDESIF කුට්ටි එකක් හෝ කිහිපයක් භාවිතා කරන්නේ නම්, රෙජිස්ටර් වින්‍යාස කිරීමේ අදියර දෙකක් ඇත. ලියාපදිංචි වින්‍යාස කිරීමේ පළමු අදියර සම්පූර්ණ වූ පසු CONFIG1_DONE ප්‍රකාශ කරනු ලැබේ. SERDESIF පද්ධතිය සහ මංතීරු රෙජිස්ටර් මෙම අදියරේදී වින්‍යාස කර ඇත. SERDESIF PCIE නොවන මාදිලියකින් වින්‍යාස කර ඇත්නම්, CONFIG2_DONE සංඥාව ද වහාම ප්‍රකාශ කරනු ලැබේ.
5. රෙජිස්ටර් වින්‍යාසයේ දෙවන අදියර අනුගමනය කරයි (SERDESIF PCIE ආකාරයෙන් වින්‍යාස කර ඇත්නම්). දෙවන අදියරේදී සිදුවන විවිධ සිදුවීම් පහත දැක්වේ.
   – CoreResetP භාවිතා කරන එක් එක් SERDESIF බ්ලොක් වලට අනුරූප වන PHY_RESET_N සහ CORE_RESET_N සංඥා ඉවත් කරයි. සියලු SERDESIF කුට්ටි යළි පිහිටුවීමෙන් පසුව එය SDIF_RELEASED ප්රතිදාන සංඥාවක් ද තහවුරු කරයි. මෙම SDIF_RELEASED සංඥාව CoreConfigP වෙත SERDESIF හරය යළි පිහිටුවීමෙන් බැහැරව ඇති බවත් රෙජිස්ටර් වින්‍යාස කිරීමේ දෙවන අදියර සඳහා සූදානම් බවත් දැක්වීමට භාවිතා කරයි.
   – SDIF_RELEASED සංඥාව ප්‍රකාශ කළ පසු, SystemInit() ශ්‍රිතය සුදුසු SERDESIF මංතීරුවේ PMA_READY තහවුරු කිරීම සඳහා ඡන්ද විමසීම ආරම්භ කරයි. PMA_READY තහවුරු කළ පසු, SERDESIF රෙජිස්ටර් (PCIE රෙජිස්ටර්) දෙවන කට්ටලය SystemInit() ශ්‍රිතය මගින් වින්‍යාස කර/ලියනු ලැබේ.
6. සියලුම PCIE රෙජිස්ටර් වින්‍යාස කළ පසු, SystemInit() ශ්‍රිතය CoreConfigP පාලන රෙජිස්ටර් වෙත ලියනු ලබන්නේ රෙජිස්ටර් වින්‍යාසයේ දෙවන අදියර සම්පූර්ණ වූ බව දැක්වීමට ය; CoreConfigP ප්‍රතිදාන සංඥාව CONIG2_DONE පසුව තහවුරු වේ.
7. ඉහත සංඥා ප්‍රකාශයන්/ප්‍රකාශ කිරීම් හැරුණු විට, CoreResetP පහත සඳහන් කාර්යයන් සිදු කරමින් විවිධ කොටස්වල ආරම්භය කළමනාකරණය කරයි:
   - FDDR මූලික යළි පිහිටුවීම ඉවත් කිරීම
   – SERDESIF ඉවත් කිරීම PHY සහ CORE යළි පිහිටුවීම් අවහිර කරයි
   - FDDR PLL (FPLL) අගුළු සංඥාව නිරීක්ෂණය කිරීම. FDDR AXI/AHBLite දත්ත අතුරුමුහුණත සහ FPGA රෙදි නිවැරදිව සන්නිවේදනය කළ හැකි බවට සහතික වීමට FPLL අගුලු දමා තිබිය යුතුය.
   - SERDESIF බ්ලොක් PLL (SPLL) අගුළු සංඥා නිරීක්ෂණය කිරීම. SERDESIF AXI/AHBLite අතුරුමුහුණත (PCIe මාදිලිය) අවහිර කරන බවට හෝ XAUI අතුරුමුහුණතට FPGA රෙදි සමග නිසි ලෙස සන්නිවේදනය කළ හැකි බවට සහතික වීමට SPLL අගුලු දමා තිබිය යුතුය.
   - බාහිර DDR මතකයන් නිරාකරණය වන තෙක් බලා සිටීම සහ DDR පාලකයන් විසින් ප්‍රවේශ වීමට සූදානම්ව සිටින්න.
8. සියලුම පර්යන්ත ඒවායේ ආරම්භය සම්පූර්ණ කළ විට, CoreResetP INIT_DONE සංඥාව තහවුරු කරයි; CoreConfigP අභ්‍යන්තර ලේඛනය INIT_DONE පසුව ප්‍රකාශ කරනු ලැබේ.
   MDDR/FDDR එකක් හෝ දෙකම භාවිතා කරන්නේ නම් සහ DDR ආරම්භක වේලාවට ළඟා වූ විට, CoreResetP ප්‍රතිදාන සංඥාව DDR_READY තහවුරු වේ. මෙම සංඥාව DDR_READY ප්‍රකාශ කිරීම DDR (MDDR/FDDR) සන්නිවේදනය සඳහා සූදානම් බවට ඇඟවීමක් ලෙස නිරීක්ෂණය කළ හැක.
   SERDESIF බ්ලොක් එකක් හෝ කිහිපයක් භාවිතා කර ඇති අතර, රෙජිස්ටර් වින්‍යාස කිරීමේ දෙවන අදියර සාර්ථකව අවසන් කර ඇත්නම්, CoreResetP ප්‍රතිදාන සංඥාව SDIF_READY තහවුරු වේ. මෙම සංඥාව SDIF_READY ප්‍රකාශ කිරීම සියලුම SERDESIF කුට්ටි සන්නිවේදනය සඳහා සූදානම් බවට ඇඟවීමක් ලෙස නිරීක්ෂණය කළ හැක.
9. INIT_DONE තහවුරු වන තෙක් බලා සිටි SystemInit() ශ්‍රිතය සම්පූර්ණ වන අතර යෙදුමේ ප්‍රධාන() ශ්‍රිතය ක්‍රියාත්මක වේ. එම අවස්ථාවේදී, භාවිතා කරන ලද සියලුම DDR පාලක සහ SERDESIF බ්ලොක් ආරම්භ කර ඇති අතර, ස්ථිරාංග යෙදුම සහ FPGA රෙදි තර්කය විශ්වාසදායක ලෙස ඔවුන් සමඟ සන්නිවේදනය කළ හැකිය.

මෙම ලේඛනයේ විස්තර කර ඇති ක්‍රමවේදය, යෙදුමේ ප්‍රධාන() කාර්යයට පෙර ක්‍රියාත්මක කරන ලද පද්ධති ආරම්භක කේතයේ කොටසක් ලෙස ආරම්භක ක්‍රියාවලිය ක්‍රියාත්මක කරන Cortex-M3 මත රඳා පවතී.
FDDR/MDDR, SEREDES(PCIe නොවන මාදිලිය) සහ SERDES (PCIe මාදිලිය) හි ආරම්භක පියවර සඳහා Figure 1-1, Figure 1-2 සහ 1-3 හි ඇති Flow Charts බලන්න.
රූප සටහන 1-4 පර්යන්ත ආරම්භක කාල සටහනක් පෙන්වයි.

රූපය 1-3 • SERDESIF (PCIe) ආරම්භක ප්‍රවාහ සටහන
මෙම ලේඛනයේ විස්තර කර ඇති ආරම්භක ක්‍රියා පටිපාටියට ඔබ Cortex-M3 මත කිසිදු කේතයක් ධාවනය කිරීමට සැලසුම් කර නොමැති වුවද, ආරම්භක ක්‍රියාවලියේදී Cortex-M3 ධාවනය කිරීම අවශ්‍ය වේ. ඔබ කිසිවක් නොකරන මූලික ස්ථිරාංග යෙදුමක් සෑදිය යුතුය (සරල ලූපයක්, උදාample) සහ කාවැද්දූ Non Volatile Memory (eNVM) තුළ ක්‍රියාත්මක කළ හැකි බව පැටවීම නිසා Cortex-M3 ආරම්භ වන විට DDR පාලක සහ SERDESIF කුට්ටි ආරම්භ වේ.

DDR සහ SERDESIF බ්ලොක් භාවිතයෙන් නිර්මාණයක් සෑදීමට System Builder භාවිතා කිරීම

SmartFusion2 System Builder යනු ඔබේ පද්ධති මට්ටමේ අවශ්‍යතා ග්‍රහණය කර ගැනීමට සහ එම අවශ්‍යතා ක්‍රියාවට නංවන සැලසුමක් නිපදවීමට උපකාර වන ප්‍රබල නිර්මාණ මෙවලමකි. System Builder හි ඉතා වැදගත් කාර්යයක් වන්නේ Peripheral Initialization උප පද්ධතිය ස්වයංක්‍රීයව නිර්මාණය කිරීමයි. 17 පිටුවේ "DDR සහ SERDESIF බ්ලොක් භාවිතා කරමින් නිර්මාණයක් නිර්මාණය කිරීමට SmartDesign භාවිතා කිරීම" System Builder නොමැතිව එවැනි විසඳුමක් සාදා ගන්නේ කෙසේද යන්න විස්තරාත්මකව විස්තර කරයි.
ඔබ System Builder භාවිතා කරන්නේ නම්, ඔබේ DDR පාලක සහ SERDESIF බ්ලොක් බල ගැන්වීමේදී ආරම්භ කරන සැලසුමක් නිර්මාණය කිරීමට ඔබ පහත සඳහන් කාර්යයන් කළ යුතුය:

1. උපාංග විශේෂාංග පිටුවේ (රූපය 2-1), කුමන DDR පාලකයන් භාවිතා කරන්නේද යන්න සහ ඔබේ නිර්මාණයේ SERDESIF කුට්ටි කීයක් භාවිතා කරන්නේද යන්න සඳහන් කරන්න.
2. මතක පිටුවෙහි, DDR වර්ගය (DDR2/DDR3/LPDDR) සහ ඔබේ බාහිර DDR මතකයන් සඳහා වින්‍යාස දත්ත සඳහන් කරන්න. විස්තර සඳහා මතක පිටු කොටස බලන්න.
3. පර්යන්ත පිටුවෙහි, Fabric DDR උප පද්ධතියට සහ/හෝ MSS DDR FIC උප පද්ධතියට AHBLite/AXI ලෙස වින්‍යාස කර ඇති රෙදි මාස්ටර් එක් කරන්න (විකල්ප).
4. ඔරලෝසු සැකසුම් පිටුවේ, DDR උප පද්ධති සඳහා ඔරලෝසු සංඛ්‍යාත සඳහන් කරන්න.
5. ඔබේ සැලසුම් පිරිවිතර සම්පූර්ණ කර අවසන් කරන්න ක්ලික් කරන්න. මෙය 'ආරම්භක' විසඳුම සඳහා අවශ්‍ය තර්කය ඇතුළුව, System Builder විසින් නිර්මාණය කරන ලද නිර්මාණය ජනනය කරයි.
6. ඔබ SERDESIF බ්ලොක් භාවිතා කරන්නේ නම්, ඔබ ඔබේ සැලසුමේ ඇති SERDESIF කුට්ටි ක්ෂණිකව ලබා දිය යුතු අතර ඒවායේ ආරම්භක වරායන් පද්ධති සාදන්නා විසින් ජනනය කරන ලද හරයට සම්බන්ධ කළ යුතුය.

පද්ධති සාදන්නා උපාංග විශේෂාංග පිටුව
උපාංග විශේෂාංග පිටුවෙහි, කුමන DDR පාලකයන් (MDDR සහ/හෝ FDDR) භාවිතා කරන්නේද යන්න සහ ඔබේ සැලසුමෙහි SERDESIF කුට්ටි කීයක් භාවිතා කරන්නේද යන්න සඳහන් කරන්න (රූපය 2-1).

Figure 2-1 • System Builder Device Features පිටුව

පද්ධති සාදන්නා මතක පිටුව
MSS DDR (MDDR) හෝ Fabric DDR (FDDR) භාවිතා කිරීමට, පතන ලැයිස්තුවෙන් මතක වර්ගය තෝරන්න (රූපය 2-2).

රූපය 2-2 • MSS බාහිර මතකය

ඔයා කළ යුතුයි:

1. DDR වර්ගය තෝරන්න (DDR2, DDR3 හෝ LPDDR).
2. DDR මතකය සැකසීමේ කාලය නිර්වචනය කරන්න. නිවැරදි මතක සැකසුම් කාලය සැකසීමට ඔබේ බාහිර DDR මතක පිරිවිතරයන් විමසන්න. මතකය සැකසීමේ කාලය නිවැරදිව සකසා නොමැති නම් DDR මතකය නිවැරදිව ආරම්භ කිරීමට අසමත් විය හැක.
3. එක්කෝ DDR රෙජිස්ටර් වින්‍යාස දත්ත ආයාත කරන්න හෝ ඔබේ DDR මතක පරාමිතීන් සකසන්න. විස්තර සඳහා, බලන්න Microsemi SmartFusion2 අධිවේගී අනුක්‍රමික සහ DDR අතුරුමුහුණත් පරිශීලක මාර්ගෝපදේශය.

මෙම දත්ත DDR ලේඛනය BFM සහ ස්ථිරාංග වින්‍යාසය උත්පාදනය කිරීමට භාවිතා කරයි file26 පිටුවේ සහ "BFM හි ෆර්ම්වෙයාර් යෙදුම නිර්මාණය කිරීම සහ සම්පාදනය කිරීම" හි විස්තර කර ඇති පරිදි File27 පිටුවේ නිර්මාණය අනුකරණය කිරීම සඳහා භාවිතා වේ. DDR පාලක වින්‍යාස ලේඛන පිළිබඳ විස්තර සඳහා, බලන්න Microsemi SmartFusion2 අධිවේගී අනුක්‍රමික සහ DDR අතුරුමුහුණත් පරිශීලක මාර්ගෝපදේශය.
හිටපු කෙනෙක්ampමානකරණයේ le file සින්ටැක්ස් රූප සටහන 2-3 හි දක්වා ඇත. මේකෙ පාවිච්චි කරන රෙජිස්ටර් නම් file හි විස්තර කර ඇති ඒවාට සමාන වේ Microsemi SmartFusion2 අධිවේගී අනුක්‍රමික සහ DDR අතුරුමුහුණත් පරිශීලක මාර්ගෝපදේශය

රූපය 2-3 • වින්යාසය File සින්ටැක්ස් Example
පද්ධති සාදන්නා පර්යන්ත පිටුව
පර්යන්ත පිටුවෙහි, එක් එක් DDR පාලකය සඳහා වෙනම උප පද්ධතියක් සාදනු ලැබේ (FDDR සඳහා Fabric DDR උප පද්ධතිය සහ MDDR සඳහා MSS DDR FIC උප පද්ධතිය). DDR පාලකයන් වෙත Fabric Master ප්‍රවේශය සක්‍රීය කිරීම සඳහා ඔබට මෙම එක් එක් උප පද්ධති වෙත Fabric AMBA Master (AXI/AHBLite ලෙස වින්‍යාස කර ඇත) හරයක් එක් කළ හැක. උත්පාදනය වූ පසු, System Builder විසින් ස්වයංක්‍රීයව බස් මධ්‍ය (AMBA Master එකතු කරන ලද වර්ගය මත පදනම්ව) ක්‍රියාත්මක වන අතර, බස් හරයේ ප්‍රධාන BIF සහ ඔරලෝසුව සහ සුදුසු පින් කණ්ඩායම් යටතේ අදාළ උප පද්ධතිවල (FDDR/MDDR) කටු නැවත සකසයි. ඉහල. ඔබ කළ යුත්තේ BIFs ඔබ සැලසුම් කිරීමේදී ක්ෂණිකව ලබා දෙන සුදුසු Fabric Master cores වෙත සම්බන්ධ කිරීමයි. MDDR සම්බන්ධයෙන් ගත් කල, MSS DDR FIC උපපද්ධතියට Fabric AMBA Master core එකක් එක් කිරීම විකල්පයකි; Cortex-M3 මෙම උප පද්ධතියේ පෙරනිමි මාස්ටර් වේ. රූප සටහන 2-4 හි දැක්වෙන්නේ System Builder Peripherals පිටුවයි.

Figure 2-4 • System Builder Peripherals පිටුව

පද්ධති සාදන්නා ඔරලෝසු සැකසුම් පිටුව
ඔරලෝසු සැකසීම් පිටුවේ, එක් එක් DDR පාලකය සඳහා, ඔබ එක් එක් DDR (MDDR සහ/හෝ FDDR) උප පද්ධතියට අදාළ ඔරලෝසු සංඛ්‍යාත සඳහන් කළ යුතුය.
MDDR සඳහා, ඔබ සඳහන් කළ යුතුය:

• MDDR_CLK - මෙම ඔරලෝසුව DDR පාලකයේ ක්‍රියාකාරී සංඛ්‍යාතය තීරණය කරන අතර ඔබේ බාහිර DDR මතකය ක්‍රියාත්මක කිරීමට ඔබ බලාපොරොත්තු වන ඔරලෝසු සංඛ්‍යාතයට ගැලපේ. මෙම ඔරලෝසුව M3_CLK හි ගුණාකාරයක් ලෙස අර්ථ දක්වා ඇත (Cortex-M3 සහ MSS ප්‍රධාන ඔරලෝසුව, රූපය 2-5). MDDR_CLK 333 MHz ට වඩා අඩු විය යුතුය.
• DDR_FIC_CLK - ඔබ FPGA රෙදි වලින් MDDR වෙත ප්‍රවේශ වීමට තෝරාගෙන තිබේ නම්, ඔබ DDR_FIC_CLK සඳහන් කළ යුතුය. මෙම ඔරලෝසු සංඛ්‍යාතය MDDR_CLK හි අනුපාතය ලෙස අර්ථ දක්වා ඇති අතර MDDR වෙත ප්‍රවේශ වන FPGA රෙදි උප පද්ධතිය ක්‍රියාත්මක වන සංඛ්‍යාතයට ගැළපිය යුතුය.

රූපය 2-5 • Cortex-M3 සහ MSS ප්‍රධාන ඔරලෝසුව; MDDR ඔරලෝසු

FDDR සඳහා, ඔබ සඳහන් කළ යුතුය:

• FDDR_CLK – DDR පාලකයේ ක්‍රියාකාරී සංඛ්‍යාතය තීරණය කරන අතර ඔබේ බාහිර DDR මතකය ක්‍රියාත්මක කිරීමට ඔබ බලාපොරොත්තු වන ඔරලෝසු සංඛ්‍යාතයට ගැලපේ. මෙම ඔරලෝසුව M3_CLK හි ගුණාකාරයක් ලෙස අර්ථ දක්වා ඇති බව සලකන්න (MSS සහ Cortex-M3 ඔරලෝසුව, රූපය 2-5). FDDR_CLK 20 MHz සහ 333 MHz තුළ තිබිය යුතුය.
• FDDR_SUBSYSTEM_CLK - මෙම ඔරලෝසු සංඛ්‍යාතය FDDR_CLK හි අනුපාතයක් ලෙස අර්ථ දක්වා ඇති අතර FDDR වෙත ප්‍රවේශ වන FPGA රෙදි උප පද්ධතිය ක්‍රියාත්මක වන සංඛ්‍යාතයට ගැළපිය යුතුය.

රූපය 2-6 • රෙදි DDR ඔරලෝසු
SERDESIF වින්‍යාසය
SERDESIF කුට්ටි පද්ධති සාදන්නා විසින් ජනනය කරන ලද සැලසුම තුළ ක්ෂණිකව ලබා නොදේ. කෙසේ වෙතත්, සියලුම SERDESIF බ්ලොක් සඳහා, System Builder core හි අතුරුමුහුණතෙහි ආරම්භක සංඥා ලබා ගත හැකි අතර, රූප සටහන 2-7 හි දැක්වෙන පරිදි, ඊළඟ මට්ටමේ ධුරාවලියේ SERDESIF මධ්යය වෙත සම්බන්ධ කළ හැක.රූපය 2-7 • SERDESIF පර්යන්ත ආරම්භක සම්බන්ධතාව
DDR වින්‍යාස ලේඛනවලට සමානව, සෑම SERDES බ්ලොක් එකකම වින්‍යාස ලේඛන ද ඇති අතර ඒවා ධාවන වේලාවේදී පූරණය කළ යුතුය. ඔබට මෙම රෙජිස්ටර් අගයන් ආයාත කිරීමට හෝ ඔබගේ PCIe හෝ EPCS පරාමිති ඇතුළත් කිරීමට අධිවේගී අනුක්‍රමික අතුරුමුහුණත් වින්‍යාසකය (රූපය 2-8) භාවිතා කළ හැකි අතර ලියාපදිංචි අගයන් ඔබ වෙනුවෙන් ස්වයංක්‍රීයව ගණනය කෙරේ. විස්තර සඳහා, බලන්න SERDES වින්‍යාසකරු පරිශීලක මාර්ගෝපදේශය.රූපය 2-8 • අධිවේගී අනුක්‍රමික අතුරුමුහුණත් වින්‍යාසකය
ඔබ ඔබේ පරිශීලක තර්කනය System Builder block සහ SERDES block සමඟ ඒකාබද්ධ කළ පසු, ඔබට ඔබේ ඉහළ මට්ටමේ SmartDesign ජනනය කළ හැක. මෙය සියලුම HDL සහ BFM ජනනය කරයි fileඔබේ නිර්මාණය ක්‍රියාත්මක කිරීමට සහ අනුකරණය කිරීමට අවශ්‍ය වේ. එවිට ඔබට ඉතිරි නිර්මාණ ප්‍රවාහය සමඟ ඉදිරියට යා හැකිය.

DDR සහ SERDESIF Blocks භාවිතයෙන් නිර්මාණයක් නිර්මාණය කිරීමට SmartDesign භාවිතා කිරීම

මෙම කොටස SmartFusion2 System Builder භාවිතා නොකර සම්පූර්ණ 'ආරම්භක' විසඳුමක් එකට තබන ආකාරය විස්තර කරයි. ඔබ System Builder භාවිතා කිරීමට අකමැති නම් ඔබ කළ යුතු දේ තේරුම් ගැනීමට ඔබට උපකාර කිරීම ඉලක්කයයි. System Builder මෙවලම ඇත්ත වශයෙන්ම ඔබ වෙනුවෙන් ජනනය කරන්නේ කුමක්ද යන්න මෙම කොටස විස්තර කරයි. මෙම කොටස කරන්නේ කෙසේද යන්න විස්තර කරයි:

• DDR පාලකය සහ SERDESIF වින්‍යාස ලේඛන සඳහා වින්‍යාස දත්ත ඇතුළත් කරන්න.
• වින්‍යාස දත්ත DDR පාලක සහ SERDESIF වින්‍යාස ලේඛන වෙත මාරු කිරීමට අවශ්‍ය Fabric Cores ක්ෂණිකව සම්බන්ධ කරන්න.

DDR පාලක වින්‍යාසය
MSS DDR (MDDR) සහ Fabric DDR (FDDR) පාලකයන් බාහිර DDR මතක වින්‍යාස කිරීමේ අවශ්‍යතා (DDR මාදිලිය, PHY පළල, පිපිරුම් මාදිලිය, ECC, ආදිය) ගැලපීම සඳහා ගතිකව (ධාවන වේලාවේදී) වින්‍යාසගත කළ යුතුය. MDDR/FDDR වින්‍යාසකාරකයේ ඇතුළත් කළ දත්ත CMSIS SystemInit() ශ්‍රිතය මගින් DDR පාලක වින්‍යාස ලේඛන වෙත ලියා ඇත. විවිධ වර්ගයේ වින්‍යාස දත්ත ඇතුළත් කිරීම සඳහා වින්‍යාසකරුට විවිධ ටැබ් තුනක් ඇත:

• සාමාන්‍ය දත්ත (DDR මාදිලිය, දත්ත පළල, ඔරලෝසු සංඛ්‍යාතය, ECC, රෙදි අතුරුමුහුණත, ධාවක ශක්තිය)
• මතක ආරම්භක දත්ත (පිපිරීමේ දිග, පිපිරුම් අනුපිළිවෙල, කාල මාදිලිය, ප්‍රමාදය, ආදිය)
• මතක කාල දත්ත

ඔබගේ බාහිර DDR මතකයේ පිරිවිතර වෙත යොමු වන්න සහ ඔබගේ බාහිර DDR මතකයේ අවශ්‍යතා වලට ගැලපෙන පරිදි DDR පාලකය වින්‍යාස කරන්න.
DDR වින්‍යාසය පිළිබඳ විස්තර සඳහා, බලන්න SmartFusion2 MSS DDR වින්‍යාස පරිශීලක මාර්ගෝපදේශය.
SERDESIF වින්‍යාසය
SERDES වින්‍යාස කිරීම සඳහා වින්‍යාසකය විවෘත කිරීමට SmartDesign කැන්වසයේ ඇති SERDES බ්ලොක් එක දෙවරක් ක්ලික් කරන්න (රූපය 3-1). ඔබට මෙම රෙජිස්ටර් අගයන් ආයාත කිරීමට හෝ ඔබගේ PCIe හෝ EPCS පරාමිති ඇතුලත් කිරීමට SERDES වින්‍යාසකය භාවිතා කළ හැකි අතර ලියාපදිංචි අගයන් ඔබ වෙනුවෙන් ස්වයංක්‍රීයව ගණනය කෙරේ. විස්තර සඳහා, බලන්න SERDES වින්‍යාසකරු පරිශීලක මාර්ගෝපදේශය.රූපය 3-1 • අධිවේගී අනුක්‍රමික අතුරුමුහුණත් වින්‍යාසකය
FPGA සැලසුම් ආරම්භක උප පද්ධතිය නිර්මාණය කිරීම
DDR සහ SERDESIF කුට්ටි ආරම්භ කිරීම සඳහා, ඔබ FPGA රෙදිපිළි තුළ ආරම්භක උප පද්ධතිය සෑදිය යුතුය. FPGA රෙදි ආරම්භ කිරීමේ උප පද්ධතිය Cortex-M3 සිට DDR සහ SERDESIF වින්‍යාස ලේඛන වෙත දත්ත ගෙන යයි, මෙම බ්ලොක් ක්‍රියාත්මක වීමට අවශ්‍ය යළි පිහිටුවීමේ අනුපිළිවෙල කළමනාකරණය කරයි සහ මෙම බ්ලොක් ඔබේ ඉතිරි සැලසුම සමඟ සන්නිවේදනය කිරීමට සූදානම් වන විට සංඥා කරයි. ආරම්භක උප පද්ධතිය නිර්මාණය කිරීම සඳහා, ඔබ කළ යුත්තේ:

• MSS තුළ FIC_2 වින්‍යාස කරන්න
• CoreConfigP සහ CoreResetP හරයන් ක්ෂණිකව සහ වින්‍යාස කරන්න
• ඔන්-චිප් 25/50MHz RC ඔස්කිලේටරය ක්ෂණික කරන්න
• පද්ධති යළි පිහිටුවීම (SYSRESET) මැක්‍රෝව ක්ෂණික කරන්න
• මෙම සංරචක එක් එක් පර්යන්තයේ වින්‍යාස අතුරුමුහුණත්, ඔරලෝසු, යළි පිහිටුවීම් සහ PLL ලොක් පෝට් වෙත සම්බන්ධ කරන්න

MSS FIC_2 APB වින්‍යාසය
MSS FIC_2 වින්‍යාස කිරීමට:

1. MSS වින්‍යාසකාරකයෙන් FIC_2 වින්‍යාසකාරක සංවාද කොටුව විවෘත කරන්න (රූපය 3-2).
2. Cortex-M3 භාවිතා කර Initialize peripherals තෝරන්න.
3. ඔබගේ පද්ධතිය මත පදනම්ව, පහත පිරික්සුම් කොටු එකක් හෝ දෙකම පරීක්ෂා කරන්න:
   - එම්එස්එස් ඩීඩීආර්
   - රෙදි DDR සහ/හෝ SERDES කුට්ටි
4. හරි ක්ලික් කර MSS උත්පාදනය කිරීමට ඉදිරියට යන්න (ඔබගේ සැලසුම් අවශ්‍යතා සඳහා MSS සම්පුර්ණයෙන්ම වින්‍යාස කරන තෙක් ඔබට මෙම ක්‍රියාව කල් දැමිය හැක). FIC_2 ports (FIC_2_APB_MASTER, FIC_2_APB_M_PCLK සහ FIC_2_APB_M_RESET_N) දැන් MSS අතුරුමුහුණතෙහි නිරාවරණය වී ඇති අතර CoreConfigP සහ CoreResetP හරයන් වෙත සම්බන්ධ කළ හැක.

රූපය 3-2 • MSS FIC_2 වින්‍යාසකරු

CoreConfigP
CoreConfigP වින්‍යාස කිරීමට:

1. CoreConfigP ඔබේ SmartDesign වෙත ක්ෂණිකව ලබා දෙන්න (සාමාන්‍යයෙන් MSS ක්ෂණිකව ලබා දී ඇති එක).
   මෙම හරය Libero නාමාවලියෙහි (පර්යන්ත යටතේ) සොයා ගත හැක.
2. වින්‍යාසකය විවෘත කිරීමට හරය මත දෙවරක් ක්ලික් කරන්න.
3. කුමන පර්යන්තයන් ආරම්භ කළ යුතුද යන්න සඳහන් කිරීමට හරය වින්‍යාස කරන්න (රූපය 3-3)

රූපය 3-3 • CoreConfigP සංවාද කොටුව

CoreResetP
CoreResetP වින්‍යාස කිරීමට:

1. CoreResetP ඔබේ SmartDesign වෙත ක්ෂණිකව ලබා දෙන්න (සාමාන්‍යයෙන් MSS ක්ෂණිකව ලබා දී ඇති එක).
   මෙම හරය Libero නාමාවලියෙහි, Peripherals යටතේ සොයා ගත හැක.
2. වින්‍යාසකය විවෘත කිරීමට SmartDesign කැන්වසය තුළ ඇති හරය මත දෙවරක් ක්ලික් කරන්න (රූපය 3-4).
3. හරය වින්‍යාස කරන්න:
   – බාහිර යළි පිහිටුවීමේ හැසිරීම සඳහන් කරන්න (EXT_RESET_OUT තහවුරු කර ඇත). විකල්ප හතරෙන් එකක් තෝරන්න:
   o EXT_RESET_OUT කිසිදා ප්‍රකාශ නොවේ
   o බලය නැවත පිහිටුවීම (POWER_ON_RESET_N) ප්‍රකාශ කළහොත් EXT_RESET_OUT තහවුරු වේ
   o FAB_RESET_N ප්‍රකාශ කරන්නේ නම් EXT_RESET_OUT ප්‍රකාශ වේ
   o power up reset (POWER_ON_RESET_N) හෝ FAB_RESET_N ප්‍රකාශ කරන්නේ නම් EXT_RESET_OUT තහවුරු වේ
   - උපාංගයේ වෙළුම සඳහන් කරන්නtagඊ. තෝරාගත් අගය පරිමාවට ගැළපිය යුතුයtage ඔබ Libero Project Settings සංවාද කොටුව තුළ තෝරාගෙන ඇත.
   - ඔබ ඔබේ නිර්මාණයේ භාවිතා කරන්නේ කුමන පර්යන්තදැයි දැක්වීමට සුදුසු පිරික්සුම් කොටු පරීක්ෂා කරන්න.
   - බාහිර DDR මතක සැකසුම් කාලය සඳහන් කරන්න. ඔබගේ යෙදුමේ (MDDR සහ FDDR) භාවිතා කරන සියලුම DDR මතකයන් සඳහා උපරිම අගය මෙයයි. මෙම පරාමිතිය වින්‍යාස කිරීම සඳහා බාහිර DDR මතක විකුණුම්කරුගේ දත්ත පත්‍රිකාව වෙත යොමු වන්න. 200us යනු 2MHz දී ධාවනය වන DDR3 සහ DDR200 මතකයන් සඳහා හොඳ පෙරනිමි අගයකි. සිලිකන් මත වැඩ කරන අනුකරණයක් සහ වැඩ කරන පද්ධතියක් සහතික කිරීම සඳහා මෙය ඉතා වැදගත් පරාමිතියකි. නිරවුල් කිරීමේ කාලය සඳහා වැරදි අගයක් සමාකරණ දෝෂ ඇති විය හැක. මෙම පරාමිතිය වින්‍යාස කිරීම සඳහා DDR මතක විකුණුම්කරුගේ දත්ත පත්‍රිකාව වෙත යොමු වන්න.
   - ඔබගේ සැලසුමේ ඇති එක් එක් SERDES අවහිර කිරීම් සඳහා, දැයි දැක්වීමට සුදුසු පෙට්ටි පරීක්ෂා කරන්න:
   o PCIe භාවිතා වේ
   o PCIe Hot Reset සඳහා සහය අවශ්‍ය වේ
   o PCIe L2/P2 සඳහා සහය අවශ්‍ය වේ

සටහන: ඔබ 090 die(M2S090) භාවිතා කරන්නේ නම් සහ ඔබේ නිර්මාණය SERDESIF භාවිතා කරන්නේ නම්, ඔබට පහත සඳහන් පිරික්සුම් කොටු කිසිවක් පරීක්ෂා කිරීමට අවශ්‍ය නැත: 'PCIe සඳහා භාවිතා කර ඇත', 'PCIe HotReset සහාය ඇතුළත් කරන්න' සහ 'PCIe L2/P2 සහාය ඇතුළත් කරන්න'. ඔබ 090 නොවන උපාංගයක් භාවිතා කරන්නේ නම් සහ SERDESIF බ්ලොක් එකක් හෝ කිහිපයක් භාවිතා කරන්නේ නම්, ඔබට සුදුසු SERDESIF කොටස යටතේ ඇති පිරික්සුම් කොටු හතරම පරීක්ෂා කළ යුතුය.
සටහන: මෙම වින්‍යාසකය තුළ ඔබට ලබා ගත හැකි විකල්ප පිළිබඳ විස්තර සඳහා, CoreResetP අත්පොත බලන්න.

රූපය 3-4 • CoreResetPConfigurator

25/50MHz Oscillator Instantiation
CoreConfigP සහ CoreResetP ඔන්-චිප් 25/50MHz RC ඔස්කිලේටරය මගින් ඔරලෝසු කර ඇත. ඔබ 25/50MHz Oscillator එකක් ක්ෂණිකව මෙම මධ්‍ය වෙත සම්බන්ධ කළ යුතුය.

1. Chip Oscillators හරය ඔබේ SmartDesign වෙත ක්ෂණිකව ලබා දෙන්න (සාමාන්‍යයෙන් MSS ක්ෂණිකව ලබා දී ඇති එක). මෙම හරය Clock & Management යටතේ Libero නාමාවලියෙහි සොයා ගත හැක.
2. රූප සටහන 3-5 හි පෙන්වා ඇති පරිදි RC දෝලනය FPGA රෙදි ධාවනය වන පරිදි මෙම හරය වින්‍යාස කරන්න.

Figure 3-5 • Chip Oscillators Configurator

පද්ධති යළි පිහිටුවීම (SYSRESET) Instantiation
SYSRESET මැක්‍රෝ ඔබගේ සැලසුමට උපාංග මට්ටමේ යළි පිහිටුවීමේ ක්‍රියාකාරිත්වය සපයයි. POWER_ON_RESET_N ප්‍රතිදාන සංඥාව චිපය බලගන්වන විට හෝ බාහිර පින්තුරය DEVRST_N ප්‍රත්‍යක්ෂ කරන විට/ප්‍රතිස්ථාපන සංඥාව තහවුරු කර ඇත (රූපය 3-6).
SYSRESET මැක්‍රෝව ඔබේ SmartDesign (සාමාන්‍යයෙන් MSS ක්ෂණිකව ලබා දී ඇති එක) වෙත ක්ෂණිකව ලබා දෙන්න. මෙම මැක්‍රෝව මැක්‍රෝ පුස්තකාලය යටතේ ඇති ලිබෙරෝ නාමාවලියෙන් සොයාගත හැක.මෙම මැක්‍රෝවේ වින්‍යාස කිරීමක් අවශ්‍ය නොවේ.

රූපය 3-6 • SYSRESET Macro

සමස්ත සම්බන්ධතාවය
ඔබ ඔබේ සැලසුමේ MSS, FDDR, SERDESIF, OSC, SYSRESET, CoreConfigP සහ CoreResetP මධ්‍යයන් ක්ෂණිකව සකසා වින්‍යාස කිරීමෙන් පසුව, පර්යන්ත ආරම්භක උපපද්ධතිය සෑදීමට ඔබ ඒවා සම්බන්ධ කළ යුතුය. මෙම ලේඛනයේ ඇති සම්බන්ධතා විස්තරය සරල කිරීම සඳහා, එය CoreConfigP සහ CoreResetP සම්බන්ධ සම්බන්ධතා සමඟ සම්බන්ධිත APB3 අනුකූල වින්‍යාස දත්ත මාර්ග සම්බන්ධතාවට කැඩී ඇත.
වින්‍යාස දත්ත මාර්ග සම්බන්ධතාව
රූප සටහන 3-7 පෙන්නුම් කරන්නේ CoreConfigP MSS FIC_2 සංඥා සහ පර්යන්තවල APB3 අනුකූල වින්‍යාස අතුරුමුහුණත් වෙත සම්බන්ධ කරන ආකාරයයි.
වගුව 3-1 • වින්‍යාස කිරීමේ දත්ත මාර්ග තොට/BIF සම්බන්ධතා

සිට වරාය/බස් අතුරුමුහුණත (BIF)/ සංරචක	TO වරාය/බස් අතුරුමුහුණත (BIF)/සංරචකය
APB S PRESET N/ CoreConfigP	APB S PRESET N/ SDIF<0/1/2/3>	APB S PRESET N/ එෆ්ඩීඩීආර්	MDDR APB S PRESE TN/MSS
APB S PCLK/ CoreConfigP	APB S PCLK/SDIF	APB S PCLK/FDDR	MDDR APB S POLK/ MSS
MDDR APBmslave/ CoreConfig			MDDR APB SLAVE (BIF)/MSS
SDIF<0/1/2/ 3> APBmslave/Config	APB SLAVE (BIF)/ SDIF<0/1/2/3>
FDDR APBmslave		APB SLAVE (BIF)/ FDDR
FIC 2 APBmmaster/ CoreConfigP			FIC 2 APB මාස්ටර්/ MSS

රූපය 3-7 • FIC_2 APB3 උප පද්ධති සම්බන්ධතාව

ඔරලෝසු සහ සම්බන්ධතා යළි පිහිටුවීම
රූප සටහන 3-8 පෙන්වා දෙන්නේ CoreResetP බාහිර යළි පිහිටුවීමේ මූලාශ්‍රවලට සහ පර්යන්තවල හර යළි පිහිටුවීමේ සංඥාවලට සම්බන්ධ කරන ආකාරයයි. CoreResetP පර්යන්තවල ඔරලෝසු සමමුහුර්තකරණ තත්ත්ව සංඥා (PLL lock signals) වෙත සම්බන්ධ කරන ආකාරය ද එය පෙන්වයි. මීට අමතරව, CoreConfigP සහ CoreResetP සම්බන්ධ වන ආකාරය පෙන්වයි.

Figure 3-8 • Core SF2Reset Sub-System Connectivity

ස්ථිරාංග යෙදුම නිර්මාණය කිරීම සහ සම්පාදනය කිරීම

ඔබ LiberoSoC (නිර්මාණ ප්‍රවාහ කවුළුව> අපනයන ස්ථිරාංග> අපනයන ස්ථිරාංග) වෙතින් ස්ථිරාංග අපනයනය කරන විට, Libero පහත සඳහන් දේ ජනනය කරයි. fileහි ඇත /firmware/drivers_config/ sys_config ෆෝල්ඩරය:

• sys_config.c - පර්යන්ත ලේඛන සඳහා අගයන් දරන දත්ත ව්‍යුහයන් අඩංගු වේ.
• sys_config.h – සැලසුම් කිරීමේදී භාවිතා කරන පර්යන්ත මොනවාද සහ ආරම්භ කළ යුතු බව සඳහන් කරන #define ප්‍රකාශ අඩංගු වේ.
• sys_config_mddr_define.h - රෙජිස්ටර් වින්‍යාස සංවාද කොටුවේ ඇතුළත් කර ඇති MDDR පාලක වින්‍යාස දත්ත අඩංගු වේ.
• sys_config_fddr_define.h - රෙජිස්ටර් වින්‍යාස සංවාද කොටුවේ ඇතුළත් කර ඇති FDDR පාලක වින්‍යාස දත්ත අඩංගු වේ.
• sys_config_mss_clocks.h - මෙය file MSS CCC වින්‍යාසකාරකයේ අර්ථ දක්වා ඇති පරිදි MSS ඔරලෝසු සංඛ්‍යාත අඩංගු වේ. මෙම සංඛ්‍යාත CMSIS කේතය මඟින් බොහෝ MSS ධාවක සඳහා නිවැරදි ඔරලෝසු තොරතුරු සැපයීමට භාවිතා කරනු ලබන අතර ඒවා ඔවුන්ගේ පර්යන්ත ඔරලෝසු (PCLK) සංඛ්‍යාතයට ප්‍රවේශය තිබිය යුතුය (උදා: MSS UART baud rate divisor යනු baud rate සහ PCLK සංඛ්‍යාතයේ ශ්‍රිතයකි. )
• sys_config_SERDESIF_ .සී - SERDESIF_ අඩංගු වේ SERDESIF_ තුළ සපයන ලද වින්‍යාස දත්ත ලියාපදිංචි කරන්න නිර්මාණ නිර්මාණයේදී බ්ලොක් වින්‍යාසය.
• sys_config_SERDESIF_ .එච් – ලියාපදිංචි වින්‍යාස යුගල ගණන සහ PMA_READY (PCIe මාදිලියේ පමණක්) සඳහා ඡන්ද විමසීමට අවශ්‍ය මංතීරු අංකය සඳහන් කරන #define ප්‍රකාශ අඩංගු වේ.

මේවා fileCMSIS කේතය නිසියාකාරව සම්පාදනය කිරීමට සහ MSS සඳහා පර්යන්ත වින්‍යාස දත්ත සහ ඔරලෝසු වින්‍යාස තොරතුරු ඇතුළුව ඔබේ වත්මන් සැලසුම සම්බන්ධ තොරතුරු අඩංගු කිරීමට s අවශ්‍ය වේ.
මේවා සංස්කරණය කරන්න එපා fileඅතින්; අදාළ පර්යන්ත අඩංගු SmartDesign සංරචක උත්පාදනය කරන සෑම අවස්ථාවකම ඒවා අනුරූප සංරචක/පර්යන්ත නාමාවලි වෙත සාදනු ලැබේ. කිසියම් පර්යන්තයක වින්‍යාස දත්තවලට යම් වෙනසක් සිදු කර ඇත්නම්, යාවත්කාලීන ස්ථිරාංග සඳහා ඔබ ස්ථිරාංග ව්‍යාපෘති නැවත අපනයනය කළ යුතුය. files (ඉහත ලැයිස්තුව බලන්න) වෙත අපනයනය කෙරේ / firmware/drivers_config/sys_config ෆෝල්ඩරය.
ඔබ ස්ථිරාංග අපනයනය කරන විට, Libero SoC ස්ථිරාංග ව්‍යාපෘති නිර්මාණය කරයි: ඔබේ සැලසුම් වින්‍යාසය ඇති පුස්තකාලයක් files සහ ධාවකයන් සම්පාදනය කර ඇත.
ඔබ Create project එක පරික්ෂා කලොත් ඔබ ස්ථිරාංග අපනයනය කරන විට, ඔබට main.c සහ පරිශීලක C/H සංස්කරණය කළ හැකි යෙදුම් ව්‍යාපෘතිය රඳවා ගැනීමට මෘදුකාංග SoftConsole/IAR/Keil ව්‍යාපෘතියක් සාදනු ලැබේ. files. CMSIS කේතය නිවැරදිව සම්පාදනය කිරීමට SoftConSole/IAR/Keil ව්‍යාපෘතිය විවෘත කර ඔබේ දෘඪාංග සැලසුමට ගැලපෙන පරිදි ඔබේ ස්ථිරාංග යෙදුම නිසි ලෙස වින්‍යාස කර ගන්න.

BFM Files නිර්මාණය අනුකරණය කිරීම සඳහා භාවිතා වේ

ඔබ ඔබේ සැලසුම හා සම්බන්ධ පර්යන්ත අඩංගු SmartDesign සංරචක උත්පාදනය කරන විට, අනුකරණය fileඅදාළ පර්යන්තවලට අනුරූප වන s ජනනය වේ / සමාකරණ නාමාවලිය:

• test.bfm - ඉහළ මට්ටමේ BFM file SmartFusion2 MSS Cortex-M3 ප්‍රොසෙසරය ක්‍රියාත්මක කරන ඕනෑම සමාකරණයකදී එය මුලින්ම ක්‍රියාත්මක වේ. එය එම අනුපිළිවෙලින් peripheral_init.bfm සහ user.bfm ක්‍රියාත්මක කරයි.
• MDDR_init.bfm - ඔබේ නිර්මාණය MDDR භාවිතා කරන්නේ නම්, Libero මෙය ජනනය කරයි file; ඔබ ඇතුලත් කල MSS DDR වින්‍යාස ලේඛන දත්ත (සංස්කරණ රෙජිස්ටර් සංවාද කොටුව හෝ MSS_MDDR GUI භාවිතා කර) MSS DDR පාලක රෙජිස්ටර් වෙත ලිවීම අනුකරණය කරන BFM ලිවීමේ විධාන එහි අඩංගු වේ.
• FDDR_init.bfm - ඔබේ නිර්මාණය FDDR භාවිතා කරන්නේ නම්, Libero මෙය ජනනය කරයි file; Fabric DDR Controller Registers වෙත ඔබ ඇතුළත් කළ (සංස්කරණ රෙජිස්ටර් සංවාද කොටුව හෝ FDDR GUI භාවිතා කර) Fabric DDR වින්‍යාස ලේඛන දත්ත ලිවීම අනුකරණය කරන BFM ලිවීමේ විධාන එහි අඩංගු වේ.
• SERDESIF_ _init.bfm - ඔබේ නිර්මාණය SERDESIF කුට්ටි එකක් හෝ කිහිපයක් භාවිතා කරන්නේ නම්, Libero මෙය ජනනය කරයි file එක් එක් SERDESIF_ සඳහා භාවිතා කරන ලද කුට්ටි; ඔබ ඇතුළත් කළ SERDESIF වින්‍යාස ලේඛන දත්ත ලිවීම අනුකරණය කරන BFM ලිවීමේ විධාන එහි අඩංගු වේ (සංස්කරණ රෙජිස්ටර් සංවාද කොටුව භාවිතයෙන් හෝ SERDESIF_ GUI) SERDESIF_ වෙත ලියාපදිංචි කරයි. SERDESIF බ්ලොක් එක PCIe ලෙස වින්‍යාස කර ඇත්නම්, මෙය file රෙජිස්ටර් වින්‍යාස කිරීමේ අදියර 2 පරිපූර්ණ පිළිවෙලට ක්‍රියාත්මක කිරීම පාලනය කරන #define ප්‍රකාශ කිහිපයක් ද ඇත.
• user.bfm - පරිශීලක විධාන අඩංගු වේ. peripheral_init.bfm සම්පූර්ණ වූ පසු මෙම විධාන ක්‍රියාත්මක වේ. මෙය සංස්කරණය කරන්න file ඔබගේ BFM විධාන ඇතුලත් කිරීමට.
• SERDESIF_ _user.bfm - පරිශීලක විධාන අඩංගු වේ. මෙය සංස්කරණය කරන්න file ඔබගේ BFM විධාන ඇතුලත් කිරීමට. ඔබ SERDESIF_ වින්‍යාස කර ඇත්නම් මෙය භාවිතා කරන්න BFM PCIe සමාකරණ මාදිලියේ සහ AXI/AHBLite මාස්ටර් ලෙස අවහිර කරන්න. ඔබ SERDESIF_ වින්‍යාස කර ඇත්නම් RTL සමාකරණ මාදිලියේ අවහිර කරන්න, ඔබට මෙය අවශ්‍ය නොවනු ඇත file.

ඔබ සෑම අවස්ථාවකම සමාකරණය ඉල්ලා සිටින විට, පහත සමාකරණ දෙක fileවෙත ප්‍රතිනිර්මාණය වේ / යාවත්කාලීන කළ අන්තර්ගතයන් සහිත සමාකරණ නාමාවලිය:

• subsystem.bfm – ඔබේ නිර්මාණයේ භාවිතා කරන සෑම පර්යන්තයක් සඳහාම #define ප්‍රකාශ අඩංගු වන අතර, එය එක් එක් පර්යන්තයට අනුරූපව ක්‍රියාත්මක කළ යුතු peripheral_init.bfm හි විශේෂිත කොටස සඳහන් කරයි.
• operipheral_init.bfm – ඔබ ප්‍රධාන() ක්‍රියා පටිපාටියට ඇතුළු වීමට පෙර CMSIS:: SystemInit() ශ්‍රිතය Cortex-M3 මත ක්‍රියාත්මක වන BFM ක්‍රියා පටිපාටිය අඩංගු වේ. එය සැලසුම් කිරීමේදී භාවිතා කරන ඕනෑම පර්යන්තයක් සඳහා වන වින්‍යාස දත්ත නිවැරදි පර්යන්ත වින්‍යාස ලේඛනවලට පිටපත් කරන අතර ඔබට මෙම පර්යන්ත භාවිතා කළ හැකි බව ප්‍රකාශ කිරීමට පෙර සියලුම පර්යන්ත සූදානම් වන තෙක් බලා සිටී. එය MDDR_init.bfm සහ FDDR_init.bfm ක්‍රියාත්මක කරයි.

මේවා උපයෝගි කරගෙන ජනනය කරනවා files, ඔබේ නිර්මාණයේ DDR පාලකයන් SmartFusion2 උපාංගයක සිදු වන දේ අනුකරණය කරමින් ස්වයංක්‍රීයව වින්‍යාස කෙරේ. ඔබට user.bfm සංස්කරණය කළ හැක file ඔබේ සැලසුම අනුකරණය කිරීමට අවශ්‍ය ඕනෑම විධානයක් එක් කිරීමට (Cortex-M3 ප්‍රධාන වේ). පර්යන්තයන් ආරම්භ කිරීමෙන් පසුව මෙම විධානයන් ක්රියාත්මක වේ. test.bfm, subsystem.bfm, peripheral_init.bfm, MDDR_init.bfm, FDDR_init.bfm සංස්කරණය නොකරන්න files සහ SERDESIF_ _init.bfm files.

නිෂ්පාදන සහාය

Microsemi SoC නිෂ්පාදන සමූහය පාරිභෝගික සේවා, පාරිභෝගික තාක්ෂණික සහාය මධ්‍යස්ථානය ඇතුළු විවිධ ආධාරක සේවාවන් සමඟ සිය නිෂ්පාදනවලට සහාය දක්වයි. webවෙබ් අඩවිය, විද්‍යුත් තැපෑල සහ ලෝක ව්‍යාප්ත විකුණුම් කාර්යාල.
මෙම උපග්‍රන්ථයේ Microsemi SoC නිෂ්පාදන සමූහය සම්බන්ධ කර ගැනීම සහ මෙම සහාය සේවා භාවිතා කිරීම පිළිබඳ තොරතුරු අඩංගු වේ.
පාරිභෝගික සේවාව
නිෂ්පාදන මිලකරණය, නිෂ්පාදන වැඩිදියුණු කිරීම්, යාවත්කාලීන තොරතුරු, ඇණවුම් තත්ත්වය සහ අවසරය වැනි තාක්ෂණික නොවන නිෂ්පාදන සහාය සඳහා පාරිභෝගික සේවාව අමතන්න.
උතුරු ඇමරිකාවේ සිට, අමතන්න 800.262.1060
ලෝකයේ සෙසු රටවලින්, අමතන්න 650.318.4460
ෆැක්ස්, ලෝකයේ ඕනෑම තැනක සිට, 408.643.6913
පාරිභෝගික තාක්ෂණික සහාය මධ්යස්ථානය
මයික්‍රොසෙමි SoC නිෂ්පාදන සමූහය එහි පාරිභෝගික තාක්ෂණික සහාය මධ්‍යස්ථානයේ කාර්යමණ්ඩලයේ සිටින අතර ඔවුන්ට මයික්‍රොසෙමි SoC නිෂ්පාදන පිළිබඳ ඔබේ දෘඩාංග, මෘදුකාංග සහ සැලසුම් ප්‍රශ්නවලට පිළිතුරු දීමට උපකාර කළ හැකි ඉහළ දක්ෂතා ඇති ඉංජිනේරුවන් සිටී. පාරිභෝගික තාක්ෂණික සහාය මධ්‍යස්ථානය යෙදුම් සටහන්, පොදු සැලසුම් චක්‍ර ප්‍රශ්නවලට පිළිතුරු, දන්නා ගැටළු ලේඛනගත කිරීම සහ විවිධ නිතර අසන පැන නිර්මාණය කිරීමට විශාල කාලයක් වැය කරයි. එබැවින්, ඔබ අප හා සම්බන්ධ වීමට පෙර, කරුණාකර අපගේ සබැඳි සම්පත් වෙත පිවිසෙන්න. ඔබගේ ප්‍රශ්න වලට අපි දැනටමත් පිළිතුරු දී ඇති බව බොහෝ දුරට ඉඩ ඇත.
තාක්ෂණික සහාය
පාරිභෝගික සහාය වෙත පිවිසෙන්න webඅඩවිය (www.microsemi.com/soc/support/search/default.aspx) වැඩි විස්තර සහ සහාය සඳහා. සෙවිය හැකි බොහෝ පිළිතුරු තිබේ web සම්පත් වලට රූප සටහන්, නිදර්ශන සහ අනෙකුත් සම්පත් වෙත සබැඳි ඇතුළත් වේ webඅඩවිය.
Webඅඩවිය
ඔබට SoC මුල් පිටුවේ විවිධ තාක්ෂණික සහ තාක්ෂණික නොවන තොරතුරු බ්‍රවුස් කළ හැක www.microsemi.com/soc.
පාරිභෝගික තාක්ෂණික සහාය මධ්යස්ථානය සම්බන්ධ කර ගැනීම
ඉහළ දක්ෂතා ඇති ඉංජිනේරුවන් තාක්ෂණික සහාය මධ්‍යස්ථානයේ කාර්ය මණ්ඩලය වේ. තාක්ෂණික සහාය මධ්‍යස්ථානය විද්‍යුත් තැපෑලෙන් හෝ Microsemi SoC නිෂ්පාදන සමූහය හරහා සම්බන්ධ කර ගත හැක. webඅඩවිය.
ඊමේල් කරන්න
ඔබට ඔබගේ තාක්ෂණික ප්‍රශ්න අපගේ විද්‍යුත් තැපැල් ලිපිනයට සන්නිවේදනය කළ හැකි අතර විද්‍යුත් තැපෑලෙන්, ෆැක්ස් මගින් හෝ දුරකථනයෙන් පිළිතුරු ලබා ගත හැක. එසේම, ඔබට නිර්මාණ ගැටළු තිබේ නම්, ඔබට ඔබේ නිර්මාණය විද්‍යුත් තැපැල් කළ හැකිය fileආධාර ලබා ගැනීමට ය.
අපි දවස පුරා විද්‍යුත් තැපැල් ගිණුම නිරන්තරයෙන් නිරීක්ෂණය කරමු. ඔබගේ ඉල්ලීම අප වෙත එවන විට, ඔබගේ ඉල්ලීම කාර්යක්ෂමව ක්‍රියාත්මක කිරීම සඳහා කරුණාකර ඔබගේ සම්පූර්ණ නම, සමාගමේ නම සහ ඔබගේ සම්බන්ධතා තොරතුරු ඇතුළත් කිරීමට වග බලා ගන්න.
තාක්ෂණික සහාය ඊමේල් ලිපිනය වේ soc_tech@microsemi.com.
මගේ නඩු
Microsemi SoC Products Group පාරිභෝගිකයින්ට අන්තර්ජාලය හරහා තාක්ෂණික සිද්ධීන් ඉදිරිපත් කිරීමට සහ නිරීක්ෂණය කිරීමට හැකිය මගේ නඩු.
එක්සත් ජනපදයෙන් පිටත
එක්සත් ජනපද වේලා කලාපයෙන් පිටත සහාය අවශ්‍ය පාරිභෝගිකයින්ට විද්‍යුත් තැපෑල හරහා තාක්ෂණික සහාය සම්බන්ධ කර ගත හැකිය (soc_tech@microsemi.com) හෝ දේශීය විකුණුම් කාර්යාලයක් අමතන්න. විකුණුම් කාර්යාල ලැයිස්තුගත කිරීම් සොයාගත හැකිය www.microsemi.com/soc/company/contact/default.aspx.
ITAR තාක්ෂණික සහාය
ජාත්‍යන්තර අවි ආයුධ රෙගුලාසි (ITAR) මගින් නියාමනය කරනු ලබන RH සහ RT FPGAs සඳහා තාක්ෂණික සහාය සඳහා අප හා සම්බන්ධ වන්න soc_tech_itar@microsemi.com. විකල්පයක් ලෙස, My Cases තුළ, ITAR පතන ලැයිස්තුවේ ඔව් තෝරන්න. ITAR-නියාමනය කරන ලද Microsemi FPGAs සම්පූර්ණ ලැයිස්තුවක් සඳහා, ITAR වෙත පිවිසෙන්න web පිටුව.
මයික්‍රොසෙමි කෝපරේෂන් (NASDAQ: MSCC) අර්ධ සන්නායක විසඳුම් සඳහා විස්තීර්ණ කළඹක් ඉදිරිපත් කරයි: අභ්යවකාශ, ආරක්ෂක සහ ආරක්ෂාව; ව්යවසාය සහ සන්නිවේදන; සහ කාර්මික සහ විකල්ප බලශක්ති වෙළෙඳපොළ. නිෂ්පාදනවලට ඉහළ ක්‍රියාකාරීත්වයක්, ඉහළ විශ්වසනීයත්වයක් ඇති ඇනලොග් සහ RF උපාංග, මිශ්‍ර සංඥා සහ RF ඒකාබද්ධ පරිපථ, අභිරුචිකරණය කළ හැකි SoCs, FPGAs සහ සම්පූර්ණ උප පද්ධති ඇතුළත් වේ. Microsemi හි මූලස්ථානය කැලිෆෝනියාවේ Aliso Viejo හි පිහිටා ඇත. තව දැනගන්න www.microsemi.com.
© 2014 Microsemi Corporation. සියලු හිමිකම් ඇවිරිණි. මයික්‍රොසෙමි සහ මයික්‍රොසෙමි ලාංඡනය මයික්‍රොසෙමි කෝපරේෂන් හි වෙළඳ ලකුණු වේ. අනෙකුත් සියලුම වෙළඳ ලකුණු සහ සේවා ලකුණු ඔවුන්ගේ අයිතිකරුවන්ගේ දේපළ වේ.

5-02-00384-1/08.14Microsemi ආයතනික මූලස්ථානය
One Enterprise, Aliso Viejo CA 92656 USA
ඇමරිකා එක්සත් ජනපදය තුළ: +1 949-380-6100
විකුණුම්: +1 949-380-6136
ෆැක්ස්: +1 949-215-4996

ලේඛන / සම්පත්

Microsemi SmartFusion2 DDR Controller සහ Serial High Speed ​​Controller [pdf] පරිශීලක මාර්ගෝපදේශය SmartFusion2 DDR පාලකය සහ Serial High Speed ​​Controller, SmartFusion2 DDR, Controller සහ Serial High Speed ​​Controller, High Speed ​​Controller

යොමු කිරීම්

• පරිශීලක අත්පොත