ਸਮਾਰਟਫਿਊਜ਼ਨ 2
ਡੀਡੀਆਰ ਕੰਟਰੋਲਰ ਅਤੇ ਸੀਰੀਅਲ ਹਾਈ ਸਪੀਡ ਕੰਟਰੋਲਰ
ਸ਼ੁਰੂਆਤੀ ਵਿਧੀ
ਯੂਜ਼ਰ ਗਾਈਡ

ਜਾਣ-ਪਛਾਣ

ਇੱਕ SmartFusion2 ਡਿਵਾਈਸ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹੋਏ ਇੱਕ ਡਿਜ਼ਾਈਨ ਬਣਾਉਂਦੇ ਸਮੇਂ, ਜੇਕਰ ਤੁਸੀਂ ਦੋ DDR ਕੰਟਰੋਲਰਾਂ (FDDR ਜਾਂ MDDR) ਜਾਂ ਕਿਸੇ ਵੀ ਸੀਰੀਅਲ ਹਾਈ ਸਪੀਡ ਕੰਟਰੋਲਰ (SERDESIF) ਬਲਾਕਾਂ ਵਿੱਚੋਂ ਇੱਕ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹੋ, ਤਾਂ ਤੁਹਾਨੂੰ ਰਨ-ਟਾਈਮ ਤੋਂ ਪਹਿਲਾਂ ਇਹਨਾਂ ਬਲਾਕਾਂ ਦੇ ਸੰਰਚਨਾ ਰਜਿਸਟਰਾਂ ਨੂੰ ਸ਼ੁਰੂ ਕਰਨਾ ਚਾਹੀਦਾ ਹੈ। ਉਹ ਵਰਤੇ ਜਾ ਸਕਦੇ ਹਨ। ਸਾਬਕਾ ਲਈample, DDR ਕੰਟਰੋਲਰ ਲਈ, ਤੁਹਾਨੂੰ DDR ਮੋਡ (DDR3/DDR2/LPDDR), PHY ਚੌੜਾਈ, ਬਰਸਟ ਮੋਡ ਅਤੇ ECC ਸੈੱਟ ਕਰਨਾ ਚਾਹੀਦਾ ਹੈ।
ਇਸੇ ਤਰ੍ਹਾਂ, PCIe ਐਂਡਪੁਆਇੰਟ ਵਜੋਂ ਵਰਤੇ ਗਏ SERDESIF ਬਲਾਕ ਲਈ, ਤੁਹਾਨੂੰ PCIE BAR ਨੂੰ AXI (ਜਾਂ AHB) ਵਿੰਡੋ 'ਤੇ ਸੈੱਟ ਕਰਨਾ ਚਾਹੀਦਾ ਹੈ।
ਇਹ ਦਸਤਾਵੇਜ਼ ਇੱਕ Libero ਡਿਜ਼ਾਈਨ ਬਣਾਉਣ ਲਈ ਲੋੜੀਂਦੇ ਕਦਮਾਂ ਦਾ ਵਰਣਨ ਕਰਦਾ ਹੈ ਜੋ ਪਾਵਰ ਅੱਪ 'ਤੇ DDR ਕੰਟਰੋਲਰ ਅਤੇ SERDESIF ਬਲਾਕਾਂ ਨੂੰ ਆਟੋਮੈਟਿਕ ਹੀ ਸ਼ੁਰੂ ਕਰਦਾ ਹੈ। ਇਹ ਇਹ ਵੀ ਦੱਸਦਾ ਹੈ ਕਿ Libero SOC ਤੋਂ ਫਰਮਵੇਅਰ ਕੋਡ ਕਿਵੇਂ ਤਿਆਰ ਕਰਨਾ ਹੈ ਜੋ ਕਿ ਏਮਬੈਡਡ ਡਿਜ਼ਾਈਨ ਪ੍ਰਵਾਹ ਵਿੱਚ ਵਰਤਿਆ ਜਾਂਦਾ ਹੈ।
ਓਪਰੇਸ਼ਨ ਦੇ ਸਿਧਾਂਤ ਦਾ ਵਿਸਤ੍ਰਿਤ ਵਰਣਨ ਪਹਿਲਾਂ ਪ੍ਰਦਾਨ ਕੀਤਾ ਗਿਆ ਹੈ।
ਅਗਲਾ ਭਾਗ ਦੱਸਦਾ ਹੈ ਕਿ Libero SoC ਸਿਸਟਮ ਬਿਲਡਰ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹੋਏ ਅਜਿਹੇ ਡਿਜ਼ਾਈਨ ਨੂੰ ਕਿਵੇਂ ਬਣਾਇਆ ਜਾਵੇ, ਇੱਕ ਸ਼ਕਤੀਸ਼ਾਲੀ ਡਿਜ਼ਾਈਨ ਟੂਲ ਜੋ, ਹੋਰ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਦੇ ਨਾਲ, ਤੁਹਾਡੇ ਲਈ 'ਸ਼ੁਰੂਆਤ' ਹੱਲ ਬਣਾਉਂਦਾ ਹੈ ਜੇਕਰ ਤੁਸੀਂ ਆਪਣੇ ਡਿਜ਼ਾਈਨ ਵਿੱਚ DDR ਜਾਂ SERDESIF ਬਲਾਕਾਂ ਦੀ ਵਰਤੋਂ ਕਰ ਰਹੇ ਹੋ।
ਅਗਲਾ ਭਾਗ ਦੱਸਦਾ ਹੈ ਕਿ SmartFusion2 ਸਿਸਟਮ ਬਿਲਡਰ ਦੀ ਵਰਤੋਂ ਕੀਤੇ ਬਿਨਾਂ ਇੱਕ ਸੰਪੂਰਨ 'ਸ਼ੁਰੂਆਤ' ਹੱਲ ਕਿਵੇਂ ਇਕੱਠਾ ਕਰਨਾ ਹੈ। ਇਹ ਇਹ ਦੱਸਣ ਵਿੱਚ ਮਦਦ ਕਰਦਾ ਹੈ ਕਿ ਕੀ ਕਰਨ ਦੀ ਲੋੜ ਹੈ ਜੇਕਰ ਤੁਸੀਂ ਸਿਸਟਮ ਬਿਲਡਰ ਦੀ ਵਰਤੋਂ ਨਹੀਂ ਕਰਨਾ ਚਾਹੁੰਦੇ ਹੋ, ਅਤੇ ਇਹ ਵੀ ਵਰਣਨ ਕਰਦਾ ਹੈ ਕਿ ਸਿਸਟਮ ਬਿਲਡਰ ਟੂਲ ਅਸਲ ਵਿੱਚ ਤੁਹਾਡੇ ਲਈ ਕੀ ਤਿਆਰ ਕਰਦਾ ਹੈ। ਇਹ ਭਾਗ ਪਤਾ ਕਰਦਾ ਹੈ:

• DDR ਕੰਟਰੋਲਰ ਅਤੇ SERDESIF ਕੌਂਫਿਗਰੇਸ਼ਨ ਰਜਿਸਟਰਾਂ ਲਈ ਸੰਰਚਨਾ ਡੇਟਾ ਦੀ ਰਚਨਾ
• ਵੱਖ-ਵੱਖ ASIC ਕੌਂਫਿਗਰੇਸ਼ਨ ਰਜਿਸਟਰਾਂ ਵਿੱਚ ਸੰਰਚਨਾ ਡੇਟਾ ਨੂੰ ਟ੍ਰਾਂਸਫਰ ਕਰਨ ਲਈ ਲੋੜੀਂਦੇ FPGA ਤਰਕ ਦੀ ਰਚਨਾ

ਅੰਤ ਵਿੱਚ ਅਸੀਂ ਤਿਆਰ ਕੀਤੇ ਦਾ ਵਰਣਨ ਕਰਦੇ ਹਾਂ fileਇਸ ਨਾਲ ਸੰਬੰਧਿਤ ਹੈ:

• ਫਰਮਵੇਅਰ 'ਸ਼ੁਰੂਆਤ' ਹੱਲ ਦੀ ਸਿਰਜਣਾ।
• DDR 'ਸ਼ੁਰੂਆਤ' ਹੱਲ ਲਈ ਡਿਜ਼ਾਈਨ ਦਾ ਸਿਮੂਲੇਸ਼ਨ।

DDR ਕੰਟਰੋਲਰ ਅਤੇ SERDESIF ਕੌਂਫਿਗਰੇਸ਼ਨ ਰਜਿਸਟਰਾਂ ਬਾਰੇ ਵੇਰਵਿਆਂ ਲਈ, ਵੇਖੋ ਮਾਈਕ੍ਰੋਸੇਮੀ ਸਮਾਰਟਫਿਊਜ਼ਨ2 ਹਾਈ ਸਪੀਡ ਸੀਰੀਅਲ ਅਤੇ ਡੀਡੀਆਰ ਇੰਟਰਫੇਸ ਯੂਜ਼ਰਸ ਗਾਈਡ।

ਓਪਰੇਸ਼ਨ ਦੀ ਥਿਊਰੀ

ਪੈਰੀਫਿਰਲ ਸ਼ੁਰੂਆਤੀ ਹੱਲ ਹੇਠ ਲਿਖੇ ਮੁੱਖ ਭਾਗਾਂ ਦੀ ਵਰਤੋਂ ਕਰਦਾ ਹੈ:

• CMSIS SystemInit() ਫੰਕਸ਼ਨ, ਜੋ Cortex-M3 'ਤੇ ਚੱਲਦਾ ਹੈ ਅਤੇ ਸ਼ੁਰੂਆਤੀ ਪ੍ਰਕਿਰਿਆ ਨੂੰ ਆਰਕੈਸਟ੍ਰੇਟ ਕਰਦਾ ਹੈ।
• CoreConfigP ਸਾਫਟ IP ਕੋਰ, ਜੋ ਪੈਰੀਫਿਰਲਾਂ ਦੇ ਸੰਰਚਨਾ ਰਜਿਸਟਰਾਂ ਨੂੰ ਸ਼ੁਰੂ ਕਰਦਾ ਹੈ।
• CoreResetP ਸਾਫਟ IP ਕੋਰ, ਜੋ MSS, DDR ਕੰਟਰੋਲਰਾਂ, ਅਤੇ SERDESIF ਬਲਾਕਾਂ ਦੇ ਰੀਸੈਟ ਕ੍ਰਮ ਦਾ ਪ੍ਰਬੰਧਨ ਕਰਦਾ ਹੈ..

ਪੈਰੀਫਿਰਲ ਸ਼ੁਰੂਆਤੀ ਪ੍ਰਕਿਰਿਆ ਇਸ ਤਰ੍ਹਾਂ ਕੰਮ ਕਰਦੀ ਹੈ:

1. ਰੀਸੈਟ ਕਰਨ 'ਤੇ, Cortex-M3 CMSIS SystemInit() ਫੰਕਸ਼ਨ ਨੂੰ ਚਲਾਉਂਦਾ ਹੈ। ਐਪਲੀਕੇਸ਼ਨ ਦੇ ਮੁੱਖ() ਫੰਕਸ਼ਨ ਦੇ ਐਗਜ਼ੀਕਿਊਟ ਹੋਣ ਤੋਂ ਪਹਿਲਾਂ ਇਹ ਫੰਕਸ਼ਨ ਆਟੋਮੈਟਿਕ ਹੀ ਐਗਜ਼ੀਕਿਊਟ ਹੋ ਜਾਂਦਾ ਹੈ।
   CoreResetP ਆਉਟਪੁੱਟ ਸਿਗਨਲ MSS_HPMS_READY ਨੂੰ ਸ਼ੁਰੂਆਤੀ ਪ੍ਰਕਿਰਿਆ ਦੀ ਸ਼ੁਰੂਆਤ 'ਤੇ ਜ਼ੋਰ ਦਿੱਤਾ ਗਿਆ ਹੈ, ਇਹ ਦਰਸਾਉਂਦਾ ਹੈ ਕਿ MSS ਅਤੇ ਸਾਰੇ ਪੈਰੀਫਿਰਲ (MDDR ਨੂੰ ਛੱਡ ਕੇ) ਸੰਚਾਰ ਲਈ ਤਿਆਰ ਹਨ।
2. SystemInit() ਫੰਕਸ਼ਨ MSS FIC_2 APB3 ਬੱਸ ਰਾਹੀਂ DDR ਕੰਟਰੋਲਰਾਂ ਅਤੇ SERDESIF ਸੰਰਚਨਾ ਰਜਿਸਟਰਾਂ ਨੂੰ ਸੰਰਚਨਾ ਡੇਟਾ ਲਿਖਦਾ ਹੈ। ਇਹ ਇੰਟਰਫੇਸ FPGA ਫੈਬਰਿਕ ਵਿੱਚ ਸਥਾਪਿਤ ਨਰਮ CoreConfigP ਕੋਰ ਨਾਲ ਜੁੜਿਆ ਹੋਇਆ ਹੈ।
3. ਸਾਰੇ ਰਜਿਸਟਰਾਂ ਦੀ ਸੰਰਚਨਾ ਕਰਨ ਤੋਂ ਬਾਅਦ, SystemInit() ਫੰਕਸ਼ਨ CoreConfigP ਨਿਯੰਤਰਣ ਰਜਿਸਟਰਾਂ ਨੂੰ ਰਜਿਸਟਰ ਸੰਰਚਨਾ ਪੜਾਅ ਦੇ ਪੂਰਾ ਹੋਣ ਨੂੰ ਦਰਸਾਉਣ ਲਈ ਲਿਖਦਾ ਹੈ; CoreConfigP ਆਉਟਪੁੱਟ ਸਿਗਨਲ CONFIG1_DONE ਅਤੇ CONIG2_DONE ਫਿਰ ਦਾਅਵਾ ਕੀਤਾ ਜਾਂਦਾ ਹੈ।
   ਡਿਜ਼ਾਇਨ ਵਿੱਚ ਵਰਤੇ ਗਏ ਪੈਰੀਫਿਰਲਾਂ ਦੇ ਅਧਾਰ ਤੇ ਰਜਿਸਟਰ ਸੰਰਚਨਾ ਦੇ ਦੋ ਪੜਾਅ (CONFIG1 ਅਤੇ CONFIG2) ਹਨ।
4. ਜੇਕਰ MDDR/FDDR ਵਿੱਚੋਂ ਇੱਕ ਜਾਂ ਦੋਵੇਂ ਵਰਤੇ ਜਾਂਦੇ ਹਨ, ਅਤੇ ਡਿਜ਼ਾਈਨ ਵਿੱਚ SERDESIF ਬਲਾਕਾਂ ਵਿੱਚੋਂ ਕੋਈ ਵੀ ਨਹੀਂ ਵਰਤਿਆ ਜਾਂਦਾ ਹੈ, ਤਾਂ ਸਿਰਫ਼ ਇੱਕ ਰਜਿਸਟਰ ਕੌਂਫਿਗਰੇਸ਼ਨ ਪੜਾਅ ਹੁੰਦਾ ਹੈ। CoreConfigP ਆਉਟਪੁੱਟ ਸਿਗਨਲ CONFIG1_DONE ਅਤੇ CONIG2_DONE ਦੋਵੇਂ ਬਿਨਾਂ ਕਿਸੇ ਉਡੀਕ/ਦੇਰੀ ਦੇ ਇੱਕ ਤੋਂ ਬਾਅਦ ਇੱਕ ਦਾਅਵਾ ਕੀਤੇ ਜਾਂਦੇ ਹਨ।
   ਜੇਕਰ ਡਿਜ਼ਾਈਨ ਵਿੱਚ ਗੈਰ-PCIe ਮੋਡ ਵਿੱਚ ਇੱਕ ਜਾਂ ਵੱਧ SERDESIF ਬਲਾਕ ਵਰਤੇ ਜਾਂਦੇ ਹਨ, ਤਾਂ ਰਜਿਸਟਰ ਕੌਂਫਿਗਰੇਸ਼ਨ ਦਾ ਸਿਰਫ਼ ਇੱਕ ਪੜਾਅ ਹੁੰਦਾ ਹੈ। CONFIG1_DONE ਅਤੇ CONIG2_DONE ਬਿਨਾਂ ਕਿਸੇ ਉਡੀਕ/ਦੇਰੀ ਦੇ ਇੱਕ ਤੋਂ ਬਾਅਦ ਇੱਕ ਦਾਅਵਾ ਕੀਤੇ ਜਾਂਦੇ ਹਨ।
   ਜੇਕਰ ਡਿਜ਼ਾਈਨ ਵਿੱਚ PCIe ਮੋਡ ਵਿੱਚ ਇੱਕ ਜਾਂ ਇੱਕ ਤੋਂ ਵੱਧ SERDESIF ਬਲਾਕ ਵਰਤੇ ਜਾਂਦੇ ਹਨ, ਤਾਂ ਰਜਿਸਟਰ ਕੌਂਫਿਗਰੇਸ਼ਨ ਦੇ ਦੋ ਪੜਾਅ ਹੁੰਦੇ ਹਨ। CONFIG1_DONE ਦਾ ਦਾਅਵਾ ਰਜਿਸਟਰ ਕੌਂਫਿਗਰੇਸ਼ਨ ਦੇ ਪਹਿਲੇ ਪੜਾਅ ਦੇ ਪੂਰਾ ਹੋਣ ਤੋਂ ਬਾਅਦ ਕੀਤਾ ਜਾਂਦਾ ਹੈ। SERDESIF ਸਿਸਟਮ ਅਤੇ ਲੇਨ ਰਜਿਸਟਰਾਂ ਨੂੰ ਇਸ ਪੜਾਅ ਵਿੱਚ ਸੰਰਚਿਤ ਕੀਤਾ ਗਿਆ ਹੈ। ਜੇਕਰ SERDESIF ਨੂੰ ਇੱਕ ਗੈਰ-PCIE ਮੋਡ ਵਿੱਚ ਕੌਂਫਿਗਰ ਕੀਤਾ ਗਿਆ ਹੈ, ਤਾਂ CONFIG2_DONE ਸਿਗਨਲ ਵੀ ਤੁਰੰਤ ਦਾਅਵਾ ਕੀਤਾ ਜਾਂਦਾ ਹੈ।
5. ਰਜਿਸਟਰ ਕੌਂਫਿਗਰੇਸ਼ਨ ਦਾ ਦੂਜਾ ਪੜਾਅ ਫਿਰ ਅੱਗੇ ਆਉਂਦਾ ਹੈ (ਜੇ SERDESIF ਨੂੰ PCIE ਮੋਡ ਵਿੱਚ ਕੌਂਫਿਗਰ ਕੀਤਾ ਗਿਆ ਹੈ)। ਦੂਜੇ ਪੜਾਅ ਵਿੱਚ ਵਾਪਰਨ ਵਾਲੀਆਂ ਵੱਖ-ਵੱਖ ਘਟਨਾਵਾਂ ਹੇਠਾਂ ਦਿੱਤੀਆਂ ਗਈਆਂ ਹਨ:
   - CoreResetP PHY_RESET_N ਅਤੇ CORE_RESET_N ਸਿਗਨਲਾਂ ਨੂੰ ਵਰਤੇ ਗਏ SERDESIF ਬਲਾਕਾਂ ਵਿੱਚੋਂ ਹਰੇਕ ਨਾਲ ਸੰਬੰਧਿਤ ਡੀ-ਐਸਰਟ ਕਰਦਾ ਹੈ। ਇਹ ਸਾਰੇ SERDESIF ਬਲਾਕਾਂ ਦੇ ਰੀਸੈਟ ਤੋਂ ਬਾਹਰ ਹੋਣ ਤੋਂ ਬਾਅਦ ਇੱਕ ਆਉਟਪੁੱਟ ਸਿਗਨਲ SDIF_RELEASED ਦਾ ਦਾਅਵਾ ਵੀ ਕਰਦਾ ਹੈ। ਇਹ SDIF_RELEASED ਸਿਗਨਲ CoreConfigP ਨੂੰ ਇਹ ਦਰਸਾਉਣ ਲਈ ਵਰਤਿਆ ਜਾਂਦਾ ਹੈ ਕਿ SERDESIF ਕੋਰ ਰੀਸੈਟ ਤੋਂ ਬਾਹਰ ਹੈ ਅਤੇ ਰਜਿਸਟਰ ਕੌਂਫਿਗਰੇਸ਼ਨ ਦੇ ਦੂਜੇ ਪੜਾਅ ਲਈ ਤਿਆਰ ਹੈ।
   - ਇੱਕ ਵਾਰ SDIF_RELEASED ਸਿਗਨਲ ਦਾ ਦਾਅਵਾ ਕਰਨ ਤੋਂ ਬਾਅਦ, SystemInit() ਫੰਕਸ਼ਨ PMA_READY ਦੇ ਦਾਅਵੇ ਲਈ ਉਚਿਤ SERDESIF ਲੇਨ 'ਤੇ ਪੋਲਿੰਗ ਸ਼ੁਰੂ ਕਰਦਾ ਹੈ। ਇੱਕ ਵਾਰ PMA_READY ਦਾ ਦਾਅਵਾ ਕਰਨ ਤੋਂ ਬਾਅਦ, SERDESIF ਰਜਿਸਟਰਾਂ (PCIE ਰਜਿਸਟਰਾਂ) ਦਾ ਦੂਜਾ ਸੈੱਟ SystemInit() ਫੰਕਸ਼ਨ ਦੁਆਰਾ ਸੰਰਚਿਤ/ਲਿਖਿਆ ਜਾਂਦਾ ਹੈ।
6. ਸਾਰੇ PCIE ਰਜਿਸਟਰਾਂ ਦੀ ਸੰਰਚਨਾ ਕਰਨ ਤੋਂ ਬਾਅਦ, SystemInit() ਫੰਕਸ਼ਨ ਰਜਿਸਟਰ ਕੌਂਫਿਗਰੇਸ਼ਨ ਦੇ ਦੂਜੇ ਪੜਾਅ ਦੇ ਪੂਰਾ ਹੋਣ ਨੂੰ ਦਰਸਾਉਣ ਲਈ CoreConfigP ਕੰਟਰੋਲ ਰਜਿਸਟਰਾਂ ਨੂੰ ਲਿਖਦਾ ਹੈ; CoreConfigP ਆਉਟਪੁੱਟ ਸਿਗਨਲ CONIG2_DONE ਫਿਰ ਦਾਅਵਾ ਕੀਤਾ ਜਾਂਦਾ ਹੈ।
7. ਉਪਰੋਕਤ ਸਿਗਨਲ ਦਾਅਵੇ/ਡੀ-ਦਾਅਵਿਆਂ ਤੋਂ ਇਲਾਵਾ, CoreResetP ਹੇਠਾਂ ਦਿੱਤੇ ਫੰਕਸ਼ਨਾਂ ਨੂੰ ਪੂਰਾ ਕਰਕੇ ਵੱਖ-ਵੱਖ ਬਲਾਕਾਂ ਦੀ ਸ਼ੁਰੂਆਤ ਦਾ ਪ੍ਰਬੰਧਨ ਵੀ ਕਰਦਾ ਹੈ:
   - ਐਫਡੀਡੀਆਰ ਕੋਰ ਰੀਸੈਟ ਨੂੰ ਡੀ-ਐਸਰਟ ਕਰਨਾ
   - SERDESIF ਬਲੌਕਸ PHY ਅਤੇ CORE ਰੀਸੈੱਟ ਨੂੰ ਡੀ-ਐਸਰਟ ਕਰਨਾ
   - FDDR PLL (FPLL) ਲਾਕ ਸਿਗਨਲ ਦੀ ਨਿਗਰਾਨੀ। FPLL ਨੂੰ ਗਾਰੰਟੀ ਦੇਣ ਲਈ ਲਾਕ ਕੀਤਾ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ ਕਿ FDDR AXI/AHBLite ਡਾਟਾ ਇੰਟਰਫੇਸ ਅਤੇ FPGA ਫੈਬਰਿਕ ਸਹੀ ਢੰਗ ਨਾਲ ਸੰਚਾਰ ਕਰ ਸਕਦੇ ਹਨ।
   - SERDESIF ਬਲਾਕ PLL (SPLL) ਲਾਕ ਸਿਗਨਲਾਂ ਦੀ ਨਿਗਰਾਨੀ। SPLL ਨੂੰ ਗਾਰੰਟੀ ਦੇਣ ਲਈ ਲਾਕ ਕੀਤਾ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ ਕਿ SERDESIF ਬਲਾਕ AXI/AHBLite ਇੰਟਰਫੇਸ (PCIe ਮੋਡ) ਜਾਂ XAUI ਇੰਟਰਫੇਸ FPGA ਫੈਬਰਿਕ ਨਾਲ ਸਹੀ ਢੰਗ ਨਾਲ ਸੰਚਾਰ ਕਰ ਸਕਦਾ ਹੈ।
   - ਬਾਹਰੀ DDR ਯਾਦਾਂ ਦੇ ਸੈਟਲ ਹੋਣ ਅਤੇ DDR ਕੰਟਰੋਲਰਾਂ ਦੁਆਰਾ ਐਕਸੈਸ ਕਰਨ ਲਈ ਤਿਆਰ ਹੋਣ ਦੀ ਉਡੀਕ ਕਰ ਰਿਹਾ ਹੈ।
8. ਜਦੋਂ ਸਾਰੇ ਪੈਰੀਫਿਰਲ ਆਪਣੀ ਸ਼ੁਰੂਆਤ ਪੂਰੀ ਕਰ ਲੈਂਦੇ ਹਨ, ਤਾਂ CoreResetP INIT_DONE ਸਿਗਨਲ ਦਾ ਦਾਅਵਾ ਕਰਦਾ ਹੈ; CoreConfigP ਅੰਦਰੂਨੀ ਰਜਿਸਟਰ INIT_DONE ਫਿਰ ਦਾਅਵਾ ਕੀਤਾ ਜਾਂਦਾ ਹੈ।
   ਜੇਕਰ MDDR/FDDR ਵਿੱਚੋਂ ਇੱਕ ਜਾਂ ਦੋਵੇਂ ਵਰਤੇ ਜਾਂਦੇ ਹਨ, ਅਤੇ DDR ਸ਼ੁਰੂਆਤੀ ਸਮਾਂ ਪੂਰਾ ਹੋ ਜਾਂਦਾ ਹੈ, ਤਾਂ CoreResetP ਆਉਟਪੁੱਟ ਸਿਗਨਲ DDR_READY ਦਾ ਦਾਅਵਾ ਕੀਤਾ ਜਾਂਦਾ ਹੈ। ਇਸ ਸਿਗਨਲ DDR_READY ਦਾ ਦਾਅਵਾ ਇੱਕ ਸੰਕੇਤ ਵਜੋਂ ਨਿਗਰਾਨੀ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ ਕਿ DDR (MDDR/FDDR) ਸੰਚਾਰ ਲਈ ਤਿਆਰ ਹੈ।
   ਜੇਕਰ ਇੱਕ ਜਾਂ ਇੱਕ ਤੋਂ ਵੱਧ SERDESIF ਬਲਾਕ ਵਰਤੇ ਜਾਂਦੇ ਹਨ, ਅਤੇ ਰਜਿਸਟਰ ਕੌਂਫਿਗਰੇਸ਼ਨ ਦਾ ਦੂਜਾ ਪੜਾਅ ਸਫਲਤਾਪੂਰਵਕ ਪੂਰਾ ਹੋ ਜਾਂਦਾ ਹੈ, ਤਾਂ CoreResetP ਆਉਟਪੁੱਟ ਸਿਗਨਲ SDIF_READY ਦਾ ਦਾਅਵਾ ਕੀਤਾ ਜਾਂਦਾ ਹੈ। ਇਸ ਸਿਗਨਲ SDIF_READY ਦਾ ਦਾਅਵਾ ਇੱਕ ਸੰਕੇਤ ਵਜੋਂ ਨਿਗਰਾਨੀ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ ਕਿ ਸਾਰੇ SERDESIF ਬਲਾਕ ਸੰਚਾਰ ਲਈ ਤਿਆਰ ਹਨ।
9. SystemInit() ਫੰਕਸ਼ਨ, ਜੋ ਕਿ INIT_DONE ਦਾ ਦਾਅਵਾ ਕੀਤੇ ਜਾਣ ਦੀ ਉਡੀਕ ਕਰ ਰਿਹਾ ਸੀ, ਪੂਰਾ ਹੁੰਦਾ ਹੈ, ਅਤੇ ਐਪਲੀਕੇਸ਼ਨ ਦਾ ਮੁੱਖ() ਫੰਕਸ਼ਨ ਚਲਾਇਆ ਜਾਂਦਾ ਹੈ। ਉਸ ਸਮੇਂ, ਸਾਰੇ ਵਰਤੇ ਗਏ DDR ਕੰਟਰੋਲਰਾਂ ਅਤੇ SERDESIF ਬਲਾਕਾਂ ਨੂੰ ਸ਼ੁਰੂ ਕੀਤਾ ਗਿਆ ਹੈ, ਅਤੇ ਫਰਮਵੇਅਰ ਐਪਲੀਕੇਸ਼ਨ ਅਤੇ FPGA ਫੈਬਰਿਕ ਤਰਕ ਉਹਨਾਂ ਨਾਲ ਭਰੋਸੇਯੋਗ ਢੰਗ ਨਾਲ ਸੰਚਾਰ ਕਰ ਸਕਦਾ ਹੈ।

ਇਸ ਦਸਤਾਵੇਜ਼ ਵਿੱਚ ਵਰਣਿਤ ਕਾਰਜਪ੍ਰਣਾਲੀ ਐਪਲੀਕੇਸ਼ਨ ਦੇ ਮੁੱਖ() ਫੰਕਸ਼ਨ ਤੋਂ ਪਹਿਲਾਂ ਲਾਗੂ ਕੀਤੇ ਸਿਸਟਮ ਸ਼ੁਰੂਆਤੀ ਕੋਡ ਦੇ ਹਿੱਸੇ ਵਜੋਂ ਸ਼ੁਰੂਆਤੀ ਪ੍ਰਕਿਰਿਆ ਨੂੰ ਲਾਗੂ ਕਰਨ ਵਾਲੇ Cortex-M3 'ਤੇ ਨਿਰਭਰ ਕਰਦੀ ਹੈ।
FDDR/MDDR, SEREDES (ਗੈਰ-PCIe ਮੋਡ) ਅਤੇ SERDES (PCIe ਮੋਡ) ਦੇ ਸ਼ੁਰੂਆਤੀ ਕਦਮਾਂ ਲਈ ਚਿੱਤਰ 1-1, ਚਿੱਤਰ 1-2 ਅਤੇ ਚਿੱਤਰ 1-3 ਵਿੱਚ ਫਲੋ ਚਾਰਟ ਵੇਖੋ।
ਚਿੱਤਰ 1-4 ਇੱਕ ਪੈਰੀਫਿਰਲ ਸ਼ੁਰੂਆਤੀ ਸਮਾਂ ਚਿੱਤਰ ਦਿਖਾਉਂਦਾ ਹੈ।

ਚਿੱਤਰ 1-3 • SERDESIF (PCIe) ਸ਼ੁਰੂਆਤੀ ਫਲੋ ਚਾਰਟ
ਇਸ ਦਸਤਾਵੇਜ਼ ਵਿੱਚ ਵਰਣਿਤ ਸ਼ੁਰੂਆਤੀ ਪ੍ਰਕਿਰਿਆ ਲਈ ਤੁਹਾਨੂੰ ਸ਼ੁਰੂਆਤੀ ਪ੍ਰਕਿਰਿਆ ਦੌਰਾਨ Cortex-M3 ਚਲਾਉਣ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ, ਭਾਵੇਂ ਤੁਸੀਂ Cortex-M3 'ਤੇ ਕੋਈ ਕੋਡ ਚਲਾਉਣ ਦੀ ਯੋਜਨਾ ਨਹੀਂ ਬਣਾ ਰਹੇ ਹੋ। ਤੁਹਾਨੂੰ ਇੱਕ ਬੁਨਿਆਦੀ ਫਰਮਵੇਅਰ ਐਪਲੀਕੇਸ਼ਨ ਬਣਾਉਣੀ ਚਾਹੀਦੀ ਹੈ ਜੋ ਕੁਝ ਨਹੀਂ ਕਰਦੀ (ਇੱਕ ਸਧਾਰਨ ਲੂਪ, ਸਾਬਕਾ ਲਈample) ਅਤੇ ਲੋਡ ਕਰੋ ਜੋ ਏਮਬੇਡਿਡ ਨਾਨ-ਵੋਲੇਟਾਈਲ ਮੈਮੋਰੀ (eNVM) ਵਿੱਚ ਚੱਲਣਯੋਗ ਹੈ ਤਾਂ ਕਿ ਜਦੋਂ Cortex-M3 ਬੂਟ ਹੁੰਦਾ ਹੈ ਤਾਂ DDR ਕੰਟਰੋਲਰ ਅਤੇ SERDESIF ਬਲਾਕ ਸ਼ੁਰੂ ਕੀਤੇ ਜਾਂਦੇ ਹਨ।

DDR ਅਤੇ SERDESIF ਬਲਾਕਾਂ ਦੀ ਵਰਤੋਂ ਕਰਕੇ ਇੱਕ ਡਿਜ਼ਾਈਨ ਬਣਾਉਣ ਲਈ ਸਿਸਟਮ ਬਿਲਡਰ ਦੀ ਵਰਤੋਂ ਕਰਨਾ

SmartFusion2 ਸਿਸਟਮ ਬਿਲਡਰ ਇੱਕ ਸ਼ਕਤੀਸ਼ਾਲੀ ਡਿਜ਼ਾਈਨ ਟੂਲ ਹੈ ਜੋ ਤੁਹਾਡੀਆਂ ਸਿਸਟਮ-ਪੱਧਰ ਦੀਆਂ ਲੋੜਾਂ ਨੂੰ ਹਾਸਲ ਕਰਨ ਵਿੱਚ ਤੁਹਾਡੀ ਮਦਦ ਕਰਦਾ ਹੈ ਅਤੇ ਉਹਨਾਂ ਲੋੜਾਂ ਨੂੰ ਲਾਗੂ ਕਰਨ ਵਾਲਾ ਇੱਕ ਡਿਜ਼ਾਈਨ ਤਿਆਰ ਕਰਦਾ ਹੈ। ਸਿਸਟਮ ਬਿਲਡਰ ਦਾ ਇੱਕ ਬਹੁਤ ਮਹੱਤਵਪੂਰਨ ਕਾਰਜ ਪੈਰੀਫਿਰਲ ਸ਼ੁਰੂਆਤੀ ਉਪ-ਸਿਸਟਮ ਦੀ ਆਟੋਮੈਟਿਕ ਰਚਨਾ ਹੈ। ਪੰਨਾ 17 'ਤੇ "DDR ਅਤੇ SERDESIF ਬਲਾਕਾਂ ਦੀ ਵਰਤੋਂ ਕਰਕੇ ਇੱਕ ਡਿਜ਼ਾਈਨ ਬਣਾਉਣ ਲਈ SmartDesign ਦੀ ਵਰਤੋਂ ਕਰਨਾ" ਵਿਸਤਾਰ ਵਿੱਚ ਵਰਣਨ ਕਰਦਾ ਹੈ ਕਿ ਸਿਸਟਮ ਬਿਲਡਰ ਤੋਂ ਬਿਨਾਂ ਅਜਿਹਾ ਹੱਲ ਕਿਵੇਂ ਬਣਾਇਆ ਜਾਵੇ।
ਜੇਕਰ ਤੁਸੀਂ ਸਿਸਟਮ ਬਿਲਡਰ ਦੀ ਵਰਤੋਂ ਕਰ ਰਹੇ ਹੋ, ਤਾਂ ਤੁਹਾਨੂੰ ਇੱਕ ਡਿਜ਼ਾਇਨ ਬਣਾਉਣ ਲਈ ਹੇਠਾਂ ਦਿੱਤੇ ਕੰਮ ਕਰਨੇ ਚਾਹੀਦੇ ਹਨ ਜੋ ਤੁਹਾਡੇ DDR ਕੰਟਰੋਲਰਾਂ ਅਤੇ SERDESIF ਬਲਾਕਾਂ ਨੂੰ ਪਾਵਰ ਅੱਪ 'ਤੇ ਸ਼ੁਰੂ ਕਰਦਾ ਹੈ:

1. ਡਿਵਾਈਸ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਪੰਨੇ (ਚਿੱਤਰ 2-1) ਵਿੱਚ, ਦੱਸੋ ਕਿ ਕਿਹੜੇ DDR ਕੰਟਰੋਲਰ ਵਰਤੇ ਗਏ ਹਨ ਅਤੇ ਤੁਹਾਡੇ ਡਿਜ਼ਾਈਨ ਵਿੱਚ ਕਿੰਨੇ SERDESIF ਬਲਾਕ ਵਰਤੇ ਗਏ ਹਨ।
2. ਮੈਮੋਰੀ ਪੰਨੇ ਵਿੱਚ, DDR (DDR2/DDR3/LPDDR) ਦੀ ਕਿਸਮ ਅਤੇ ਤੁਹਾਡੀਆਂ ਬਾਹਰੀ DDR ਯਾਦਾਂ ਲਈ ਕੌਂਫਿਗਰੇਸ਼ਨ ਡੇਟਾ ਨਿਰਧਾਰਤ ਕਰੋ। ਵੇਰਵਿਆਂ ਲਈ ਮੈਮੋਰੀ ਪੇਜ ਸੈਕਸ਼ਨ ਦੇਖੋ।
3. ਪੈਰੀਫਿਰਲ ਪੰਨੇ ਵਿੱਚ, ਫੈਬਰਿਕ DDR ਸਬਸਿਸਟਮ ਅਤੇ/ਜਾਂ MSS DDR FIC ਸਬਸਿਸਟਮ (ਵਿਕਲਪਿਕ) ਵਿੱਚ AHBLite/AXI ਦੇ ਰੂਪ ਵਿੱਚ ਕੌਂਫਿਗਰ ਕੀਤੇ ਫੈਬਰਿਕ ਮਾਸਟਰਾਂ ਨੂੰ ਸ਼ਾਮਲ ਕਰੋ।
4. ਘੜੀ ਸੈਟਿੰਗਾਂ ਪੰਨੇ ਵਿੱਚ, DDR ਉਪ-ਸਿਸਟਮ ਲਈ ਘੜੀ ਦੀ ਬਾਰੰਬਾਰਤਾ ਨਿਰਧਾਰਤ ਕਰੋ।
5. ਆਪਣੇ ਡਿਜ਼ਾਈਨ ਨਿਰਧਾਰਨ ਨੂੰ ਪੂਰਾ ਕਰੋ ਅਤੇ ਮੁਕੰਮਲ 'ਤੇ ਕਲਿੱਕ ਕਰੋ। ਇਹ 'ਸ਼ੁਰੂਆਤ' ਹੱਲ ਲਈ ਲੋੜੀਂਦੇ ਤਰਕ ਸਮੇਤ, ਸਿਸਟਮ ਬਿਲਡਰ ਦੁਆਰਾ ਬਣਾਇਆ ਡਿਜ਼ਾਈਨ ਤਿਆਰ ਕਰਦਾ ਹੈ।
6. ਜੇਕਰ ਤੁਸੀਂ SERDESIF ਬਲਾਕਾਂ ਦੀ ਵਰਤੋਂ ਕਰ ਰਹੇ ਹੋ, ਤਾਂ ਤੁਹਾਨੂੰ ਆਪਣੇ ਡਿਜ਼ਾਈਨ ਵਿੱਚ SERDESIF ਬਲਾਕਾਂ ਨੂੰ ਚਾਲੂ ਕਰਨਾ ਚਾਹੀਦਾ ਹੈ ਅਤੇ ਉਹਨਾਂ ਦੇ ਸ਼ੁਰੂਆਤੀ ਪੋਰਟਾਂ ਨੂੰ ਸਿਸਟਮ ਬਿਲਡਰ ਦੁਆਰਾ ਤਿਆਰ ਕੀਤੇ ਕੋਰ ਨਾਲ ਜੋੜਨਾ ਚਾਹੀਦਾ ਹੈ।

ਸਿਸਟਮ ਬਿਲਡਰ ਡਿਵਾਈਸ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਪੰਨਾ
ਡਿਵਾਈਸ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਪੰਨੇ ਵਿੱਚ, ਦੱਸੋ ਕਿ ਕਿਹੜੇ DDR ਕੰਟਰੋਲਰ (MDDR ਅਤੇ/ਜਾਂ FDDR) ਵਰਤੇ ਗਏ ਹਨ ਅਤੇ ਤੁਹਾਡੇ ਡਿਜ਼ਾਈਨ ਵਿੱਚ ਕਿੰਨੇ SERDESIF ਬਲਾਕ ਵਰਤੇ ਗਏ ਹਨ (ਚਿੱਤਰ 2-1)।

ਚਿੱਤਰ 2-1 • ਸਿਸਟਮ ਬਿਲਡਰ ਡਿਵਾਈਸ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਪੰਨਾ

ਸਿਸਟਮ ਬਿਲਡਰ ਮੈਮੋਰੀ ਪੰਨਾ
MSS DDR (MDDR) ਜਾਂ ਫੈਬਰਿਕ DDR (FDDR) ਦੀ ਵਰਤੋਂ ਕਰਨ ਲਈ, ਡ੍ਰੌਪ-ਡਾਉਨ ਸੂਚੀ (ਚਿੱਤਰ 2-2) ਵਿੱਚੋਂ ਮੈਮੋਰੀ ਕਿਸਮ ਦੀ ਚੋਣ ਕਰੋ।

ਚਿੱਤਰ 2-2 • MSS ਬਾਹਰੀ ਮੈਮੋਰੀ

ਤੁਹਾਨੂੰ ਕਰਨਾ ਪਵੇਗਾ:

1. DDR ਕਿਸਮ (DDR2, DDR3 ਜਾਂ LPDDR) ਚੁਣੋ।
2. DDR ਮੈਮੋਰੀ ਸੈਟਲ ਹੋਣ ਦਾ ਸਮਾਂ ਪਰਿਭਾਸ਼ਿਤ ਕਰੋ। ਸਹੀ ਮੈਮੋਰੀ ਸੈਟਿੰਗ ਸਮਾਂ ਸੈੱਟ ਕਰਨ ਲਈ ਆਪਣੇ ਬਾਹਰੀ DDR ਮੈਮੋਰੀ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਨਾਲ ਸਲਾਹ ਕਰੋ। DDR ਮੈਮੋਰੀ ਸਹੀ ਢੰਗ ਨਾਲ ਸ਼ੁਰੂ ਕਰਨ ਵਿੱਚ ਅਸਫਲ ਹੋ ਸਕਦੀ ਹੈ ਜੇਕਰ ਮੈਮੋਰੀ ਸੈਟਲ ਕਰਨ ਦਾ ਸਮਾਂ ਸਹੀ ਢੰਗ ਨਾਲ ਸੈੱਟ ਨਹੀਂ ਕੀਤਾ ਗਿਆ ਹੈ।
3. ਜਾਂ ਤਾਂ DDR ਰਜਿਸਟਰ ਕੌਂਫਿਗਰੇਸ਼ਨ ਡੇਟਾ ਆਯਾਤ ਕਰੋ ਜਾਂ ਆਪਣੇ DDR ਮੈਮੋਰੀ ਪੈਰਾਮੀਟਰ ਸੈਟ ਕਰੋ। ਵੇਰਵਿਆਂ ਲਈ, ਵੇਖੋ ਮਾਈਕ੍ਰੋਸੇਮੀ ਸਮਾਰਟਫਿਊਜ਼ਨ2 ਹਾਈ ਸਪੀਡ ਸੀਰੀਅਲ ਅਤੇ ਡੀਡੀਆਰ ਇੰਟਰਫੇਸ ਯੂਜ਼ਰਸ ਗਾਈਡ.

ਇਸ ਡੇਟਾ ਦੀ ਵਰਤੋਂ DDR ਰਜਿਸਟਰ BFM ਅਤੇ ਫਰਮਵੇਅਰ ਕੌਂਫਿਗਰੇਸ਼ਨ ਬਣਾਉਣ ਲਈ ਕੀਤੀ ਜਾਂਦੀ ਹੈ fileਪੰਨਾ 26 ਅਤੇ "BFM" 'ਤੇ "ਫਰਮਵੇਅਰ ਐਪਲੀਕੇਸ਼ਨ ਬਣਾਉਣਾ ਅਤੇ ਕੰਪਾਇਲ ਕਰਨਾ" ਵਿੱਚ ਵਰਣਨ ਕੀਤਾ ਗਿਆ ਹੈ। Fileਸਫ਼ਾ 27 'ਤੇ ਡਿਜ਼ਾਈਨ ਦੀ ਨਕਲ ਕਰਨ ਲਈ ਵਰਤਿਆ ਜਾਂਦਾ ਹੈ। ਡੀਡੀਆਰ ਕੰਟਰੋਲਰ ਕੌਂਫਿਗਰੇਸ਼ਨ ਰਜਿਸਟਰਾਂ ਬਾਰੇ ਵੇਰਵਿਆਂ ਲਈ, ਵੇਖੋ ਮਾਈਕ੍ਰੋਸੇਮੀ ਸਮਾਰਟਫਿਊਜ਼ਨ2 ਹਾਈ ਸਪੀਡ ਸੀਰੀਅਲ ਅਤੇ ਡੀਡੀਆਰ ਇੰਟਰਫੇਸ ਯੂਜ਼ਰਸ ਗਾਈਡ।
ਇੱਕ ਸਾਬਕਾampਸੰਰਚਨਾ ਦੇ le file ਸੰਟੈਕਸ ਚਿੱਤਰ 2-3 ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ। ਇਸ ਵਿੱਚ ਵਰਤੇ ਗਏ ਰਜਿਸਟਰ ਦੇ ਨਾਂ file ਵਿੱਚ ਵਰਣਨ ਕੀਤੇ ਗਏ ਸਮਾਨ ਹਨ ਮਾਈਕ੍ਰੋਸੇਮੀ ਸਮਾਰਟਫਿਊਜ਼ਨ2 ਹਾਈ ਸਪੀਡ ਸੀਰੀਅਲ ਅਤੇ ਡੀਡੀਆਰ ਇੰਟਰਫੇਸ ਯੂਜ਼ਰਸ ਗਾਈਡ

ਚਿੱਤਰ 2-3 • ਸੰਰਚਨਾ File ਸੰਟੈਕਸ ਐਕਸample
ਸਿਸਟਮ ਬਿਲਡਰ ਪੈਰੀਫਿਰਲ ਪੰਨਾ
ਪੈਰੀਫਿਰਲ ਪੇਜ ਵਿੱਚ, ਹਰੇਕ ਡੀਡੀਆਰ ਕੰਟਰੋਲਰ ਲਈ ਇੱਕ ਵੱਖਰਾ ਸਬਸਿਸਟਮ ਬਣਾਇਆ ਗਿਆ ਹੈ (ਐਫਡੀਡੀਆਰ ਲਈ ਫੈਬਰਿਕ ਡੀਡੀਆਰ ਸਬਸਿਸਟਮ ਅਤੇ ਐਮਡੀਡੀਆਰ ਲਈ ਐਮਐਸਐਸ ਡੀਡੀਆਰ ਐਫਆਈਸੀ ਸਬਸਿਸਟਮ)। ਤੁਸੀਂ DDR ਕੰਟਰੋਲਰਾਂ ਤੱਕ ਫੈਬਰਿਕ ਮਾਸਟਰ ਪਹੁੰਚ ਨੂੰ ਸਮਰੱਥ ਬਣਾਉਣ ਲਈ ਇਹਨਾਂ ਵਿੱਚੋਂ ਹਰੇਕ ਉਪ-ਸਿਸਟਮ ਵਿੱਚ ਇੱਕ ਫੈਬਰਿਕ AMBA ਮਾਸਟਰ (AXI/AHBLite ਵਜੋਂ ਸੰਰਚਿਤ) ਕੋਰ ਜੋੜ ਸਕਦੇ ਹੋ। ਉਤਪੰਨ ਹੋਣ 'ਤੇ, ਸਿਸਟਮ ਬਿਲਡਰ ਆਟੋਮੈਟਿਕ ਹੀ ਬੱਸ ਕੋਰ (ਜੋੜੇ ਗਏ AMBA ਮਾਸਟਰ ਦੀ ਕਿਸਮ 'ਤੇ ਨਿਰਭਰ ਕਰਦਾ ਹੈ) ਨੂੰ ਚਾਲੂ ਕਰਦਾ ਹੈ ਅਤੇ ਬੱਸ ਕੋਰ ਦੇ ਮਾਸਟਰ BIF ਅਤੇ ਘੜੀ ਨੂੰ ਉਜਾਗਰ ਕਰਦਾ ਹੈ ਅਤੇ ਸੰਬੰਧਿਤ ਉਪ-ਸਿਸਟਮ (FDDR/MDDR) ਦੇ ਪਿੰਨਾਂ ਨੂੰ ਉਚਿਤ ਪਿੰਨ ਸਮੂਹਾਂ ਦੇ ਅਧੀਨ ਰੀਸੈਟ ਕਰਦਾ ਹੈ। ਸਿਖਰ ਤੁਹਾਨੂੰ ਬਸ BIFs ਨੂੰ ਢੁਕਵੇਂ ਫੈਬਰਿਕ ਮਾਸਟਰ ਕੋਰਾਂ ਨਾਲ ਜੋੜਨਾ ਹੈ ਜੋ ਤੁਸੀਂ ਡਿਜ਼ਾਇਨ ਵਿੱਚ ਤੁਰੰਤ ਕਰੋਗੇ। MDDR ਦੇ ਮਾਮਲੇ ਵਿੱਚ, MSS DDR FIC ਸਬਸਿਸਟਮ ਵਿੱਚ ਇੱਕ ਫੈਬਰਿਕ AMBA ਮਾਸਟਰ ਕੋਰ ਜੋੜਨਾ ਵਿਕਲਪਿਕ ਹੈ; Cortex-M3 ਇਸ ਸਬ-ਸਿਸਟਮ 'ਤੇ ਡਿਫਾਲਟ ਮਾਸਟਰ ਹੈ। ਚਿੱਤਰ 2-4 ਸਿਸਟਮ ਬਿਲਡਰ ਪੈਰੀਫਿਰਲ ਪੇਜ ਦਿਖਾਉਂਦਾ ਹੈ।

ਚਿੱਤਰ 2-4 • ਸਿਸਟਮ ਬਿਲਡਰ ਪੈਰੀਫਿਰਲ ਪੰਨਾ

ਸਿਸਟਮ ਬਿਲਡਰ ਘੜੀ ਸੈਟਿੰਗ ਪੰਨਾ
ਘੜੀ ਸੈਟਿੰਗਾਂ ਪੰਨੇ ਵਿੱਚ, ਹਰੇਕ DDR ਕੰਟਰੋਲਰ ਲਈ, ਤੁਹਾਨੂੰ ਹਰੇਕ DDR (MDDR ਅਤੇ/ਜਾਂ FDDR) ਉਪ-ਸਿਸਟਮ ਨਾਲ ਸੰਬੰਧਿਤ ਘੜੀ ਦੀ ਬਾਰੰਬਾਰਤਾ ਨਿਰਧਾਰਤ ਕਰਨੀ ਚਾਹੀਦੀ ਹੈ।
MDDR ਲਈ, ਤੁਹਾਨੂੰ ਨਿਸ਼ਚਿਤ ਕਰਨਾ ਚਾਹੀਦਾ ਹੈ:

• MDDR_CLK - ਇਹ ਘੜੀ DDR ਕੰਟਰੋਲਰ ਦੀ ਓਪਰੇਟਿੰਗ ਬਾਰੰਬਾਰਤਾ ਨੂੰ ਨਿਰਧਾਰਤ ਕਰਦੀ ਹੈ ਅਤੇ ਉਸ ਘੜੀ ਦੀ ਬਾਰੰਬਾਰਤਾ ਨਾਲ ਮੇਲ ਖਾਂਦੀ ਹੈ ਜਿਸ 'ਤੇ ਤੁਸੀਂ ਚਾਹੁੰਦੇ ਹੋ ਕਿ ਤੁਹਾਡੀ ਬਾਹਰੀ DDR ਮੈਮੋਰੀ ਚੱਲੇ। ਇਸ ਘੜੀ ਨੂੰ M3_CLK (Cortex-M3 ਅਤੇ MSS ਮੁੱਖ ਘੜੀ, ਚਿੱਤਰ 2-5) ਦੇ ਮਲਟੀਪਲ ਵਜੋਂ ਪਰਿਭਾਸ਼ਿਤ ਕੀਤਾ ਗਿਆ ਹੈ। MDDR_CLK 333 MHz ਤੋਂ ਘੱਟ ਹੋਣਾ ਚਾਹੀਦਾ ਹੈ।
• DDR_FIC_CLK - ਜੇਕਰ ਤੁਸੀਂ FPGA ਫੈਬਰਿਕ ਤੋਂ MDDR ਤੱਕ ਪਹੁੰਚ ਕਰਨ ਦੀ ਚੋਣ ਕੀਤੀ ਹੈ, ਤਾਂ ਤੁਹਾਨੂੰ DDR_FIC_CLK ਨੂੰ ਨਿਰਧਾਰਿਤ ਕਰਨ ਦੀ ਲੋੜ ਹੈ। ਇਸ ਘੜੀ ਦੀ ਬਾਰੰਬਾਰਤਾ ਨੂੰ MDDR_CLK ਦੇ ਅਨੁਪਾਤ ਵਜੋਂ ਪਰਿਭਾਸ਼ਿਤ ਕੀਤਾ ਗਿਆ ਹੈ ਅਤੇ ਇਹ ਉਸ ਬਾਰੰਬਾਰਤਾ ਨਾਲ ਮੇਲ ਖਾਂਦਾ ਹੈ ਜਿਸ 'ਤੇ MDDR ਤੱਕ ਪਹੁੰਚ ਕਰਨ ਵਾਲਾ FPGA ਫੈਬਰਿਕ ਉਪ-ਸਿਸਟਮ ਚੱਲ ਰਿਹਾ ਹੈ।

ਚਿੱਤਰ 2-5 • Cortex-M3 ਅਤੇ MSS ਮੁੱਖ ਘੜੀ; MDDR ਘੜੀਆਂ

FDDR ਲਈ, ਤੁਹਾਨੂੰ ਨਿਸ਼ਚਿਤ ਕਰਨਾ ਚਾਹੀਦਾ ਹੈ:

• FDDR_CLK - DDR ਕੰਟਰੋਲਰ ਦੀ ਓਪਰੇਟਿੰਗ ਬਾਰੰਬਾਰਤਾ ਨੂੰ ਨਿਰਧਾਰਤ ਕਰਦਾ ਹੈ ਅਤੇ ਉਸ ਘੜੀ ਦੀ ਬਾਰੰਬਾਰਤਾ ਨਾਲ ਮੇਲ ਖਾਂਦਾ ਹੈ ਜਿਸ 'ਤੇ ਤੁਸੀਂ ਆਪਣੀ ਬਾਹਰੀ DDR ਮੈਮੋਰੀ ਨੂੰ ਚਲਾਉਣਾ ਚਾਹੁੰਦੇ ਹੋ। ਨੋਟ ਕਰੋ ਕਿ ਇਸ ਘੜੀ ਨੂੰ M3_CLK (MSS ਅਤੇ Cortex-M3 ਘੜੀ, ਚਿੱਤਰ 2-5) ਦੇ ਮਲਟੀਪਲ ਵਜੋਂ ਪਰਿਭਾਸ਼ਿਤ ਕੀਤਾ ਗਿਆ ਹੈ। FDDR_CLK 20 MHz ਅਤੇ 333 MHz ਦੇ ਅੰਦਰ ਹੋਣਾ ਚਾਹੀਦਾ ਹੈ।
• FDDR_SUBSYSTEM_CLK - ਇਸ ਘੜੀ ਦੀ ਬਾਰੰਬਾਰਤਾ ਨੂੰ FDDR_CLK ਦੇ ਅਨੁਪਾਤ ਵਜੋਂ ਪਰਿਭਾਸ਼ਿਤ ਕੀਤਾ ਗਿਆ ਹੈ ਅਤੇ ਇਹ ਉਸ ਬਾਰੰਬਾਰਤਾ ਨਾਲ ਮੇਲ ਖਾਂਦਾ ਹੈ ਜਿਸ 'ਤੇ FPGA ਫੈਬਰਿਕ ਉਪ-ਸਿਸਟਮ ਜੋ FDDR ਤੱਕ ਪਹੁੰਚ ਕਰਦਾ ਹੈ ਚੱਲ ਰਿਹਾ ਹੈ।

ਚਿੱਤਰ 2-6 • ਫੈਬਰਿਕ ਡੀਡੀਆਰ ਘੜੀਆਂ
SERDESIF ਸੰਰਚਨਾ
ਸਿਸਟਮ ਬਿਲਡਰ ਦੁਆਰਾ ਤਿਆਰ ਕੀਤੇ ਡਿਜ਼ਾਈਨ ਵਿੱਚ SERDESIF ਬਲਾਕਾਂ ਨੂੰ ਚਾਲੂ ਨਹੀਂ ਕੀਤਾ ਜਾਂਦਾ ਹੈ। ਹਾਲਾਂਕਿ, ਸਾਰੇ SERDESIF ਬਲਾਕਾਂ ਲਈ, ਸਿਸਟਮ ਬਿਲਡਰ ਕੋਰ ਦੇ ਇੰਟਰਫੇਸ 'ਤੇ ਸ਼ੁਰੂਆਤੀ ਸਿਗਨਲ ਉਪਲਬਧ ਹਨ ਅਤੇ ਚਿੱਤਰ 2-7 ਵਿੱਚ ਦਰਸਾਏ ਅਨੁਸਾਰ, ਲੜੀ ਦੇ ਅਗਲੇ ਪੱਧਰ 'ਤੇ SERDESIF ਕੋਰ ਨਾਲ ਕਨੈਕਟ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ।ਚਿੱਤਰ 2-7 • SERDESIF ਪੈਰੀਫਿਰਲ ਸ਼ੁਰੂਆਤੀ ਕਨੈਕਟੀਵਿਟੀ
DDR ਕੌਂਫਿਗਰੇਸ਼ਨ ਰਜਿਸਟਰਾਂ ਵਾਂਗ, ਹਰੇਕ SERDES ਬਲਾਕ ਵਿੱਚ ਸੰਰਚਨਾ ਰਜਿਸਟਰ ਵੀ ਹੁੰਦੇ ਹਨ ਜੋ ਰਨਟਾਈਮ 'ਤੇ ਲੋਡ ਕੀਤੇ ਜਾਣੇ ਚਾਹੀਦੇ ਹਨ। ਤੁਸੀਂ ਜਾਂ ਤਾਂ ਇਹਨਾਂ ਰਜਿਸਟਰ ਮੁੱਲਾਂ ਨੂੰ ਆਯਾਤ ਕਰ ਸਕਦੇ ਹੋ ਜਾਂ ਆਪਣੇ PCIe ਜਾਂ EPCS ਪੈਰਾਮੀਟਰਾਂ ਨੂੰ ਦਾਖਲ ਕਰਨ ਲਈ ਹਾਈ ਸਪੀਡ ਸੀਰੀਅਲ ਇੰਟਰਫੇਸ ਕੌਂਫਿਗਰੇਟਰ (ਚਿੱਤਰ 2-8) ਦੀ ਵਰਤੋਂ ਕਰ ਸਕਦੇ ਹੋ ਅਤੇ ਰਜਿਸਟਰ ਮੁੱਲ ਤੁਹਾਡੇ ਲਈ ਸਵੈਚਲਿਤ ਤੌਰ 'ਤੇ ਗਣਨਾ ਕੀਤੇ ਜਾਂਦੇ ਹਨ। ਵੇਰਵਿਆਂ ਲਈ, ਵੇਖੋ SERDES ਕੌਂਫਿਗਰੇਟਰ ਉਪਭੋਗਤਾ ਦੀ ਗਾਈਡ.ਚਿੱਤਰ 2-8 • ਹਾਈ ਸਪੀਡ ਸੀਰੀਅਲ ਇੰਟਰਫੇਸ ਕੌਂਫਿਗਰੇਟਰ
ਇੱਕ ਵਾਰ ਜਦੋਂ ਤੁਸੀਂ ਸਿਸਟਮ ਬਿਲਡਰ ਬਲਾਕ ਅਤੇ SERDES ਬਲਾਕ ਦੇ ਨਾਲ ਆਪਣੇ ਉਪਭੋਗਤਾ ਤਰਕ ਨੂੰ ਏਕੀਕ੍ਰਿਤ ਕਰ ਲੈਂਦੇ ਹੋ, ਤਾਂ ਤੁਸੀਂ ਆਪਣਾ ਉੱਚ ਪੱਧਰੀ ਸਮਾਰਟ ਡਿਜ਼ਾਈਨ ਤਿਆਰ ਕਰ ਸਕਦੇ ਹੋ। ਇਹ ਸਾਰੇ HDL ਅਤੇ BFM ਪੈਦਾ ਕਰਦਾ ਹੈ files ਜੋ ਤੁਹਾਡੇ ਡਿਜ਼ਾਈਨ ਨੂੰ ਲਾਗੂ ਕਰਨ ਅਤੇ ਨਕਲ ਕਰਨ ਲਈ ਜ਼ਰੂਰੀ ਹਨ। ਤੁਸੀਂ ਫਿਰ ਬਾਕੀ ਦੇ ਡਿਜ਼ਾਈਨ ਪ੍ਰਵਾਹ ਨਾਲ ਅੱਗੇ ਵਧ ਸਕਦੇ ਹੋ।

DDR ਅਤੇ SERDESIF ਬਲਾਕਾਂ ਦੀ ਵਰਤੋਂ ਕਰਕੇ ਇੱਕ ਡਿਜ਼ਾਈਨ ਬਣਾਉਣ ਲਈ SmartDesign ਦੀ ਵਰਤੋਂ ਕਰਨਾ

ਇਹ ਭਾਗ ਦੱਸਦਾ ਹੈ ਕਿ SmartFusion2 ਸਿਸਟਮ ਬਿਲਡਰ ਦੀ ਵਰਤੋਂ ਕੀਤੇ ਬਿਨਾਂ ਇੱਕ ਸੰਪੂਰਨ 'ਸ਼ੁਰੂਆਤੀ' ਹੱਲ ਕਿਵੇਂ ਇਕੱਠਾ ਕਰਨਾ ਹੈ। ਟੀਚਾ ਇਹ ਸਮਝਣ ਵਿੱਚ ਤੁਹਾਡੀ ਮਦਦ ਕਰਨਾ ਹੈ ਕਿ ਜੇਕਰ ਤੁਸੀਂ ਸਿਸਟਮ ਬਿਲਡਰ ਦੀ ਵਰਤੋਂ ਨਹੀਂ ਕਰਨਾ ਚਾਹੁੰਦੇ ਤਾਂ ਤੁਹਾਨੂੰ ਕੀ ਕਰਨਾ ਚਾਹੀਦਾ ਹੈ। ਇਹ ਭਾਗ ਇਹ ਵੀ ਦੱਸਦਾ ਹੈ ਕਿ ਸਿਸਟਮ ਬਿਲਡਰ ਟੂਲ ਅਸਲ ਵਿੱਚ ਤੁਹਾਡੇ ਲਈ ਕੀ ਤਿਆਰ ਕਰਦਾ ਹੈ। ਇਹ ਭਾਗ ਵਰਣਨ ਕਰਦਾ ਹੈ ਕਿ ਕਿਵੇਂ:

• DDR ਕੰਟਰੋਲਰ ਅਤੇ SERDESIF ਕੌਂਫਿਗਰੇਸ਼ਨ ਰਜਿਸਟਰਾਂ ਲਈ ਕੌਂਫਿਗਰੇਸ਼ਨ ਡੇਟਾ ਇਨਪੁਟ ਕਰੋ।
• ਸੰਰਚਨਾ ਡੇਟਾ ਨੂੰ DDR ਕੰਟਰੋਲਰਾਂ ਅਤੇ SERDESIF ਕੌਂਫਿਗਰੇਸ਼ਨ ਰਜਿਸਟਰਾਂ ਵਿੱਚ ਟ੍ਰਾਂਸਫਰ ਕਰਨ ਲਈ ਲੋੜੀਂਦੇ ਫੈਬਰਿਕ ਕੋਰ ਨੂੰ ਤੁਰੰਤ ਅਤੇ ਕਨੈਕਟ ਕਰੋ।

DDR ਕੰਟਰੋਲਰ ਸੰਰਚਨਾ
MSS DDR (MDDR) ਅਤੇ ਫੈਬਰਿਕ DDR (FDDR) ਕੰਟਰੋਲਰਾਂ ਨੂੰ ਬਾਹਰੀ DDR ਮੈਮੋਰੀ ਕੌਂਫਿਗਰੇਸ਼ਨ ਲੋੜਾਂ (DDR ਮੋਡ, PHY ਚੌੜਾਈ, ਬਰਸਟ ਮੋਡ, ECC, ਆਦਿ) ਨਾਲ ਮੇਲ ਕਰਨ ਲਈ ਗਤੀਸ਼ੀਲ (ਰਨਟਾਈਮ 'ਤੇ) ਸੰਰਚਿਤ ਕੀਤਾ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ। MDDR/FDDR ਕੌਂਫਿਗਰੇਟਰ ਵਿੱਚ ਦਰਜ ਕੀਤਾ ਗਿਆ ਡੇਟਾ CMSIS SystemInit() ਫੰਕਸ਼ਨ ਦੁਆਰਾ DDR ਕੰਟਰੋਲਰ ਕੌਂਫਿਗਰੇਸ਼ਨ ਰਜਿਸਟਰਾਂ ਵਿੱਚ ਲਿਖਿਆ ਜਾਂਦਾ ਹੈ। ਕੌਂਫਿਗਰੇਟਰ ਕੋਲ ਵੱਖ-ਵੱਖ ਕਿਸਮਾਂ ਦੇ ਸੰਰਚਨਾ ਡੇਟਾ ਨੂੰ ਦਾਖਲ ਕਰਨ ਲਈ ਤਿੰਨ ਵੱਖ-ਵੱਖ ਟੈਬਾਂ ਹਨ:

• ਆਮ ਡੇਟਾ (DDR ਮੋਡ, ਡੇਟਾ ਚੌੜਾਈ, ਘੜੀ ਦੀ ਬਾਰੰਬਾਰਤਾ, ECC, ਫੈਬਰਿਕ ਇੰਟਰਫੇਸ, ਡਰਾਈਵ ਦੀ ਤਾਕਤ)
• ਮੈਮੋਰੀ ਸ਼ੁਰੂਆਤੀ ਡੇਟਾ (ਬਰਸਟ ਲੰਬਾਈ, ਬਰਸਟ ਆਰਡਰ, ਟਾਈਮਿੰਗ ਮੋਡ, ਲੇਟੈਂਸੀ, ਆਦਿ)
• ਮੈਮੋਰੀ ਟਾਈਮਿੰਗ ਡਾਟਾ

ਆਪਣੀ ਬਾਹਰੀ DDR ਮੈਮੋਰੀ ਦੀਆਂ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਵੇਖੋ ਅਤੇ ਤੁਹਾਡੀ ਬਾਹਰੀ DDR ਮੈਮੋਰੀ ਦੀਆਂ ਲੋੜਾਂ ਨਾਲ ਮੇਲ ਕਰਨ ਲਈ DDR ਕੰਟਰੋਲਰ ਨੂੰ ਕੌਂਫਿਗਰ ਕਰੋ।
DDR ਸੰਰਚਨਾ ਬਾਰੇ ਵੇਰਵਿਆਂ ਲਈ, ਵੇਖੋ SmartFusion2 MSS DDR ਕੌਂਫਿਗਰੇਸ਼ਨ ਯੂਜ਼ਰ ਗਾਈਡ।
SERDESIF ਸੰਰਚਨਾ
SERDES (ਚਿੱਤਰ 3-1) ਨੂੰ ਕੌਂਫਿਗਰ ਕਰਨ ਲਈ ਕੌਂਫਿਗਰੇਟਰ ਨੂੰ ਖੋਲ੍ਹਣ ਲਈ ਸਮਾਰਟਡਿਜ਼ਾਈਨ ਕੈਨਵਸ ਵਿੱਚ SERDES ਬਲਾਕ 'ਤੇ ਦੋ ਵਾਰ ਕਲਿੱਕ ਕਰੋ। ਤੁਸੀਂ ਜਾਂ ਤਾਂ ਇਹਨਾਂ ਰਜਿਸਟਰ ਮੁੱਲਾਂ ਨੂੰ ਆਯਾਤ ਕਰ ਸਕਦੇ ਹੋ ਜਾਂ ਆਪਣੇ PCIe ਜਾਂ EPCS ਪੈਰਾਮੀਟਰਾਂ ਨੂੰ ਦਾਖਲ ਕਰਨ ਲਈ SERDES ਕੌਂਫਿਗਰੇਟਰ ਦੀ ਵਰਤੋਂ ਕਰ ਸਕਦੇ ਹੋ ਅਤੇ ਰਜਿਸਟਰ ਮੁੱਲ ਤੁਹਾਡੇ ਲਈ ਸਵੈਚਲਿਤ ਤੌਰ 'ਤੇ ਗਣਨਾ ਕੀਤੇ ਜਾਂਦੇ ਹਨ। ਵੇਰਵਿਆਂ ਲਈ, ਵੇਖੋ SERDES ਕੌਂਫਿਗਰੇਟਰ ਉਪਭੋਗਤਾ ਦੀ ਗਾਈਡ.ਚਿੱਤਰ 3-1 • ਹਾਈ ਸਪੀਡ ਸੀਰੀਅਲ ਇੰਟਰਫੇਸ ਕੌਂਫਿਗਰੇਟਰ
FPGA ਡਿਜ਼ਾਈਨ ਸ਼ੁਰੂਆਤੀ ਉਪ-ਸਿਸਟਮ ਬਣਾਉਣਾ
DDR ਅਤੇ SERDESIF ਬਲਾਕਾਂ ਨੂੰ ਸ਼ੁਰੂ ਕਰਨ ਲਈ, ਤੁਹਾਨੂੰ FPGA ਫੈਬਰਿਕ ਵਿੱਚ ਸ਼ੁਰੂਆਤੀ ਉਪ-ਸਿਸਟਮ ਬਣਾਉਣਾ ਚਾਹੀਦਾ ਹੈ। FPGA ਫੈਬਰਿਕ ਸ਼ੁਰੂਆਤੀ ਉਪ-ਸਿਸਟਮ Cortex-M3 ਤੋਂ DDR ਅਤੇ SERDESIF ਸੰਰਚਨਾ ਰਜਿਸਟਰਾਂ ਵਿੱਚ ਡੇਟਾ ਨੂੰ ਮੂਵ ਕਰਦਾ ਹੈ, ਇਹਨਾਂ ਬਲਾਕਾਂ ਨੂੰ ਚਾਲੂ ਕਰਨ ਲਈ ਲੋੜੀਂਦੇ ਰੀਸੈਟ ਕ੍ਰਮਾਂ ਦਾ ਪ੍ਰਬੰਧਨ ਕਰਦਾ ਹੈ ਅਤੇ ਸਿਗਨਲ ਦਿੰਦਾ ਹੈ ਜਦੋਂ ਇਹ ਬਲਾਕ ਤੁਹਾਡੇ ਬਾਕੀ ਡਿਜ਼ਾਈਨ ਨਾਲ ਸੰਚਾਰ ਕਰਨ ਲਈ ਤਿਆਰ ਹੁੰਦੇ ਹਨ। ਸ਼ੁਰੂਆਤੀ ਉਪ-ਸਿਸਟਮ ਬਣਾਉਣ ਲਈ, ਤੁਹਾਨੂੰ ਇਹ ਕਰਨਾ ਚਾਹੀਦਾ ਹੈ:

• MSS ਦੇ ਅੰਦਰ FIC_2 ਨੂੰ ਕੌਂਫਿਗਰ ਕਰੋ
• CoreConfigP ਅਤੇ CoreResetP ਕੋਰ ਨੂੰ ਤੁਰੰਤ ਅਤੇ ਸੰਰਚਿਤ ਕਰੋ
• ਔਨ-ਚਿੱਪ 25/50MHz RC ਔਸਿਲੇਟਰ ਨੂੰ ਚਾਲੂ ਕਰੋ
• ਸਿਸਟਮ ਰੀਸੈਟ (SYSRESET) ਮੈਕਰੋ ਨੂੰ ਚਾਲੂ ਕਰੋ
• ਇਹਨਾਂ ਭਾਗਾਂ ਨੂੰ ਹਰੇਕ ਪੈਰੀਫਿਰਲ ਦੇ ਸੰਰਚਨਾ ਇੰਟਰਫੇਸ, ਘੜੀਆਂ, ਰੀਸੈਟਸ ਅਤੇ PLL ਲਾਕ ਪੋਰਟਾਂ ਨਾਲ ਕਨੈਕਟ ਕਰੋ

MSS FIC_2 APB ਸੰਰਚਨਾ
MSS FIC_2 ਨੂੰ ਕੌਂਫਿਗਰ ਕਰਨ ਲਈ:

1. MSS ਕੌਂਫਿਗਰੇਟਰ (ਚਿੱਤਰ 2-3) ਤੋਂ FIC_2 ਸੰਰਚਨਾਕਾਰ ਡਾਇਲਾਗ ਬਾਕਸ ਖੋਲ੍ਹੋ।
2. Cortex-M3 ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹੋਏ ਪੈਰੀਫਿਰਲ ਇਨੀਸ਼ੀਅਲ ਚੁਣੋ।
3. ਤੁਹਾਡੇ ਸਿਸਟਮ 'ਤੇ ਨਿਰਭਰ ਕਰਦੇ ਹੋਏ, ਹੇਠਾਂ ਦਿੱਤੇ ਇੱਕ ਜਾਂ ਦੋਨੋ ਚੈੱਕਬਾਕਸ ਨੂੰ ਚੁਣੋ:
   - MSS DDR
   - ਫੈਬਰਿਕ DDR ਅਤੇ/ਜਾਂ SERDES ਬਲਾਕ
4. ਠੀਕ ਹੈ 'ਤੇ ਕਲਿੱਕ ਕਰੋ ਅਤੇ MSS ਬਣਾਉਣ ਲਈ ਅੱਗੇ ਵਧੋ (ਤੁਸੀਂ ਇਸ ਕਾਰਵਾਈ ਨੂੰ ਉਦੋਂ ਤੱਕ ਟਾਲ ਸਕਦੇ ਹੋ ਜਦੋਂ ਤੱਕ ਤੁਸੀਂ MSS ਨੂੰ ਆਪਣੀਆਂ ਡਿਜ਼ਾਈਨ ਜ਼ਰੂਰਤਾਂ ਲਈ ਪੂਰੀ ਤਰ੍ਹਾਂ ਸੰਰਚਿਤ ਨਹੀਂ ਕਰ ਲੈਂਦੇ)। FIC_2 ਪੋਰਟਾਂ (FIC_2_APB_MASTER, FIC_2_APB_M_PCLK ਅਤੇ FIC_2_APB_M_RESET_N) ਹੁਣ MSS ਇੰਟਰਫੇਸ 'ਤੇ ਪ੍ਰਗਟ ਕੀਤੀਆਂ ਗਈਆਂ ਹਨ ਅਤੇ CoreConfigP ਅਤੇ CoreResetP ਕੋਰਾਂ ਨਾਲ ਕਨੈਕਟ ਕੀਤੀਆਂ ਜਾ ਸਕਦੀਆਂ ਹਨ।

ਚਿੱਤਰ 3-2 • MSS FIC_2 ਕੌਂਫਿਗਰੇਟਰ

CoreConfigP
CoreConfigP ਨੂੰ ਕੌਂਫਿਗਰ ਕਰਨ ਲਈ:

1. CoreConfigP ਨੂੰ ਆਪਣੇ ਸਮਾਰਟ ਡਿਜ਼ਾਇਨ ਵਿੱਚ ਇੰਸਟੈਂਟੀਏਟ ਕਰੋ (ਆਮ ਤੌਰ 'ਤੇ ਉਹ ਜਿੱਥੇ MSS ਇਨਸਟੈਂਟ ਕੀਤਾ ਜਾਂਦਾ ਹੈ)।
   ਇਹ ਕੋਰ ਲਿਬੇਰੋ ਕੈਟਾਲਾਗ (ਪੈਰੀਫਿਰਲਾਂ ਦੇ ਅਧੀਨ) ਵਿੱਚ ਪਾਇਆ ਜਾ ਸਕਦਾ ਹੈ।
2. ਸੰਰਚਨਾਕਾਰ ਨੂੰ ਖੋਲ੍ਹਣ ਲਈ ਕੋਰ 'ਤੇ ਦੋ ਵਾਰ ਕਲਿੱਕ ਕਰੋ।
3. ਇਹ ਦੱਸਣ ਲਈ ਕੋਰ ਨੂੰ ਕੌਂਫਿਗਰ ਕਰੋ ਕਿ ਕਿਹੜੇ ਪੈਰੀਫਿਰਲਾਂ ਨੂੰ ਸ਼ੁਰੂ ਕਰਨ ਦੀ ਲੋੜ ਹੈ (ਚਿੱਤਰ 3-3)

ਚਿੱਤਰ 3-3 • CoreConfigP ਡਾਇਲਾਗ ਬਾਕਸ

CoreResetP
CoreResetP ਨੂੰ ਕੌਂਫਿਗਰ ਕਰਨ ਲਈ:

1. CoreResetP ਨੂੰ ਆਪਣੇ SmartDesign ਵਿੱਚ ਇੰਸਟੈਂਟੀਏਟ ਕਰੋ (ਆਮ ਤੌਰ 'ਤੇ ਉਹ ਜਿੱਥੇ MSS ਇਨਸਟੈਂਟ ਕੀਤਾ ਜਾਂਦਾ ਹੈ)।
   ਇਹ ਕੋਰ ਪੈਰੀਫਿਰਲ ਦੇ ਅਧੀਨ, ਲਿਬੇਰੋ ਕੈਟਾਲਾਗ ਵਿੱਚ ਪਾਇਆ ਜਾ ਸਕਦਾ ਹੈ।
2. ਸੰਰਚਨਾਕਾਰ (ਚਿੱਤਰ 3-4) ਨੂੰ ਖੋਲ੍ਹਣ ਲਈ ਸਮਾਰਟਡਿਜ਼ਾਈਨ ਕੈਨਵਸ ਦੇ ਅੰਦਰ ਕੋਰ 'ਤੇ ਦੋ ਵਾਰ ਕਲਿੱਕ ਕਰੋ।
3. ਕੋਰ ਨੂੰ ਇਸ ਲਈ ਕੌਂਫਿਗਰ ਕਰੋ:
   - ਬਾਹਰੀ ਰੀਸੈਟ ਵਿਵਹਾਰ ਨੂੰ ਨਿਰਧਾਰਤ ਕਰੋ (EXT_RESET_OUT ਦਾਅਵਾ ਕੀਤਾ ਗਿਆ)। ਚਾਰ ਵਿਕਲਪਾਂ ਵਿੱਚੋਂ ਇੱਕ ਚੁਣੋ:
   o EXT_RESET_OUT ਕਦੇ ਵੀ ਦਾਅਵਾ ਨਹੀਂ ਕੀਤਾ ਜਾਂਦਾ ਹੈ
   o EXT_RESET_OUT ਦਾਅਵਾ ਕੀਤਾ ਜਾਂਦਾ ਹੈ ਜੇਕਰ ਪਾਵਰ ਅਪ ਰੀਸੈਟ (POWER_ON_RESET_N) ਦਾ ਦਾਅਵਾ ਕੀਤਾ ਜਾਂਦਾ ਹੈ
   o EXT_RESET_OUT ਦਾਅਵਾ ਕੀਤਾ ਜਾਂਦਾ ਹੈ ਜੇਕਰ FAB_RESET_N ਦਾ ਦਾਅਵਾ ਕੀਤਾ ਜਾਂਦਾ ਹੈ
   o EXT_RESET_OUT ਦਾਅਵਾ ਕੀਤਾ ਜਾਂਦਾ ਹੈ ਜੇਕਰ ਪਾਵਰ ਅਪ ਰੀਸੈਟ (POWER_ON_RESET_N) ਜਾਂ FAB_RESET_N ਦਾਅਵਾ ਕੀਤਾ ਜਾਂਦਾ ਹੈ
   - ਡਿਵਾਈਸ ਵੋਲਯੂਮ ਦਿਓtagਈ. ਚੁਣਿਆ ਗਿਆ ਮੁੱਲ ਵਾਲੀਅਮ ਨਾਲ ਮੇਲ ਖਾਂਦਾ ਹੋਣਾ ਚਾਹੀਦਾ ਹੈtage ਤੁਸੀਂ Libero ਪ੍ਰੋਜੈਕਟ ਸੈਟਿੰਗਜ਼ ਡਾਇਲਾਗ ਬਾਕਸ ਵਿੱਚ ਚੁਣਿਆ ਹੈ।
   - ਇਹ ਦਰਸਾਉਣ ਲਈ ਢੁਕਵੇਂ ਚੈਕਬਾਕਸ ਦੀ ਜਾਂਚ ਕਰੋ ਕਿ ਤੁਸੀਂ ਆਪਣੇ ਡਿਜ਼ਾਈਨ ਵਿੱਚ ਕਿਹੜੇ ਪੈਰੀਫਿਰਲ ਵਰਤ ਰਹੇ ਹੋ।
   - ਬਾਹਰੀ DDR ਮੈਮੋਰੀ ਸੈਟਿੰਗ ਦਾ ਸਮਾਂ ਨਿਰਧਾਰਤ ਕਰੋ। ਇਹ ਤੁਹਾਡੀ ਐਪਲੀਕੇਸ਼ਨ (MDDR ਅਤੇ FDDR) ਵਿੱਚ ਵਰਤੀਆਂ ਜਾਂਦੀਆਂ ਸਾਰੀਆਂ DDR ਯਾਦਾਂ ਲਈ ਅਧਿਕਤਮ ਮੁੱਲ ਹੈ। ਇਸ ਪੈਰਾਮੀਟਰ ਨੂੰ ਕੌਂਫਿਗਰ ਕਰਨ ਲਈ ਬਾਹਰੀ DDR ਮੈਮੋਰੀ ਵਿਕਰੇਤਾ ਡੇਟਾਸ਼ੀਟ ਵੇਖੋ। 200us 2MHz 'ਤੇ ਚੱਲ ਰਹੀਆਂ DDR3 ਅਤੇ DDR200 ਯਾਦਾਂ ਲਈ ਇੱਕ ਵਧੀਆ ਡਿਫੌਲਟ ਮੁੱਲ ਹੈ। ਇਹ ਇੱਕ ਕੰਮ ਕਰਨ ਵਾਲੇ ਸਿਮੂਲੇਸ਼ਨ ਅਤੇ ਸਿਲੀਕਾਨ 'ਤੇ ਇੱਕ ਕਾਰਜ ਪ੍ਰਣਾਲੀ ਦੀ ਗਰੰਟੀ ਦੇਣ ਲਈ ਇੱਕ ਬਹੁਤ ਮਹੱਤਵਪੂਰਨ ਮਾਪਦੰਡ ਹੈ। ਸੈਟਲ ਹੋਣ ਦੇ ਸਮੇਂ ਲਈ ਇੱਕ ਗਲਤ ਮੁੱਲ ਦੇ ਨਤੀਜੇ ਵਜੋਂ ਸਿਮੂਲੇਸ਼ਨ ਗਲਤੀਆਂ ਹੋ ਸਕਦੀਆਂ ਹਨ। ਇਸ ਪੈਰਾਮੀਟਰ ਨੂੰ ਕੌਂਫਿਗਰ ਕਰਨ ਲਈ DDR ਮੈਮੋਰੀ ਵਿਕਰੇਤਾ ਡੇਟਾਸ਼ੀਟ ਵੇਖੋ।
   - ਤੁਹਾਡੇ ਡਿਜ਼ਾਈਨ ਵਿੱਚ ਹਰੇਕ SERDES ਬਲਾਕ ਲਈ, ਇਹ ਦਰਸਾਉਣ ਲਈ ਢੁਕਵੇਂ ਬਕਸਿਆਂ ਦੀ ਜਾਂਚ ਕਰੋ ਕਿ ਕੀ:
   o PCIe ਵਰਤਿਆ ਜਾਂਦਾ ਹੈ
   o PCIe ਹੌਟ ਰੀਸੈਟ ਲਈ ਸਮਰਥਨ ਦੀ ਲੋੜ ਹੈ
   o PCIe L2/P2 ਲਈ ਸਮਰਥਨ ਦੀ ਲੋੜ ਹੈ

ਨੋਟ: ਜੇਕਰ ਤੁਸੀਂ 090 die(M2S090) ਦੀ ਵਰਤੋਂ ਕਰ ਰਹੇ ਹੋ ਅਤੇ ਤੁਹਾਡਾ ਡਿਜ਼ਾਈਨ SERDESIF ਦੀ ਵਰਤੋਂ ਕਰਦਾ ਹੈ, ਤਾਂ ਤੁਹਾਨੂੰ ਹੇਠਾਂ ਦਿੱਤੇ ਕਿਸੇ ਵੀ ਚੈਕਬਾਕਸ ਦੀ ਜਾਂਚ ਕਰਨ ਦੀ ਲੋੜ ਨਹੀਂ ਹੈ: 'PCIe ਲਈ ਵਰਤਿਆ ਗਿਆ', 'PCIe HotReset ਸਮਰਥਨ ਸ਼ਾਮਲ ਕਰੋ' ਅਤੇ 'PCIe L2/P2 ਸਮਰਥਨ ਸ਼ਾਮਲ ਕਰੋ'। ਜੇਕਰ ਤੁਸੀਂ ਕਿਸੇ ਗੈਰ-090 ਡਿਵਾਈਸ ਦੀ ਵਰਤੋਂ ਕਰ ਰਹੇ ਹੋ ਅਤੇ ਇੱਕ ਜਾਂ ਇੱਕ ਤੋਂ ਵੱਧ SERDESIF ਬਲਾਕਾਂ ਦੀ ਵਰਤੋਂ ਕਰ ਰਹੇ ਹੋ, ਤਾਂ ਤੁਹਾਨੂੰ ਢੁਕਵੇਂ SERDESIF ਸੈਕਸ਼ਨ ਦੇ ਅਧੀਨ ਸਾਰੇ ਚਾਰ ਚੈੱਕਬਾਕਸ ਦੀ ਜਾਂਚ ਕਰਨੀ ਪਵੇਗੀ।
ਨੋਟ: ਇਸ ਸੰਰਚਨਾਕਾਰ ਵਿੱਚ ਤੁਹਾਡੇ ਲਈ ਉਪਲਬਧ ਵਿਕਲਪਾਂ ਦੇ ਵੇਰਵਿਆਂ ਲਈ, CoreResetP ਹੈਂਡਬੁੱਕ ਵੇਖੋ।

ਚਿੱਤਰ 3-4 • CoreResetPCConfigurator

25/50MHz ਔਸਿਲੇਟਰ ਇੰਸਟੈਂਟੇਸ਼ਨ
CoreConfigP ਅਤੇ CoreResetP ਨੂੰ ਆਨ-ਚਿੱਪ 25/50MHz RC ਔਸਿਲੇਟਰ ਦੁਆਰਾ ਕਲੌਕ ਕੀਤਾ ਜਾਂਦਾ ਹੈ। ਤੁਹਾਨੂੰ ਇੱਕ 25/50MHz ਔਸਿਲੇਟਰ ਸ਼ੁਰੂ ਕਰਨਾ ਚਾਹੀਦਾ ਹੈ ਅਤੇ ਇਸਨੂੰ ਇਹਨਾਂ ਕੋਰਾਂ ਨਾਲ ਕਨੈਕਟ ਕਰਨਾ ਚਾਹੀਦਾ ਹੈ।

1. ਚਿੱਪ ਔਸਿਲੇਟਰ ਕੋਰ ਨੂੰ ਆਪਣੇ ਸਮਾਰਟ ਡਿਜ਼ਾਇਨ ਵਿੱਚ ਸਥਾਪਿਤ ਕਰੋ (ਆਮ ਤੌਰ 'ਤੇ ਉਹ ਜਿੱਥੇ MSS ਨੂੰ ਚਾਲੂ ਕੀਤਾ ਜਾਂਦਾ ਹੈ)। ਇਹ ਕੋਰ ਘੜੀ ਅਤੇ ਪ੍ਰਬੰਧਨ ਦੇ ਅਧੀਨ ਲਿਬੇਰੋ ਕੈਟਾਲਾਗ ਵਿੱਚ ਪਾਇਆ ਜਾ ਸਕਦਾ ਹੈ।
2. ਇਸ ਕੋਰ ਨੂੰ ਇਸ ਤਰ੍ਹਾਂ ਸੰਰਚਿਤ ਕਰੋ ਕਿ RC ਔਸਿਲੇਟਰ FPGA ਫੈਬਰਿਕ ਨੂੰ ਚਲਾਏ, ਜਿਵੇਂ ਕਿ ਚਿੱਤਰ 3-5 ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ।

ਚਿੱਤਰ 3-5 • ਚਿੱਪ ਔਸਿਲੇਟਰ ਕੌਂਫਿਗਰੇਟਰ

ਸਿਸਟਮ ਰੀਸੈਟ (SYSRESET) ਇੰਸਟੈਂਟੀਏਸ਼ਨ
SYSRESET ਮੈਕਰੋ ਤੁਹਾਡੇ ਡਿਜ਼ਾਈਨ ਲਈ ਡਿਵਾਈਸ ਪੱਧਰ ਰੀਸੈਟ ਕਾਰਜਕੁਸ਼ਲਤਾ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ। POWER_ON_RESET_N ਆਉਟਪੁੱਟ ਸਿਗਨਲ ਜਦੋਂ ਵੀ ਚਿੱਪ ਨੂੰ ਚਾਲੂ ਕੀਤਾ ਜਾਂਦਾ ਹੈ ਜਾਂ ਬਾਹਰੀ ਪਿੰਨ DEVRST_N ਜ਼ੋਰਦਾਰ/ਡੀ-ਅਸਰਟ ਕੀਤਾ ਜਾਂਦਾ ਹੈ (ਚਿੱਤਰ 3-6)
SYSRESET ਮੈਕਰੋ ਨੂੰ ਆਪਣੇ ਸਮਾਰਟ ਡਿਜ਼ਾਇਨ ਵਿੱਚ ਸਥਾਪਿਤ ਕਰੋ (ਆਮ ਤੌਰ 'ਤੇ ਉਹ ਜਿੱਥੇ MSS ਨੂੰ ਚਾਲੂ ਕੀਤਾ ਜਾਂਦਾ ਹੈ)। ਇਹ ਮੈਕਰੋ ਮੈਕਰੋ ਲਾਇਬ੍ਰੇਰੀ ਦੇ ਅਧੀਨ Libero ਕੈਟਾਲਾਗ ਵਿੱਚ ਲੱਭਿਆ ਜਾ ਸਕਦਾ ਹੈ। ਇਸ ਮੈਕਰੋ ਦੀ ਕੋਈ ਸੰਰਚਨਾ ਜ਼ਰੂਰੀ ਨਹੀਂ ਹੈ।

ਚਿੱਤਰ 3-6 • SYSRESET ਮੈਕਰੋ

ਕੁੱਲ ਮਿਲਾ ਕੇ ਕਨੈਕਟੀਵਿਟੀ
ਤੁਹਾਡੇ ਦੁਆਰਾ ਆਪਣੇ ਡਿਜ਼ਾਈਨ ਵਿੱਚ MSS, FDDR, SERDESIF, OSC, SYSRESET, CoreConfigP ਅਤੇ CoreResetP ਕੋਰਾਂ ਨੂੰ ਤਤਕਾਲ ਅਤੇ ਸੰਰਚਿਤ ਕਰਨ ਤੋਂ ਬਾਅਦ, ਤੁਹਾਨੂੰ ਪੈਰੀਫਿਰਲ ਸ਼ੁਰੂਆਤੀ ਉਪ-ਸਿਸਟਮ ਬਣਾਉਣ ਲਈ ਉਹਨਾਂ ਨੂੰ ਕਨੈਕਟ ਕਰਨ ਦੀ ਲੋੜ ਹੈ। ਇਸ ਦਸਤਾਵੇਜ਼ ਵਿੱਚ ਕਨੈਕਟੀਵਿਟੀ ਵਰਣਨ ਨੂੰ ਸਰਲ ਬਣਾਉਣ ਲਈ, ਇਸ ਨੂੰ CoreConfigP ਅਤੇ CoreResetP ਸਬੰਧਤ ਕਨੈਕਸ਼ਨਾਂ ਨਾਲ ਸੰਬੰਧਿਤ APB3 ਅਨੁਕੂਲ ਸੰਰਚਨਾ ਡੇਟਾ ਮਾਰਗ ਕਨੈਕਟੀਵਿਟੀ ਵਿੱਚ ਵੰਡਿਆ ਗਿਆ ਹੈ।
ਕੌਂਫਿਗਰੇਸ਼ਨ ਡਾਟਾ ਪਾਥ ਕਨੈਕਟੀਵਿਟੀ
ਚਿੱਤਰ 3-7 ਦਿਖਾਉਂਦਾ ਹੈ ਕਿ CoreConfigP ਨੂੰ MSS FIC_2 ਸਿਗਨਲਾਂ ਅਤੇ ਪੈਰੀਫਿਰਲਾਂ ਦੇ APB3 ਅਨੁਕੂਲ ਸੰਰਚਨਾ ਇੰਟਰਫੇਸਾਂ ਨਾਲ ਕਿਵੇਂ ਕਨੈਕਟ ਕਰਨਾ ਹੈ।
ਸਾਰਣੀ 3-1 • ਕੌਂਫਿਗਰੇਸ਼ਨ ਡਾਟਾ ਪਾਥ ਪੋਰਟ/BIF ਕਨੈਕਸ਼ਨ

ਤੋਂ ਪੋਰਟ/ਬੱਸ ਇੰਟਰਫੇਸ (BIF) / ਕੰਪੋਨੈਂਟ	TO ਪੋਰਟ/ਬੱਸ ਇੰਟਰਫੇਸ (BIF)/ਕੰਪੋਨੈਂਟ
APB S ਪ੍ਰੀਸੈੱਟ N/ CoreConfigP	APB S ਪ੍ਰੀਸੈੱਟ N/ SDIF<0/1/2/3>	APB S ਪ੍ਰੀਸੈੱਟ N/ ਐਫ.ਡੀ.ਡੀ.ਆਰ.	MDDR APB S PRESE TN/MSS
APB S PCLK/ CoreConfigP	APB S PCLK/SDIF	APB S PCLK/FDDR	MDDR APB S POLK/ MSS
MDDR APBmslave/ CoreConfig			MDDR APB ਸਲੇਵ (BIF)/MSS
SDIF<0/1/2/ 3> APBmslave/Config	APB ਸਲੇਵ (BIF)/ SDIF<0/1/2/3>
FDDR APBmslave		APB ਸਲੇਵ (BIF)/ FDDR
FIC 2 APBmmaster/ CoreConfigP			FIC 2 APB ਮਾਸਟਰ/ MSS

ਚਿੱਤਰ 3-7 • FIC_2 APB3 ਸਬ-ਸਿਸਟਮ ਕਨੈਕਟੀਵਿਟੀ

ਘੜੀਆਂ ਅਤੇ ਕਨੈਕਟੀਵਿਟੀ ਨੂੰ ਰੀਸੈੱਟ ਕਰਦਾ ਹੈ
ਚਿੱਤਰ 3-8 ਦਿਖਾਉਂਦਾ ਹੈ ਕਿ CoreResetP ਨੂੰ ਬਾਹਰੀ ਰੀਸੈਟ ਸਰੋਤਾਂ ਅਤੇ ਪੈਰੀਫਿਰਲਾਂ ਦੇ ਕੋਰ ਰੀਸੈਟ ਸਿਗਨਲਾਂ ਨਾਲ ਕਿਵੇਂ ਕਨੈਕਟ ਕਰਨਾ ਹੈ। ਇਹ ਇਹ ਵੀ ਦਿਖਾਉਂਦਾ ਹੈ ਕਿ CoreResetP ਨੂੰ ਪੈਰੀਫਿਰਲਸ ਕਲਾਕ ਸਿੰਕ੍ਰੋਨਾਈਜ਼ੇਸ਼ਨ ਸਟੇਟਸ ਸਿਗਨਲ (PLL ਲਾਕ ਸਿਗਨਲ) ਨਾਲ ਕਿਵੇਂ ਕਨੈਕਟ ਕਰਨਾ ਹੈ। ਇਸ ਤੋਂ ਇਲਾਵਾ, ਇਹ ਦਿਖਾਉਂਦਾ ਹੈ ਕਿ CoreConfigP ਅਤੇ CoreResetP ਕਿਵੇਂ ਜੁੜੇ ਹੋਏ ਹਨ।

ਚਿੱਤਰ 3-8 • ਕੋਰ SF2 ਰੀਸੈਟ ਸਬ-ਸਿਸਟਮ ਕਨੈਕਟੀਵਿਟੀ

ਫਰਮਵੇਅਰ ਐਪਲੀਕੇਸ਼ਨ ਬਣਾਉਣਾ ਅਤੇ ਕੰਪਾਇਲ ਕਰਨਾ

ਜਦੋਂ ਤੁਸੀਂ LiberoSoC (ਡਿਜ਼ਾਈਨ ਫਲੋ ਵਿੰਡੋ> ਐਕਸਪੋਰਟ ਫਰਮਵੇਅਰ> ਐਕਸਪੋਰਟ ਫਰਮਵੇਅਰ) ਤੋਂ ਫਰਮਵੇਅਰ ਨੂੰ ਨਿਰਯਾਤ ਕਰਦੇ ਹੋ, ਤਾਂ ਲਿਬੇਰੋ ਹੇਠ ਲਿਖੇ ਨੂੰ ਤਿਆਰ ਕਰਦਾ ਹੈ fileਵਿੱਚ s /firmware/drivers_config/ sys_config ਫੋਲਡਰ:

• sys_config.c - ਡੇਟਾ ਢਾਂਚੇ ਨੂੰ ਸ਼ਾਮਲ ਕਰਦਾ ਹੈ ਜੋ ਪੈਰੀਫਿਰਲ ਰਜਿਸਟਰਾਂ ਲਈ ਮੁੱਲ ਰੱਖਦੇ ਹਨ।
• sys_config.h - # ਪਰਿਭਾਸ਼ਿਤ ਸਟੇਟਮੈਂਟਾਂ ਨੂੰ ਸ਼ਾਮਲ ਕਰਦਾ ਹੈ ਜੋ ਇਹ ਦਰਸਾਉਂਦੇ ਹਨ ਕਿ ਡਿਜ਼ਾਈਨ ਵਿੱਚ ਕਿਹੜੇ ਪੈਰੀਫਿਰਲ ਵਰਤੇ ਜਾਂਦੇ ਹਨ ਅਤੇ ਸ਼ੁਰੂਆਤ ਕਰਨ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ।
• sys_config_mddr_define.h - ਰਜਿਸਟਰ ਕੌਂਫਿਗਰੇਸ਼ਨ ਡਾਇਲਾਗ ਬਾਕਸ ਵਿੱਚ ਦਰਜ ਕੀਤਾ ਗਿਆ MDDR ਕੰਟਰੋਲਰ ਕੌਂਫਿਗਰੇਸ਼ਨ ਡੇਟਾ ਰੱਖਦਾ ਹੈ।
• sys_config_fddr_define.h - ਰਜਿਸਟਰਸ ਕੌਂਫਿਗਰੇਸ਼ਨ ਡਾਇਲਾਗ ਬਾਕਸ ਵਿੱਚ ਦਾਖਲ ਕੀਤਾ FDDR ਕੰਟਰੋਲਰ ਕੌਂਫਿਗਰੇਸ਼ਨ ਡੇਟਾ ਰੱਖਦਾ ਹੈ।
• sys_config_mss_clocks.h - ਇਹ file MSS CCC ਕੌਂਫਿਗਰੇਟਰ ਵਿੱਚ ਪਰਿਭਾਸ਼ਿਤ ਕੀਤੇ ਅਨੁਸਾਰ MSS ਘੜੀ ਦੀ ਬਾਰੰਬਾਰਤਾ ਸ਼ਾਮਲ ਹੈ। ਇਹ ਬਾਰੰਬਾਰਤਾ CMSIS ਕੋਡ ਦੁਆਰਾ ਬਹੁਤ ਸਾਰੇ MSS ਡਰਾਈਵਰਾਂ ਨੂੰ ਸਹੀ ਘੜੀ ਦੀ ਜਾਣਕਾਰੀ ਪ੍ਰਦਾਨ ਕਰਨ ਲਈ ਵਰਤੀ ਜਾਂਦੀ ਹੈ ਜਿਨ੍ਹਾਂ ਕੋਲ ਉਹਨਾਂ ਦੀ ਪੈਰੀਫਿਰਲ ਕਲਾਕ (PCLK) ਬਾਰੰਬਾਰਤਾ ਤੱਕ ਪਹੁੰਚ ਹੋਣੀ ਚਾਹੀਦੀ ਹੈ (ਉਦਾਹਰਨ ਲਈ, MSS UART ਬਾਡ ਰੇਟ ਵਿਭਾਜਕ ਬੌਡ ਰੇਟ ਅਤੇ PCLK ਬਾਰੰਬਾਰਤਾ ਦਾ ਇੱਕ ਕਾਰਜ ਹਨ। ).
• sys_config_SERDESIF_ .ਸੀ - SERDESIF_ ਸ਼ਾਮਿਲ ਹੈ SERDESIF_ ਦੌਰਾਨ ਪ੍ਰਦਾਨ ਕੀਤੇ ਗਏ ਸੰਰਚਨਾ ਡੇਟਾ ਨੂੰ ਰਜਿਸਟਰ ਕਰੋ ਡਿਜ਼ਾਈਨ ਬਣਾਉਣ ਵਿੱਚ ਬਲਾਕ ਸੰਰਚਨਾ.
• sys_config_SERDESIF_ .ਹ - # ਪਰਿਭਾਸ਼ਿਤ ਸਟੇਟਮੈਂਟਾਂ ਨੂੰ ਸ਼ਾਮਲ ਕਰਦਾ ਹੈ ਜੋ ਰਜਿਸਟਰ ਕੌਂਫਿਗਰੇਸ਼ਨ ਜੋੜਿਆਂ ਦੀ ਸੰਖਿਆ ਅਤੇ ਲੇਨ ਨੰਬਰ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ ਜਿਸਨੂੰ PMA_READY (ਕੇਵਲ PCIe ਮੋਡ ਵਿੱਚ) ਲਈ ਪੋਲ ਕੀਤੇ ਜਾਣ ਦੀ ਲੋੜ ਹੈ।

ਇਹ fileCMSIS ਕੋਡ ਨੂੰ ਸਹੀ ਢੰਗ ਨਾਲ ਕੰਪਾਇਲ ਕਰਨ ਅਤੇ ਤੁਹਾਡੇ ਮੌਜੂਦਾ ਡਿਜ਼ਾਈਨ ਸੰਬੰਧੀ ਜਾਣਕਾਰੀ ਰੱਖਣ ਲਈ s ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ, ਜਿਸ ਵਿੱਚ MSS ਲਈ ਪੈਰੀਫਿਰਲ ਕੌਂਫਿਗਰੇਸ਼ਨ ਡੇਟਾ ਅਤੇ ਘੜੀ ਸੰਰਚਨਾ ਜਾਣਕਾਰੀ ਸ਼ਾਮਲ ਹੁੰਦੀ ਹੈ।
ਇਹਨਾਂ ਨੂੰ ਸੰਪਾਦਿਤ ਨਾ ਕਰੋ files ਹੱਥੀਂ; ਹਰ ਵਾਰ ਜਦੋਂ ਸਬੰਧਤ ਪੈਰੀਫਿਰਲਾਂ ਵਾਲੇ SmartDesign ਕੰਪੋਨੈਂਟ ਤਿਆਰ ਕੀਤੇ ਜਾਂਦੇ ਹਨ ਤਾਂ ਉਹ ਸੰਬੰਧਿਤ ਕੰਪੋਨੈਂਟ/ਪੈਰੀਫਿਰਲ ਡਾਇਰੈਕਟਰੀਆਂ ਲਈ ਬਣਾਏ ਜਾਂਦੇ ਹਨ। ਜੇਕਰ ਕਿਸੇ ਵੀ ਪੈਰੀਫਿਰਲ ਦੇ ਸੰਰਚਨਾ ਡੇਟਾ ਵਿੱਚ ਕੋਈ ਬਦਲਾਅ ਕੀਤੇ ਗਏ ਹਨ, ਤਾਂ ਤੁਹਾਨੂੰ ਫਰਮਵੇਅਰ ਪ੍ਰੋਜੈਕਟਾਂ ਨੂੰ ਮੁੜ-ਨਿਰਯਾਤ ਕਰਨ ਦੀ ਲੋੜ ਹੈ ਤਾਂ ਜੋ ਅੱਪਡੇਟ ਕੀਤੇ ਫਰਮਵੇਅਰ files (ਉੱਪਰ ਦਿੱਤੀ ਸੂਚੀ ਵੇਖੋ) ਨੂੰ ਨਿਰਯਾਤ ਕੀਤਾ ਜਾਂਦਾ ਹੈ / firmware/drivers_config/sys_config ਫੋਲਡਰ।
ਜਦੋਂ ਤੁਸੀਂ ਫਰਮਵੇਅਰ ਨੂੰ ਨਿਰਯਾਤ ਕਰਦੇ ਹੋ, ਤਾਂ Libero SoC ਫਰਮਵੇਅਰ ਪ੍ਰੋਜੈਕਟ ਬਣਾਉਂਦਾ ਹੈ: ਇੱਕ ਲਾਇਬ੍ਰੇਰੀ ਜਿੱਥੇ ਤੁਹਾਡੀ ਡਿਜ਼ਾਈਨ ਸੰਰਚਨਾ files ਅਤੇ ਡਰਾਈਵਰਾਂ ਨੂੰ ਕੰਪਾਇਲ ਕੀਤਾ ਗਿਆ ਹੈ।
ਜੇ ਤੁਸੀਂ ਪ੍ਰੋਜੈਕਟ ਬਣਾਓ ਦੀ ਜਾਂਚ ਕਰਦੇ ਹੋ ਜਦੋਂ ਤੁਸੀਂ ਫਰਮਵੇਅਰ ਨੂੰ ਨਿਰਯਾਤ ਕਰਦੇ ਹੋ, ਤਾਂ ਇੱਕ ਸਾਫਟਵੇਅਰ SoftConsole/IAR/Keil ਪ੍ਰੋਜੈਕਟ ਐਪਲੀਕੇਸ਼ਨ ਪ੍ਰੋਜੈਕਟ ਨੂੰ ਰੱਖਣ ਲਈ ਬਣਾਇਆ ਜਾਂਦਾ ਹੈ ਜਿੱਥੇ ਤੁਸੀਂ main.c ਅਤੇ ਉਪਭੋਗਤਾ C/H ਨੂੰ ਸੰਪਾਦਿਤ ਕਰ ਸਕਦੇ ਹੋ। fileਐੱਸ. CMSIS ਕੋਡ ਨੂੰ ਸਹੀ ਢੰਗ ਨਾਲ ਕੰਪਾਇਲ ਕਰਨ ਲਈ SoftConSole/IAR/Keil ਪ੍ਰੋਜੈਕਟ ਨੂੰ ਖੋਲ੍ਹੋ ਅਤੇ ਤੁਹਾਡੇ ਹਾਰਡਵੇਅਰ ਡਿਜ਼ਾਈਨ ਨਾਲ ਮੇਲ ਕਰਨ ਲਈ ਤੁਹਾਡੀ ਫਰਮਵੇਅਰ ਐਪਲੀਕੇਸ਼ਨ ਨੂੰ ਸਹੀ ਢੰਗ ਨਾਲ ਸੰਰਚਿਤ ਕਰੋ।

ਬੀ.ਐਫ.ਐਮ Files ਡਿਜ਼ਾਈਨ ਦੀ ਨਕਲ ਕਰਨ ਲਈ ਵਰਤਿਆ ਜਾਂਦਾ ਹੈ

ਜਦੋਂ ਤੁਸੀਂ ਆਪਣੇ ਡਿਜ਼ਾਈਨ ਨਾਲ ਜੁੜੇ ਪੈਰੀਫਿਰਲਾਂ ਵਾਲੇ SmartDesign ਕੰਪੋਨੈਂਟ ਤਿਆਰ ਕਰਦੇ ਹੋ, ਤਾਂ ਸਿਮੂਲੇਸ਼ਨ files ਸੰਬੰਧਿਤ ਪੈਰੀਫਿਰਲਾਂ ਦੇ ਅਨੁਸਾਰੀ ਵਿੱਚ ਤਿਆਰ ਕੀਤੇ ਜਾਂਦੇ ਹਨ /ਸਿਮੂਲੇਸ਼ਨ ਡਾਇਰੈਕਟਰੀ:

• test.bfm - ਸਿਖਰ-ਪੱਧਰੀ BFM file ਜੋ ਕਿ ਪਹਿਲਾਂ ਕਿਸੇ ਵੀ ਸਿਮੂਲੇਸ਼ਨ ਦੌਰਾਨ ਚਲਾਇਆ ਜਾਂਦਾ ਹੈ ਜੋ SmartFusion2 MSS Cortex-M3 ਪ੍ਰੋਸੈਸਰ ਦਾ ਅਭਿਆਸ ਕਰਦਾ ਹੈ। ਇਹ ਉਸ ਕ੍ਰਮ ਵਿੱਚ peripheral_init.bfm ਅਤੇ user.bfm ਨੂੰ ਚਲਾਉਂਦਾ ਹੈ।
• MDDR_init.bfm - ਜੇਕਰ ਤੁਹਾਡਾ ਡਿਜ਼ਾਈਨ MDDR ਦੀ ਵਰਤੋਂ ਕਰਦਾ ਹੈ, ਤਾਂ Libero ਇਸਨੂੰ ਤਿਆਰ ਕਰਦਾ ਹੈ file; ਇਸ ਵਿੱਚ BFM ਰਾਈਟ ਕਮਾਂਡਾਂ ਸ਼ਾਮਲ ਹਨ ਜੋ MSS DDR ਕੰਟਰੋਲਰ ਰਜਿਸਟਰਾਂ ਵਿੱਚ ਤੁਹਾਡੇ ਦੁਆਰਾ ਦਰਜ ਕੀਤੇ MSS DDR ਸੰਰਚਨਾ ਰਜਿਸਟਰ ਡੇਟਾ (ਐਡਿਟ ਰਜਿਸਟਰ ਡਾਇਲਾਗਬੌਕਸ ਜਾਂ MSS_MDDR GUI ਵਿੱਚ) ਦੀ ਨਕਲ ਕਰਦੇ ਹਨ।
• FDDR_init.bfm - ਜੇਕਰ ਤੁਹਾਡਾ ਡਿਜ਼ਾਈਨ FDDR ਦੀ ਵਰਤੋਂ ਕਰਦਾ ਹੈ, ਤਾਂ Libero ਇਸਨੂੰ ਤਿਆਰ ਕਰਦਾ ਹੈ file; ਇਸ ਵਿੱਚ BFM ਰਾਈਟ ਕਮਾਂਡਾਂ ਹਨ ਜੋ ਫੈਬਰਿਕ ਡੀਡੀਆਰ ਕੰਟਰੋਲਰ ਰਜਿਸਟਰਾਂ ਵਿੱਚ ਤੁਹਾਡੇ ਦੁਆਰਾ ਦਰਜ ਕੀਤੇ ਗਏ ਫੈਬਰਿਕ ਡੀਡੀਆਰ ਸੰਰਚਨਾ ਰਜਿਸਟਰ ਡੇਟਾ (ਐਡਿਟ ਰਜਿਸਟਰਸ ਡਾਇਲਾਗਬੌਕਸ ਜਾਂ ਐਫਡੀਡੀਆਰ ਜੀਯੂਆਈ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹੋਏ) ਦੀ ਨਕਲ ਕਰਦੇ ਹਨ।
• SERDESIF_ _init.bfm - ਜੇਕਰ ਤੁਹਾਡਾ ਡਿਜ਼ਾਈਨ ਇੱਕ ਜਾਂ ਇੱਕ ਤੋਂ ਵੱਧ SERDESIF ਬਲਾਕਾਂ ਦੀ ਵਰਤੋਂ ਕਰਦਾ ਹੈ, ਤਾਂ Libero ਇਸਨੂੰ ਤਿਆਰ ਕਰਦਾ ਹੈ file ਹਰੇਕ SERDESIF_ ਲਈ ਵਰਤੇ ਗਏ ਬਲਾਕ; ਇਸ ਵਿੱਚ BFM ਰਾਈਟ ਕਮਾਂਡਾਂ ਹਨ ਜੋ ਤੁਹਾਡੇ ਦੁਆਰਾ ਦਰਜ ਕੀਤੇ ਗਏ SERDESIF ਸੰਰਚਨਾ ਰਜਿਸਟਰ ਡੇਟਾ ਦੇ ਲਿਖਣ ਦੀ ਨਕਲ ਕਰਦੀਆਂ ਹਨ (ਰਜਿਸਟਰ ਸੰਪਾਦਿਤ ਕਰੋ ਡਾਇਲਾਗ ਬਾਕਸ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹੋਏ ਜਾਂ SERDESIF_ ਵਿੱਚ GUI) SERDESIF_ ਵਿੱਚ ਰਜਿਸਟਰ ਕਰਦਾ ਹੈ। ਜੇਕਰ SERDESIF ਬਲਾਕ ਨੂੰ PCIe ਵਜੋਂ ਕੌਂਫਿਗਰ ਕੀਤਾ ਗਿਆ ਹੈ, ਤਾਂ ਇਹ file ਵਿੱਚ ਕੁਝ # ਪਰਿਭਾਸ਼ਿਤ ਕਥਨ ਵੀ ਹਨ ਜੋ 2 ਰਜਿਸਟਰ ਸੰਰਚਨਾ ਪੜਾਵਾਂ ਨੂੰ ਸੰਪੂਰਨ ਕ੍ਰਮ ਵਿੱਚ ਚਲਾਉਣ ਨੂੰ ਨਿਯੰਤਰਿਤ ਕਰਦੇ ਹਨ।
• user.bfm - ਉਪਭੋਗਤਾ ਕਮਾਂਡਾਂ ਨੂੰ ਸ਼ਾਮਲ ਕਰਦਾ ਹੈ. ਇਹ ਕਮਾਂਡਾਂ peripheral_init.bfm ਦੇ ਮੁਕੰਮਲ ਹੋਣ ਤੋਂ ਬਾਅਦ ਚਲਾਈਆਂ ਜਾਂਦੀਆਂ ਹਨ। ਇਸ ਨੂੰ ਸੰਪਾਦਿਤ ਕਰੋ file ਆਪਣੀਆਂ BFM ਕਮਾਂਡਾਂ ਦਾਖਲ ਕਰਨ ਲਈ।
• SERDESIF_ _user.bfm - ਉਪਭੋਗਤਾ ਕਮਾਂਡਾਂ ਨੂੰ ਸ਼ਾਮਲ ਕਰਦਾ ਹੈ. ਇਸ ਨੂੰ ਸੰਪਾਦਿਤ ਕਰੋ file ਆਪਣੀਆਂ BFM ਕਮਾਂਡਾਂ ਦਾਖਲ ਕਰਨ ਲਈ। ਇਸਦੀ ਵਰਤੋਂ ਕਰੋ ਜੇਕਰ ਤੁਸੀਂ SERDESIF_ ਨੂੰ ਕੌਂਫਿਗਰ ਕੀਤਾ ਹੈ BFM PCIe ਸਿਮੂਲੇਸ਼ਨ ਮੋਡ ਵਿੱਚ ਅਤੇ AXI/AHBLite ਮਾਸਟਰ ਵਜੋਂ ਬਲਾਕ ਕਰੋ। ਜੇਕਰ ਤੁਸੀਂ SERDESIF_ ਨੂੰ ਕੌਂਫਿਗਰ ਕੀਤਾ ਹੈ RTL ਸਿਮੂਲੇਸ਼ਨ ਮੋਡ ਵਿੱਚ ਬਲਾਕ ਕਰੋ, ਤੁਹਾਨੂੰ ਇਸਦੀ ਲੋੜ ਨਹੀਂ ਹੋਵੇਗੀ file.

ਜਦੋਂ ਤੁਸੀਂ ਹਰ ਵਾਰ ਸਿਮੂਲੇਸ਼ਨ ਦੀ ਮੰਗ ਕਰਦੇ ਹੋ, ਤਾਂ ਹੇਠਾਂ ਦਿੱਤੇ ਦੋ ਸਿਮੂਲੇਸ਼ਨ files ਨੂੰ ਮੁੜ-ਬਣਾਇਆ ਜਾਂਦਾ ਹੈ ਅੱਪਡੇਟ ਕੀਤੀ ਸਮੱਗਰੀ ਦੇ ਨਾਲ / ਸਿਮੂਲੇਸ਼ਨ ਡਾਇਰੈਕਟਰੀ:

• subsystem.bfm - ਤੁਹਾਡੇ ਡਿਜ਼ਾਇਨ ਵਿੱਚ ਵਰਤੇ ਗਏ ਹਰੇਕ ਪੈਰੀਫਿਰਲ ਲਈ #define ਸਟੇਟਮੈਂਟਾਂ ਨੂੰ ਸ਼ਾਮਲ ਕਰਦਾ ਹੈ, ਜੋ ਹਰੇਕ ਪੈਰੀਫਿਰਲ ਦੇ ਅਨੁਸਾਰੀ ਕੀਤੇ ਜਾਣ ਵਾਲੇ peripheral_init.bfm ਦੇ ਖਾਸ ਭਾਗ ਨੂੰ ਨਿਸ਼ਚਿਤ ਕਰਦੇ ਹਨ।
• operipheral_init.bfm - ਇਸ ਵਿੱਚ BFM ਪ੍ਰਕਿਰਿਆ ਸ਼ਾਮਲ ਹੈ ਜੋ CMSIS:: SystemInit() ਫੰਕਸ਼ਨ ਦੀ ਨਕਲ ਕਰਦੀ ਹੈ ਜੋ Cortex-M3 'ਤੇ ਚੱਲਦੀ ਹੈ ਮੁੱਖ() ਪ੍ਰਕਿਰਿਆ ਵਿੱਚ ਦਾਖਲ ਹੋਣ ਤੋਂ ਪਹਿਲਾਂ। ਇਹ ਡਿਜ਼ਾਇਨ ਵਿੱਚ ਵਰਤੇ ਗਏ ਕਿਸੇ ਵੀ ਪੈਰੀਫਿਰਲ ਲਈ ਕੌਂਫਿਗਰੇਸ਼ਨ ਡੇਟਾ ਨੂੰ ਸਹੀ ਪੈਰੀਫਿਰਲ ਕੌਂਫਿਗਰੇਸ਼ਨ ਰਜਿਸਟਰਾਂ ਵਿੱਚ ਕਾਪੀ ਕਰਦਾ ਹੈ ਅਤੇ ਫਿਰ ਇਹ ਦਾਅਵਾ ਕਰਨ ਤੋਂ ਪਹਿਲਾਂ ਕਿ ਤੁਸੀਂ ਇਹਨਾਂ ਪੈਰੀਫਿਰਲਾਂ ਦੀ ਵਰਤੋਂ ਕਰ ਸਕਦੇ ਹੋ, ਸਾਰੇ ਪੈਰੀਫਿਰਲਾਂ ਦੇ ਤਿਆਰ ਹੋਣ ਦੀ ਉਡੀਕ ਕਰਦਾ ਹੈ। ਇਹ MDDR_init.bfm ਅਤੇ FDDR_init.bfm ਨੂੰ ਚਲਾਉਂਦਾ ਹੈ।

ਇਹਨਾਂ ਦੀ ਵਰਤੋਂ ਕਰਕੇ ਤਿਆਰ ਕੀਤਾ ਗਿਆ ਹੈ files, ਤੁਹਾਡੇ ਡਿਜ਼ਾਇਨ ਵਿੱਚ DDR ਕੰਟਰੋਲਰ ਆਟੋਮੈਟਿਕਲੀ ਕੌਂਫਿਗਰ ਕੀਤੇ ਜਾਂਦੇ ਹਨ, ਇੱਕ SmartFusion2 ਡਿਵਾਈਸ 'ਤੇ ਕੀ ਹੋਵੇਗਾ ਇਸ ਦੀ ਨਕਲ ਕਰਦੇ ਹੋਏ। ਤੁਸੀਂ user.bfm ਨੂੰ ਸੰਪਾਦਿਤ ਕਰ ਸਕਦੇ ਹੋ file ਤੁਹਾਡੇ ਡਿਜ਼ਾਈਨ ਦੀ ਨਕਲ ਕਰਨ ਲਈ ਲੋੜੀਂਦੀਆਂ ਕਮਾਂਡਾਂ ਨੂੰ ਜੋੜਨ ਲਈ (ਕਾਰਟੈਕਸ-ਐਮ3 ਮਾਸਟਰ ਹੈ)। ਇਹ ਕਮਾਂਡਾਂ ਪੈਰੀਫਿਰਲ ਸ਼ੁਰੂ ਹੋਣ ਤੋਂ ਬਾਅਦ ਚਲਾਈਆਂ ਜਾਂਦੀਆਂ ਹਨ। test.bfm, subsystem.bfm, peripheral_init.bfm, MDDR_init.bfm, FDDR_init.bfm ਨੂੰ ਸੰਪਾਦਿਤ ਨਾ ਕਰੋ files ਅਤੇ SERDESIF_ _init.bfm files.

ਉਤਪਾਦ ਸਹਾਇਤਾ

ਮਾਈਕ੍ਰੋਸੇਮੀ ਐਸਓਸੀ ਉਤਪਾਦ ਸਮੂਹ ਵੱਖ-ਵੱਖ ਸਹਾਇਤਾ ਸੇਵਾਵਾਂ ਦੇ ਨਾਲ ਆਪਣੇ ਉਤਪਾਦਾਂ ਦਾ ਸਮਰਥਨ ਕਰਦਾ ਹੈ, ਜਿਸ ਵਿੱਚ ਗਾਹਕ ਸੇਵਾ, ਗਾਹਕ ਤਕਨੀਕੀ ਸਹਾਇਤਾ ਕੇਂਦਰ, ਏ. webਸਾਈਟ, ਇਲੈਕਟ੍ਰਾਨਿਕ ਮੇਲ, ਅਤੇ ਵਿਸ਼ਵਵਿਆਪੀ ਵਿਕਰੀ ਦਫਤਰ।
ਇਸ ਅੰਤਿਕਾ ਵਿੱਚ ਮਾਈਕ੍ਰੋਸੇਮੀ SoC ਉਤਪਾਦ ਸਮੂਹ ਨਾਲ ਸੰਪਰਕ ਕਰਨ ਅਤੇ ਇਹਨਾਂ ਸਹਾਇਤਾ ਸੇਵਾਵਾਂ ਦੀ ਵਰਤੋਂ ਕਰਨ ਬਾਰੇ ਜਾਣਕਾਰੀ ਸ਼ਾਮਲ ਹੈ।
ਗਾਹਕ ਦੀ ਸੇਵਾ
ਗੈਰ-ਤਕਨੀਕੀ ਉਤਪਾਦ ਸਹਾਇਤਾ ਲਈ ਗਾਹਕ ਸੇਵਾ ਨਾਲ ਸੰਪਰਕ ਕਰੋ, ਜਿਵੇਂ ਕਿ ਉਤਪਾਦ ਦੀ ਕੀਮਤ, ਉਤਪਾਦ ਅੱਪਗਰੇਡ, ਅੱਪਡੇਟ ਜਾਣਕਾਰੀ, ਆਰਡਰ ਸਥਿਤੀ, ਅਤੇ ਅਧਿਕਾਰ।
ਉੱਤਰੀ ਅਮਰੀਕਾ ਤੋਂ, ਕਾਲ ਕਰੋ 800.262.1060
ਬਾਕੀ ਦੁਨੀਆ ਤੋਂ, ਕਾਲ ਕਰੋ 650.318.4460
ਫੈਕਸ, ਦੁਨੀਆ ਵਿੱਚ ਕਿਤੇ ਵੀ, 408.643.6913
ਗਾਹਕ ਤਕਨੀਕੀ ਸਹਾਇਤਾ ਕੇਂਦਰ
ਮਾਈਕ੍ਰੋਸੇਮੀ SoC ਉਤਪਾਦ ਸਮੂਹ ਆਪਣੇ ਗ੍ਰਾਹਕ ਤਕਨੀਕੀ ਸਹਾਇਤਾ ਕੇਂਦਰ ਨੂੰ ਉੱਚ ਕੁਸ਼ਲ ਇੰਜੀਨੀਅਰਾਂ ਦੇ ਨਾਲ ਕੰਮ ਕਰਦਾ ਹੈ ਜੋ ਮਾਈਕ੍ਰੋਸੇਮੀ SoC ਉਤਪਾਦਾਂ ਬਾਰੇ ਤੁਹਾਡੇ ਹਾਰਡਵੇਅਰ, ਸੌਫਟਵੇਅਰ ਅਤੇ ਡਿਜ਼ਾਈਨ ਸਵਾਲਾਂ ਦੇ ਜਵਾਬ ਦੇਣ ਵਿੱਚ ਮਦਦ ਕਰ ਸਕਦੇ ਹਨ। ਕਸਟਮਰ ਟੈਕਨੀਕਲ ਸਪੋਰਟ ਸੈਂਟਰ ਐਪਲੀਕੇਸ਼ਨ ਨੋਟਸ ਬਣਾਉਣ, ਆਮ ਡਿਜ਼ਾਈਨ ਚੱਕਰ ਦੇ ਸਵਾਲਾਂ ਦੇ ਜਵਾਬ, ਜਾਣੇ-ਪਛਾਣੇ ਮੁੱਦਿਆਂ ਦੇ ਦਸਤਾਵੇਜ਼, ਅਤੇ ਵੱਖ-ਵੱਖ ਅਕਸਰ ਪੁੱਛੇ ਜਾਣ ਵਾਲੇ ਸਵਾਲਾਂ ਨੂੰ ਬਣਾਉਣ ਵਿੱਚ ਬਹੁਤ ਸਮਾਂ ਬਿਤਾਉਂਦਾ ਹੈ। ਇਸ ਲਈ, ਸਾਡੇ ਨਾਲ ਸੰਪਰਕ ਕਰਨ ਤੋਂ ਪਹਿਲਾਂ, ਕਿਰਪਾ ਕਰਕੇ ਸਾਡੇ ਔਨਲਾਈਨ ਸਰੋਤਾਂ 'ਤੇ ਜਾਓ। ਇਹ ਬਹੁਤ ਸੰਭਾਵਨਾ ਹੈ ਕਿ ਅਸੀਂ ਤੁਹਾਡੇ ਸਵਾਲਾਂ ਦੇ ਜਵਾਬ ਪਹਿਲਾਂ ਹੀ ਦੇ ਚੁੱਕੇ ਹਾਂ।
ਤਕਨੀਕੀ ਸਮਰਥਨ
ਗਾਹਕ ਸਹਾਇਤਾ 'ਤੇ ਜਾਓ webਸਾਈਟ (www.microsemi.com/soc/support/search/default.aspx) ਹੋਰ ਜਾਣਕਾਰੀ ਅਤੇ ਸਹਾਇਤਾ ਲਈ। ਖੋਜਯੋਗ 'ਤੇ ਬਹੁਤ ਸਾਰੇ ਜਵਾਬ ਉਪਲਬਧ ਹਨ web ਸਰੋਤ ਵਿੱਚ ਚਿੱਤਰ, ਚਿੱਤਰ, ਅਤੇ ਹੋਰ ਸਰੋਤਾਂ ਦੇ ਲਿੰਕ ਸ਼ਾਮਲ ਹਨ webਸਾਈਟ.
Webਸਾਈਟ
ਤੁਸੀਂ SoC ਹੋਮ ਪੇਜ 'ਤੇ, 'ਤੇ ਕਈ ਤਰ੍ਹਾਂ ਦੀ ਤਕਨੀਕੀ ਅਤੇ ਗੈਰ-ਤਕਨੀਕੀ ਜਾਣਕਾਰੀ ਬ੍ਰਾਊਜ਼ ਕਰ ਸਕਦੇ ਹੋ www.microsemi.com/soc.
ਗਾਹਕ ਤਕਨੀਕੀ ਸਹਾਇਤਾ ਕੇਂਦਰ ਨਾਲ ਸੰਪਰਕ ਕਰਨਾ
ਉੱਚ ਹੁਨਰਮੰਦ ਇੰਜੀਨੀਅਰ ਤਕਨੀਕੀ ਸਹਾਇਤਾ ਕੇਂਦਰ ਦਾ ਸਟਾਫ਼ ਹੈ। ਤਕਨੀਕੀ ਸਹਾਇਤਾ ਕੇਂਦਰ ਨਾਲ ਈਮੇਲ ਰਾਹੀਂ ਜਾਂ ਮਾਈਕ੍ਰੋਸੇਮੀ SoC ਉਤਪਾਦ ਸਮੂਹ ਰਾਹੀਂ ਸੰਪਰਕ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ webਸਾਈਟ.
ਈਮੇਲ
ਤੁਸੀਂ ਆਪਣੇ ਤਕਨੀਕੀ ਸਵਾਲਾਂ ਨੂੰ ਸਾਡੇ ਈਮੇਲ ਪਤੇ 'ਤੇ ਸੰਚਾਰ ਕਰ ਸਕਦੇ ਹੋ ਅਤੇ ਈਮੇਲ, ਫੈਕਸ, ਜਾਂ ਫ਼ੋਨ ਦੁਆਰਾ ਜਵਾਬ ਪ੍ਰਾਪਤ ਕਰ ਸਕਦੇ ਹੋ। ਨਾਲ ਹੀ, ਜੇਕਰ ਤੁਹਾਨੂੰ ਡਿਜ਼ਾਈਨ ਸੰਬੰਧੀ ਸਮੱਸਿਆਵਾਂ ਹਨ, ਤਾਂ ਤੁਸੀਂ ਆਪਣੇ ਡਿਜ਼ਾਈਨ ਨੂੰ ਈਮੇਲ ਕਰ ਸਕਦੇ ਹੋ fileਸਹਾਇਤਾ ਪ੍ਰਾਪਤ ਕਰਨ ਲਈ s.
ਅਸੀਂ ਦਿਨ ਭਰ ਈਮੇਲ ਖਾਤੇ ਦੀ ਨਿਰੰਤਰ ਨਿਗਰਾਨੀ ਕਰਦੇ ਹਾਂ। ਸਾਨੂੰ ਆਪਣੀ ਬੇਨਤੀ ਭੇਜਣ ਵੇਲੇ, ਕਿਰਪਾ ਕਰਕੇ ਆਪਣੀ ਬੇਨਤੀ ਦੀ ਕੁਸ਼ਲ ਪ੍ਰਕਿਰਿਆ ਲਈ ਆਪਣਾ ਪੂਰਾ ਨਾਮ, ਕੰਪਨੀ ਦਾ ਨਾਮ ਅਤੇ ਤੁਹਾਡੀ ਸੰਪਰਕ ਜਾਣਕਾਰੀ ਸ਼ਾਮਲ ਕਰਨਾ ਯਕੀਨੀ ਬਣਾਓ।
ਤਕਨੀਕੀ ਸਹਾਇਤਾ ਈਮੇਲ ਪਤਾ ਹੈ soc_tech@microsemi.com.
ਮੇਰੇ ਕੇਸ
ਮਾਈਕ੍ਰੋਸੇਮੀ ਐਸਓਸੀ ਉਤਪਾਦ ਸਮੂਹ ਦੇ ਗਾਹਕ ਔਨਲਾਈਨ ਜਾ ਕੇ ਤਕਨੀਕੀ ਕੇਸ ਜਮ੍ਹਾਂ ਕਰ ਸਕਦੇ ਹਨ ਅਤੇ ਟਰੈਕ ਕਰ ਸਕਦੇ ਹਨ ਮੇਰੇ ਕੇਸ.
ਅਮਰੀਕਾ ਦੇ ਬਾਹਰ
ਯੂਐਸ ਟਾਈਮ ਜ਼ੋਨਾਂ ਤੋਂ ਬਾਹਰ ਸਹਾਇਤਾ ਦੀ ਲੋੜ ਵਾਲੇ ਗਾਹਕ ਜਾਂ ਤਾਂ ਈਮੇਲ ਰਾਹੀਂ ਤਕਨੀਕੀ ਸਹਾਇਤਾ ਨਾਲ ਸੰਪਰਕ ਕਰ ਸਕਦੇ ਹਨ (soc_tech@microsemi.comਜਾਂ ਕਿਸੇ ਸਥਾਨਕ ਵਿਕਰੀ ਦਫ਼ਤਰ ਨਾਲ ਸੰਪਰਕ ਕਰੋ। ਵਿਕਰੀ ਦਫਤਰ ਸੂਚੀਆਂ 'ਤੇ ਲੱਭੀਆਂ ਜਾ ਸਕਦੀਆਂ ਹਨ www.microsemi.com/soc/company/contact/default.aspx.
ITAR ਤਕਨੀਕੀ ਸਹਾਇਤਾ
ਆਰਐਚ ਅਤੇ ਆਰਟੀ ਐਫਪੀਜੀਏਜ਼ 'ਤੇ ਤਕਨੀਕੀ ਸਹਾਇਤਾ ਲਈ ਜੋ ਅੰਤਰਰਾਸ਼ਟਰੀ ਟ੍ਰੈਫਿਕ ਇਨ ਆਰਮਜ਼ ਰੈਗੂਲੇਸ਼ਨਜ਼ (ITAR) ਦੁਆਰਾ ਨਿਯੰਤ੍ਰਿਤ ਕੀਤੇ ਜਾਂਦੇ ਹਨ, ਸਾਡੇ ਨਾਲ ਸੰਪਰਕ ਕਰੋ soc_tech_itar@microsemi.com. ਵਿਕਲਪਕ ਤੌਰ 'ਤੇ, ਮੇਰੇ ਕੇਸਾਂ ਦੇ ਅੰਦਰ, ITAR ਡ੍ਰੌਪ-ਡਾਉਨ ਸੂਚੀ ਵਿੱਚ ਹਾਂ ਚੁਣੋ। ITAR-ਨਿਯੰਤ੍ਰਿਤ ਮਾਈਕ੍ਰੋਸੇਮੀ FPGAs ਦੀ ਪੂਰੀ ਸੂਚੀ ਲਈ, ITAR 'ਤੇ ਜਾਓ web ਪੰਨਾ
ਮਾਈਕ੍ਰੋਸੇਮੀ ਕਾਰਪੋਰੇਸ਼ਨ (NASDAQ: MSCC) ਇਹਨਾਂ ਲਈ ਸੈਮੀਕੰਡਕਟਰ ਹੱਲਾਂ ਦਾ ਇੱਕ ਵਿਆਪਕ ਪੋਰਟਫੋਲੀਓ ਪੇਸ਼ ਕਰਦਾ ਹੈ: ਏਰੋਸਪੇਸ, ਰੱਖਿਆ ਅਤੇ ਸੁਰੱਖਿਆ; ਐਂਟਰਪ੍ਰਾਈਜ਼ ਅਤੇ ਸੰਚਾਰ; ਅਤੇ ਉਦਯੋਗਿਕ ਅਤੇ ਵਿਕਲਪਕ ਊਰਜਾ ਬਾਜ਼ਾਰ। ਉਤਪਾਦਾਂ ਵਿੱਚ ਉੱਚ-ਪ੍ਰਦਰਸ਼ਨ, ਉੱਚ-ਭਰੋਸੇਯੋਗਤਾ ਐਨਾਲਾਗ ਅਤੇ RF ਉਪਕਰਣ, ਮਿਸ਼ਰਤ ਸਿਗਨਲ ਅਤੇ RF ਏਕੀਕ੍ਰਿਤ ਸਰਕਟ, ਅਨੁਕੂਲਿਤ SoCs, FPGAs, ਅਤੇ ਸੰਪੂਰਨ ਉਪ-ਸਿਸਟਮ ਸ਼ਾਮਲ ਹਨ। ਮਾਈਕ੍ਰੋਸੇਮੀ ਦਾ ਮੁੱਖ ਦਫਤਰ ਅਲੀਸੋ ਵਿਏਜੋ, ਕੈਲੀਫ ਵਿੱਚ ਹੈ। ਇੱਥੇ ਹੋਰ ਜਾਣੋ www.microsemi.com.
© 2014 ਮਾਈਕ੍ਰੋਸੇਮੀ ਕਾਰਪੋਰੇਸ਼ਨ। ਸਾਰੇ ਹੱਕ ਰਾਖਵੇਂ ਹਨ. ਮਾਈਕ੍ਰੋਸੇਮੀ ਅਤੇ ਮਾਈਕ੍ਰੋਸੇਮੀ ਲੋਗੋ ਮਾਈਕ੍ਰੋਸੇਮੀ ਕਾਰਪੋਰੇਸ਼ਨ ਦੇ ਟ੍ਰੇਡਮਾਰਕ ਹਨ। ਹੋਰ ਸਾਰੇ ਟ੍ਰੇਡਮਾਰਕ ਅਤੇ ਸੇਵਾ ਚਿੰਨ੍ਹ ਉਹਨਾਂ ਦੇ ਸਬੰਧਤ ਮਾਲਕਾਂ ਦੀ ਸੰਪਤੀ ਹਨ।

5-02-00384-1/08.14ਮਾਈਕ੍ਰੋਸੇਮੀ ਕਾਰਪੋਰੇਟ ਹੈੱਡਕੁਆਰਟਰ
ਇੱਕ ਐਂਟਰਪ੍ਰਾਈਜ਼, ਅਲੀਸੋ ਵੀਜੋ CA 92656 USA
ਅਮਰੀਕਾ ਦੇ ਅੰਦਰ: +1 949-380-6100
ਵਿਕਰੀ: +1 949-380-6136
ਫੈਕਸ: +1 949-215-4996

ਦਸਤਾਵੇਜ਼ / ਸਰੋਤ

ਮਾਈਕ੍ਰੋਸੇਮੀ ਸਮਾਰਟਫਿਊਜ਼ਨ 2 ਡੀਡੀਆਰ ਕੰਟਰੋਲਰ ਅਤੇ ਸੀਰੀਅਲ ਹਾਈ ਸਪੀਡ ਕੰਟਰੋਲਰ [pdf] ਯੂਜ਼ਰ ਗਾਈਡ SmartFusion2 DDR ਕੰਟਰੋਲਰ ਅਤੇ ਸੀਰੀਅਲ ਹਾਈ ਸਪੀਡ ਕੰਟਰੋਲਰ, SmartFusion2 DDR, ਕੰਟਰੋਲਰ ਅਤੇ ਸੀਰੀਅਲ ਹਾਈ ਸਪੀਡ ਕੰਟਰੋਲਰ, ਹਾਈ ਸਪੀਡ ਕੰਟਰੋਲਰ

ਹਵਾਲੇ

• ਯੂਜ਼ਰ ਮੈਨੂਅਲ