SmartFusion ၂
DDR Controller နှင့် Serial High Speed ​​Controller
အစပြုခြင်းနည်းလမ်း
အသုံးပြုသူလမ်းညွှန်

နိဒါန်း

SmartFusion2 စက်ပစ္စည်းကို အသုံးပြု၍ ဒီဇိုင်းဖန်တီးသည့်အခါ၊ သင်သည် DDR ထိန်းချုပ်ကိရိယာနှစ်ခု (FDDR သို့မဟုတ် MDDR) သို့မဟုတ် Serial High speed controller (SERDESIF) ဘလောက်များကို အသုံးပြုပါက၊ သင်သည် မလည်ပတ်မီအချိန်၌ အဆိုပါဘလောက်များ၏ ဖွဲ့စည်းမှုမှတ်ပုံတင်ခြင်းကို စတင်ရပါမည်။ သူတို့သုံးနိုင်တယ်။ ဟောင်းအတွက်ample၊ DDR ထိန်းချုပ်ကိရိယာအတွက်၊ သင်သည် DDR မုဒ် (DDR3/DDR2/LPDDR)၊ PHY အကျယ်၊ ပေါက်ကွဲမုဒ်နှင့် ECC ကို သတ်မှတ်ရပါမည်။
အလားတူ၊ PCIe အဆုံးမှတ်အဖြစ်အသုံးပြုသည့် SERDESIF ပိတ်ဆို့ခြင်းအတွက်၊ PCIE BAR ကို AXI (သို့မဟုတ် AHB) ဝင်းဒိုးအဖြစ် သတ်မှတ်ရပါမည်။
ဤစာတမ်းသည် DDR ထိန်းချုပ်ကိရိယာနှင့် SERDESIF ဘလောက်များကို အလိုအလျောက် စတင်လုပ်ဆောင်သည့် Libero ဒီဇိုင်းကို ဖန်တီးရန် လိုအပ်သော အဆင့်များကို ဖော်ပြထားပါသည်။ ၎င်းသည် မြှုပ်သွင်းထားသောဒီဇိုင်းစီးဆင်းမှုတွင်အသုံးပြုသည့် Libero SOC မှ ဖာမ်းဝဲလ်ကုဒ်ကို မည်သို့ထုတ်လုပ်ရမည်ကိုလည်း ဖော်ပြသည်။
လည်ပတ်မှုသီအိုရီ၏ အသေးစိတ်ဖော်ပြချက်ကို ဦးစွာဖော်ပြပါသည်။
သင်၏ဒီဇိုင်းတွင် DDR သို့မဟုတ် SERDESIF ဘလောက်များကို အသုံးပြုနေပါက အခြားအင်္ဂါရပ်များကြားတွင် သင့်အတွက် 'အစပြုခြင်း' ဖြေရှင်းချက်ကို ဖန်တီးပေးသည့် အစွမ်းထက်သော ဒီဇိုင်းတူးလ်ဖြစ်သော Libero SoC System Builder ကို အသုံးပြု၍ ထိုကဲ့သို့သော ဒီဇိုင်းကို မည်သို့ဖန်တီးရမည်ကို ဖော်ပြထားပါသည်။
နောက်အပိုင်းတွင် SmartFusion2 System Builder ကိုအသုံးမပြုဘဲ ပြီးပြည့်စုံသော 'အစပြုခြင်း' ဖြေရှင်းချက်ကို မည်သို့ထည့်သွင်းရမည်ကို ဖော်ပြထားပါသည်။ ၎င်းသည် System Builder ကိုအသုံးမပြုလိုပါက လုပ်ဆောင်ရမည့်အရာများကို ရှင်းပြပေးပြီး System Builder tool က သင့်အတွက် အမှန်တကယ်ထုတ်ပေးသည့်အရာကိုလည်း ရှင်းပြပေးပါသည်။ ဤကဏ္ဍတွင် လိပ်စာ-

• DDR ထိန်းချုပ်ကိရိယာနှင့် SERDESIF ဖွဲ့စည်းမှုဆိုင်ရာ မှတ်ပုံတင်ခြင်းများအတွက် ဖွဲ့စည်းမှုဒေတာကို ဖန်တီးခြင်း။
• မတူညီသော ASIC configuration registers များသို့ configuration data ကိုလွှဲပြောင်းရန် လိုအပ်သော FPGA logic ကိုဖန်တီးခြင်း

နောက်ဆုံးတွင် ကျွန်ုပ်တို့သည် ထုတ်ပေးမှုကို ဖော်ပြသည်။ files နှင့်သက်ဆိုင်သည်-

• Firmware ၏ဖန်တီးမှု 'initialization' ဖြေရှင်းချက်။
• DDR 'initialization' ဖြေရှင်းချက်အတွက် ဒီဇိုင်းပုံသဏ္ဍန်။

DDR controller နှင့် SERDESIF configuration registers များအကြောင်းအသေးစိတ်အတွက်၊ တွင် ကြည့်ရှုပါ။ Microsemi SmartFusion2 မြန်နှုန်းမြင့် Serial နှင့် DDR Interfaces အသုံးပြုသူ၏လမ်းညွှန်။

လည်ပတ်မှုသီအိုရီ

Peripheral initialization solution သည် အောက်ပါ အဓိက အစိတ်အပိုင်းများကို အသုံးပြုသည် ။

• Cortex-M3 ပေါ်တွင်လည်ပတ်ပြီး ကနဦးစတင်ခြင်းလုပ်ငန်းစဉ်ကို စီမံဆောင်ရွက်ပေးသည့် CMSIS SystemInit() လုပ်ဆောင်ချက်။
• အရံပစ္စည်းများ၏ ဖွဲ့စည်းမှုဆိုင်ရာ မှတ်ပုံတင်မှုများကို အစပြုလုပ်ဆောင်သည့် CoreConfigP ပျော့ပျောင်းသော IP core။
• MSS၊ DDR ထိန်းချုပ်ကိရိယာများနှင့် SERDESIF ပိတ်ဆို့ခြင်းများ၏ ပြန်လည်သတ်မှတ်မှု အစီအစဉ်ကို စီမံခန့်ခွဲသည့် CoreResetP ပျော့ပျောင်းသော IP အူတိုင်။

အနားသတ် စတင်ခြင်း လုပ်ငန်းစဉ်သည် အောက်ပါအတိုင်း လုပ်ဆောင်သည်။

1. ပြန်လည်သတ်မှတ်ပြီးနောက်၊ Cortex-M3 သည် CMSIS SystemInit() လုပ်ဆောင်ချက်ကို လုပ်ဆောင်သည်။ အပလီကေးရှင်း၏ main() လုပ်ဆောင်ချက်ကို မလုပ်ဆောင်မီ ဤလုပ်ဆောင်ချက်ကို အလိုအလျောက် လုပ်ဆောင်ပါသည်။
   CoreResetP အထွက်အချက်ပြအချက်ပြ MSS_HPMS_READY ကို အစပြုခြင်းလုပ်ငန်းစဉ်အစတွင် အခိုင်အမာဖော်ပြထားပြီး MSS နှင့် အရံပစ္စည်းများ (MDDR မှလွဲ၍) အားလုံးသည် ဆက်သွယ်ရေးအတွက် အဆင်သင့်ဖြစ်ကြောင်း ညွှန်ပြပါသည်။
2. SystemInit() လုပ်ဆောင်ချက်သည် DDR controllers များထံ configuration data များကို MSS FIC_2 APB3 bus မှတစ်ဆင့် SERDESIF configuration registers များသို့ ရေးပေးသည်။ ဤအင်တာဖေ့စ်သည် FPGA ထည်တွင် ချက်ချင်းပြုလုပ်ထားသော ပျော့ပျောင်းသော CoreConfigP core နှင့် ချိတ်ဆက်ထားသည်။
3. မှတ်ပုံတင်ခြင်းအားလုံးကို configure လုပ်ပြီးနောက်၊ SystemInit() function သည် register configuration အဆင့် ပြီးဆုံးကြောင်းညွှန်ပြရန်အတွက် CoreConfigP control registers များသို့ စာရေးသည်။ ထို့နောက် CoreConfigP အထွက်အချက်ပြမှုများ CONFIG1_DONE နှင့် CONIG2_DONE တို့ကို အတည်ပြုပေးပါသည်။
   ဒီဇိုင်းတွင်အသုံးပြုသည့် အရံအတားများပေါ်မူတည်၍ မှတ်ပုံတင်ဖွဲ့စည်းပုံ (CONFIG1 နှင့် CONFIG2) အဆင့်နှစ်ဆင့်ရှိသည်။
4. MDDR/FDDR တစ်ခု သို့မဟုတ် နှစ်ခုလုံးကို အသုံးပြုပြီး ဒီဇိုင်းတွင် SERDESIF တုံးများကို အသုံးမပြုပါက၊ မှတ်ပုံတင်ဖွဲ့စည်းမှု အဆင့်တစ်ခုသာ ရှိပါသည်။ CoreConfigP အထွက်အချက်ပြမှုများ CONFIG1_DONE နှင့် CONIG2_DONE နှစ်ခုစလုံးသည် စောင့်ဆိုင်း/နှောင့်နှေးမှုမရှိဘဲ တစ်ခုပြီးတစ်ခု အခိုင်အမာပြုလုပ်ထားသည်။
   ဒီဇိုင်းတွင်မဟုတ်သော PCIe မုဒ်တွင် တစ်ခု သို့မဟုတ် တစ်ခုထက်ပိုသော SERDESIF ဘလောက်များကို အသုံးပြုပါက၊ မှတ်ပုံတင်ဖွဲ့စည်းမှု၏ အဆင့်တစ်ခုသာရှိသည်။ CONFIG1_DONE နှင့် CONIG2_DONE သည် စောင့်ဆိုင်း/နှောင့်နှေးမှုမရှိဘဲ တစ်ခုပြီးတစ်ခု အခိုင်အမာလုပ်ဆောင်ထားသည်။
   PCIe မုဒ်တွင် တစ်ခု သို့မဟုတ် တစ်ခုထက်ပိုသော SERDESIF ဘလောက်များကို ဒီဇိုင်းတွင်အသုံးပြုပါက၊ စာရင်းသွင်းဖွဲ့စည်းမှု၏ အဆင့်နှစ်ဆင့်ရှိသည်။ CONFIG1_DONE သည် မှတ်ပုံတင်ခြင်းဖွဲ့စည်းပုံ၏ ပထမအဆင့် ပြီးသောအခါတွင် အခိုင်အမာ အတည်ပြုထားသည်။ SERDESIF စနစ်နှင့် လမ်းသွားမှတ်ပုံတင်မှုများကို ဤအဆင့်တွင် ပြင်ဆင်သတ်မှတ်ထားသည်။ SERDESIF ကို PCIE မဟုတ်သောမုဒ်တွင် စီစဉ်သတ်မှတ်ထားပါက၊ CONFIG2_DONE အချက်ပြမှုကိုလည်း ချက်ချင်းအတည်ပြုပါသည်။
5. မှတ်ပုံတင်ဖွဲ့စည်းမှု၏ဒုတိယအဆင့်သည် အောက်ပါအတိုင်းဖြစ်သည် (SERDESIF ကို PCIE မုဒ်တွင် configure လုပ်ထားလျှင်)။ အောက်ပါတို့သည် ဒုတိယအဆင့်တွင် ဖြစ်ပွားသော မတူညီသော အဖြစ်အပျက်များဖြစ်သည် ။
   – CoreResetP သည် အသုံးပြုထားသော SERDESIF ဘလောက်တစ်ခုစီနှင့် သက်ဆိုင်သည့် PHY_RESET_N နှင့် CORE_RESET_N အချက်ပြမှုများကို ငြင်းဆိုသည်။ SERDESIF ဘလောက်များအားလုံး ပြန်လည်သတ်မှတ်ခြင်းမှ ကင်းစင်သွားပြီးနောက် အထွက်အချက်ပြအချက်ပြ SDIF_RELEASED ကိုလည်း အခိုင်အမာဖော်ပြသည်။ ဤ SDIF_RELEASED အချက်ပြမှုသည် SERDESIF core ကို ပြန်လည်သတ်မှတ်ခြင်း မရှိတော့ဘဲ မှတ်ပုံတင်ဖွဲ့စည်းမှု၏ ဒုတိယအဆင့်အတွက် အဆင်သင့်ဖြစ်ကြောင်း CoreConfigP သို့ညွှန်ပြရန်အတွက် အသုံးပြုပါသည်။
   - SDIF_RELEASED အချက်ပြမှုကို အတည်ပြုပြီးသည်နှင့်၊ SystemInit() လုပ်ဆောင်ချက်သည် သင့်လျော်သော SERDESIF လမ်းကြောပေါ်တွင် PMA_READY ၏အတည်ပြုချက်အတွက် စစ်တမ်းကောက်ယူခြင်းကို စတင်သည်။ PMA_READY ကို အတည်ပြုပြီးသည်နှင့်၊ SERDESIF မှတ်ပုံတင်ခြင်း (PCIE မှတ်ပုံတင်မှုများ) ၏ ဒုတိယအစုကို SystemInit() လုပ်ဆောင်ချက်ဖြင့် ပြင်ဆင်သတ်မှတ်/ရေးထားသည်။
6. PCIE မှတ်ပုံတင်မှုများအားလုံးကို configure လုပ်ပြီးနောက်၊ SystemInit() function သည် register configuration ဒုတိယအဆင့်၏ ပြီးဆုံးကြောင်းညွှန်ပြရန်အတွက် CoreConfigP control registers များသို့ စာရေးသည်။ ထို့နောက် CoreConfigP အထွက်အချက်ပြအချက်ပြ CONIG2_DONE ကို အတည်ပြုခဲ့သည်။
7. အထက်ဖော်ပြပါ အချက်ပြပြောဆိုချက်များ/အတည်ပြုချက်များမှလွဲ၍ CoreResetP သည် အောက်ပါလုပ်ဆောင်ချက်များကို လုပ်ဆောင်ခြင်းဖြင့် အမျိုးမျိုးသောလုပ်ကွက်များ၏ ကနဦးအစပြုခြင်းကို စီမံခန့်ခွဲပါသည်။
   - FDDR core reset ကို အခိုင်အမာ ငြင်းဆိုခြင်း။
   - SERDESIF ပိတ်ဆို့ခြင်းကို ငြင်းဆိုခြင်း PHY နှင့် CORE ပြန်လည်သတ်မှတ်ခြင်း။
   - FDDR PLL (FPLL) သော့ခတ်အချက်ပြမှုကို စောင့်ကြည့်ခြင်း။ FDDR AXI/AHBLite ဒေတာ အင်တာဖေ့စ်နှင့် FPGA ထည်တို့သည် မှန်ကန်စွာ ဆက်သွယ်နိုင်သည်ဟု အာမခံရန် FPLL သည် လော့ခ်ချထားရပါမည်။
   - SERDESIF block PLL (SPLL) လော့ခ်အချက်ပြမှုများကို စောင့်ကြည့်ခြင်း။ SERDESIF သည် AXI/AHBLite အင်တာဖေ့စ် (PCIe မုဒ်) သို့မဟုတ် XAUI အင်တာဖေ့စ် FPGA အထည်နှင့် မှန်ကန်စွာ ဆက်သွယ်နိုင်ကြောင်း SERDESIF မှ ပိတ်ဆို့ထားကြောင်း အာမခံရန်အတွက် SPLL သည် လော့ခ်ချထားရပါမည်။
   - ပြင်ပ DDR မှတ်ဉာဏ်များကို ပြေလည်စေရန် စောင့်ဆိုင်းနေပြီး DDR ထိန်းချုပ်ကိရိယာများမှ ဝင်ရောက်ကြည့်ရှုရန် အဆင်သင့်ဖြစ်ခြင်း။
8. အရံပစ္စည်းအားလုံးသည် ၎င်းတို့၏ ကနဦးအစပြုခြင်းကို ပြီးမြောက်သောအခါ၊ CoreResetP သည် INIT_DONE အချက်ပြမှုကို အခိုင်အမာပြုလုပ်သည်။ CoreConfigP အတွင်းပိုင်း မှတ်ပုံတင်ခြင်း INIT_DONE ကို ထို့နောက် အတည်ပြုခဲ့သည်။
   MDDR/FDDR တစ်ခု သို့မဟုတ် နှစ်ခုလုံးကို အသုံးပြုပြီး DDR ကနဦးသတ်မှတ်ချိန်သို့ ရောက်ရှိပါက CoreResetP အထွက်အချက်ပြ DDR_READY ကို အခိုင်အမာ အတည်ပြုထားသည်။ ဤအချက်ပြမှု DDR_READY ၏ပြောဆိုချက်ကို DDR (MDDR/FDDR) သည် ဆက်သွယ်ရေးအတွက် အဆင်သင့်ဖြစ်နေပြီဟု ညွှန်ပြချက်အဖြစ် စောင့်ကြည့်နိုင်ပါသည်။
   တစ်ခု သို့မဟုတ် တစ်ခုထက်ပိုသော SERDESIF ဘလောက်များကိုအသုံးပြုပြီး မှတ်ပုံတင်ဖွဲ့စည်းမှု၏ဒုတိယအဆင့်ကို အောင်မြင်စွာပြီးဆုံးပါက၊ CoreResetP အထွက်အချက်ပြမှု SDIF_READY သည် အခိုင်အမာဖြစ်သည်။ ဤအချက်ပြမှု SDIF_READY ၏အခိုင်အမာပြောဆိုချက်ကို SERDESIF ဘလောက်များအားလုံးဆက်သွယ်ရေးအတွက်အဆင်သင့်ဖြစ်ကြောင်းညွှန်ပြချက်အဖြစ်စောင့်ကြည့်နိုင်သည်။
9. INIT_DONE ကို အတည်ပြုရန် စောင့်ဆိုင်းနေသည့် SystemInit() လုပ်ဆောင်ချက်၊ ပြီးမြောက်ပြီး အပလီကေးရှင်း၏ ပင်မ() လုပ်ဆောင်ချက်ကို လုပ်ဆောင်ပါသည်။ ထိုအချိန်တွင်၊ အသုံးပြုထားသော DDR ထိန်းချုပ်ကိရိယာများနှင့် SERDESIF ဘလောက်များအားလုံးကို အစပြုထားပြီး၊ firmware အပလီကေးရှင်းနှင့် FPGA fabric logic တို့သည် ၎င်းတို့နှင့် ယုံကြည်စိတ်ချစွာ ဆက်သွယ်နိုင်ပါသည်။

ဤစာရွက်စာတမ်းတွင်ဖော်ပြထားသောနည်းစနစ်သည် အပလီကေးရှင်း၏ပင်မ()လုပ်ဆောင်ချက်မတိုင်မီလုပ်ဆောင်သည့်စနစ်၏အစပြုခြင်းကုဒ်၏တစ်စိတ်တစ်ပိုင်းအနေဖြင့် ကနဦးစတင်ခြင်းလုပ်ငန်းစဉ်ကိုလုပ်ဆောင်သည့် Cortex-M3 ပေါ်တွင် မူတည်သည်။
FDDR/MDDR၊ SEREDES(PCIe မုဒ်မဟုတ်သော) နှင့် SERDES (PCIe မုဒ်) ၏ ကနဦးအဆင့်များအတွက် ပုံ 1-1၊ ပုံ 1-2 နှင့် ပုံ 1-3 တွင် စီးဆင်းမှုဇယားများကို ကြည့်ပါ။
ပုံ 1-4 တွင် Peripheral Initialization Timing diagram ကို ပြထားသည်။

ပုံ 1-3 • SERDESIF (PCIe) စတင်ခြင်း စီးဆင်းမှုဇယား
Cortex-M3 တွင် မည်သည့်ကုဒ်ကိုမဆို လုပ်ဆောင်ရန် မစီစဉ်ထားသော်လည်း၊ ဤစာရွက်စာတမ်းတွင် ဖော်ပြထားသည့် ကနဦးလုပ်ဆောင်မှုလုပ်ငန်းစဉ်သည် Cortex-M3 ကို စတင်လုပ်ဆောင်နေချိန်တွင် သင့်အား လုပ်ဆောင်ရန် လိုအပ်ပါသည်။ သင်သည် ဘာမှမလုပ်နိုင်သော အခြေခံ firmware အပလီကေးရှင်းကို ဖန်တီးရပါမည် (ဥပမာ၊ ရိုးရှင်းသော loop တစ်ခုample) နှင့် Cortex-M3 boot တက်သောအခါတွင် DDR controllers နှင့် SERDESIF blocks များကို စတင်လုပ်ဆောင်နိုင်သည် ။

DDR နှင့် SERDESIF Blocks များကိုအသုံးပြု၍ ဒီဇိုင်းတစ်ခုဖန်တီးရန် System Builder ကိုအသုံးပြုခြင်း။

SmartFusion2 System Builder သည် သင့်အား စနစ်အဆင့်လိုအပ်ချက်များကို ဖမ်းယူရန်နှင့် ထိုလိုအပ်ချက်များကို အကောင်အထည်ဖော်သည့် ဒီဇိုင်းကို ဖန်တီးပေးသည့် အစွမ်းထက်သော ဒီဇိုင်းကိရိယာတစ်ခုဖြစ်သည်။ System Builder ၏ အလွန်အရေးကြီးသောလုပ်ဆောင်ချက်မှာ Peripheral Initialization ခွဲစနစ်၏ အလိုအလျောက်ဖန်တီးမှုဖြစ်သည်။ စာမျက်နှာ 17 တွင် “SmartDesign ကိုအသုံးပြု၍ DDR နှင့် SERDESIF Blocks များကိုအသုံးပြု၍ ဒီဇိုင်းတစ်ခုဖန်တီးရန် SmartDesign ကိုအသုံးပြုခြင်း” သည် System Builder မလိုအပ်ဘဲ ထိုသို့သောဖြေရှင်းချက်ကို မည်သို့ဖန်တီးရမည်ကို အသေးစိတ်ဖော်ပြထားသည်။
အကယ်၍ သင်သည် System Builder ကိုအသုံးပြုနေပါက၊ သင်၏ DDR ထိန်းချုပ်ကိရိယာများနှင့် SERDESIF ဘလောက်များကို စတင်အသုံးပြုနိုင်သည့် ဒီဇိုင်းတစ်ခုဖန်တီးရန် အောက်ပါလုပ်ဆောင်စရာများကို လုပ်ဆောင်ရပါမည်-

1. စက်ပစ္စည်းအင်္ဂါရပ်များ စာမျက်နှာ (ပုံ 2-1) တွင် မည်သည့် DDR ထိန်းချုပ်ကိရိယာများကို အသုံးပြုထားကြောင်းနှင့် သင့်ဒီဇိုင်းတွင် SERDESIF ဘလောက်မည်မျှအသုံးပြုသည်ကို သတ်မှတ်ပါ။
2. Memory စာမျက်နှာတွင်၊ DDR အမျိုးအစား (DDR2/DDR3/LPDDR) နှင့် သင့်ပြင်ပ DDR မှတ်ဉာဏ်များအတွက် ဖွဲ့စည်းမှုဒေတာကို သတ်မှတ်ပါ။ အသေးစိတ်အတွက် Memory Page ကဏ္ဍကို ကြည့်ပါ။
3. Peripherals စာမျက်နှာတွင်၊ Fabric DDR Subsystem နှင့်/သို့မဟုတ် MSS DDR FIC Subsystem သို့ AHBLite/AXI အဖြစ် configure လုပ်ထားသော masters များကို ထည့်ပါ။
4. နာရီဆက်တင်များစာမျက်နှာတွင်၊ DDR စနစ်ခွဲများအတွက် နာရီကြိမ်နှုန်းများကို သတ်မှတ်ပါ။
5. သင်၏ ဒီဇိုင်းသတ်မှတ်ချက်ကို ဖြည့်ပြီး Finish ကိုနှိပ်ပါ။ ၎င်းသည် 'initialization' ဖြေရှင်းချက်အတွက် လိုအပ်သော logic အပါအဝင် System Builder ဖန်တီးထားသော ဒီဇိုင်းကို ထုတ်ပေးသည်။
6. အကယ်၍ သင်သည် SERDESIF ဘလောက်များကို အသုံးပြုနေပါက၊ သင်သည် သင်၏ ဒီဇိုင်းတွင် SERDESIF ဘလောက်များကို ချက်ချင်းလုပ်ဆောင်ပြီး ၎င်းတို့၏ ကနဦးလုပ်ဆောင်မှု ဆိပ်ကမ်းများကို System Builder ထုတ်ပေးသည့် core နှင့် ချိတ်ဆက်ရပါမည်။

စနစ်တည်ဆောက်သူ ကိရိယာအင်္ဂါရပ်များ စာမျက်နှာ
စက်ပစ္စည်း အင်္ဂါရပ်များ စာမျက်နှာတွင်၊ မည်သည့် DDR ထိန်းချုပ်ကိရိယာများ (MDDR နှင့်/သို့မဟုတ် FDDR) ကို အသုံးပြုပြီး သင့်ဒီဇိုင်းတွင် SERDESIF ဘလောက်မည်မျှ အသုံးပြုကြောင်း သတ်မှတ်ပါ (ပုံ 2-1)။

ပုံ 2-1 • System Builder Device Features စာမျက်နှာ

System Builder Memory စာမျက်နှာ
MSS DDR (MDDR) သို့မဟုတ် Fabric DDR (FDDR) ကို အသုံးပြုရန်၊ drop-down list မှ Memory Type ကို ရွေးပါ (ပုံ 2-2)။

ပုံ 2-2 • MSS ပြင်ပမှတ်ဉာဏ်

သင် ... ရမည်:

1. DDR အမျိုးအစား (DDR2၊ DDR3 သို့မဟုတ် LPDDR) ကို ရွေးပါ။
2. DDR မမ်မိုရီဖြေရှင်းချိန်ကို သတ်မှတ်ပါ။ မှန်ကန်သော မှတ်ဉာဏ်ဆက်တင်အချိန်ကို သတ်မှတ်ရန် သင်၏ ပြင်ပ DDR Memory Specifications များနှင့် တိုင်ပင်ပါ။ မှတ်ဉာဏ်ဖြေရှင်းချိန်ကို မှန်ကန်စွာသတ်မှတ်မထားပါက DDR မမ်မိုရီသည် မှန်ကန်စွာစတင်ရန် ပျက်ကွက်နိုင်သည်။
3. DDR မှတ်ပုံတင်ဖွဲ့စည်းမှုဒေတာကို တင်သွင်းမည် သို့မဟုတ် သင်၏ DDR Memory Parameters များကို သတ်မှတ်ပါ။ အသေးစိတ်အတွက်၊ ကိုကိုးကားပါ။ Microsemi SmartFusion2 မြန်နှုန်းမြင့် Serial နှင့် DDR Interfaces အသုံးပြုသူ၏လမ်းညွှန်.

ဤဒေတာကို DDR မှတ်ပုံတင်ခြင်း BFM နှင့် firmware ဖွဲ့စည်းမှုပုံစံကို ထုတ်လုပ်ရန်အတွက် အသုံးပြုပါသည်။ files စာမျက်နှာ 26 နှင့် “BFM ကို ဖန်တီးခြင်းနှင့် စုစည်းခြင်း” တွင် ဖော်ပြထားသည့်အတိုင်း Fileစာမျက်နှာ 27 ရှိ ဒီဇိုင်းကို အတုယူရန် အသုံးပြုသည်။ DDR controller configuration registers ဆိုင်ရာ အသေးစိတ်အချက်အလက်များအတွက်၊ Microsemi SmartFusion2 မြန်နှုန်းမြင့် Serial နှင့် DDR Interfaces အသုံးပြုသူ၏လမ်းညွှန်။
ရည်းစားဟောင်းတစ်ယောက်ampconfiguration ၏ le file အထားအသိုကို ပုံ ၂-၃ တွင် ပြထားသည်။ ဤနေရာတွင် အသုံးပြုသော မှတ်ပုံတင်အမည်များ file တွင်ဖော်ပြထားသောအချက်များနှင့်အတူတူပင်ဖြစ်ပါသည်။ Microsemi SmartFusion2 မြန်နှုန်းမြင့် Serial နှင့် DDR Interfaces အသုံးပြုသူ၏လမ်းညွှန်

ပုံ 2-3 • ဖွဲ့စည်းမှု File Syntax Example
System Builder Peripherals စာမျက်နှာ
Peripherals စာမျက်နှာတွင်၊ DDR ထိန်းချုပ်ကိရိယာတစ်ခုစီအတွက် သီးခြားစနစ်ခွဲတစ်ခုကို ဖန်တီးထားသည် (Fabric DDR Subsystem for FDDR နှင့် MSS DDR FIC Subsystem for MDDR)။ DDR controllers များဆီသို့ fabric master access ကိုဖွင့်ရန် ဤစနစ်ခွဲတစ်ခုစီတွင် Fabric AMBA Master (AXI/AHBLite အဖြစ်သတ်မှတ်ထားသော) core ကိုထည့်နိုင်သည်။ မျိုးဆက်အလိုက်၊ System Builder သည် bus cores (AMBA Master ထပ်ထည့်သည့်အမျိုးအစားပေါ် မူတည်၍) အလိုအလျောက်လုပ်ဆောင်ပြီး bus core ၏ master BIF နှင့် နာရီကိုပြသပြီး သက်ဆိုင်ရာစနစ်ခွဲများ (FDDR/MDDR) ၏ pin များကို သင့်လျော်သော pin အုပ်စုများအောက်တွင်၊ ထိပ်တန်း။ သင်လုပ်ရမှာက BIFs တွေကို ဒီဇိုင်းမှာ သင်ချက်ချင်းလုပ်နိုင်မယ့် သင့်လျော်တဲ့ Fabric Master cores တွေနဲ့ ချိတ်ဆက်လိုက်ပါ။ MDDR ကိစ္စတွင်၊ Fabric AMBA Master core ကို MSS DDR FIC Subsystem သို့ ထည့်ရန် ရွေးချယ်နိုင်သည်။ Cortex-M3 သည် ဤစနစ်ခွဲရှိ မူရင်းမာစတာဖြစ်သည်။ ပုံ 2-4 တွင် System Builder Peripherals စာမျက်နှာကို ပြသထားသည်။

ပုံ 2-4 • System Builder Peripherals စာမျက်နှာ

စနစ်တည်ဆောက်သူ နာရီ ဆက်တင်များ စာမျက်နှာ
နာရီဆက်တင်စာမျက်နှာတွင်၊ DDR ထိန်းချုပ်ကိရိယာတစ်ခုစီအတွက်၊ DDR (MDDR နှင့်/သို့မဟုတ် FDDR) စနစ်ခွဲတစ်ခုစီနှင့်သက်ဆိုင်သည့် နာရီကြိမ်နှုန်းများကို သင်သတ်မှတ်ရပါမည်။
MDDR အတွက်၊ သင်သတ်မှတ်ရမည်-

• MDDR_CLK – ဤနာရီသည် DDR Controller ၏ လည်ပတ်မှုကြိမ်နှုန်းကို ဆုံးဖြတ်ပေးပြီး သင့်ပြင်ပ DDR မမ်မိုရီတွင် အလုပ်လုပ်စေလိုသော နာရီကြိမ်နှုန်းနှင့် ကိုက်ညီသင့်သည်။ ဤနာရီကို M3_CLK (Cortex-M3 နှင့် MSS ပင်မနာရီ၊ ပုံ 2-5) ၏ မျိုးစုံအဖြစ် သတ်မှတ်သည်။ MDDR_CLK သည် 333 MHz ထက်နည်းရမည်။
• DDR_FIC_CLK – FPGA ထည်မှ MDDR ကို ဝင်ရောက်အသုံးပြုရန် သင်ရွေးချယ်ထားပါက၊ သင်သည် DDR_FIC_CLK ကို သတ်မှတ်ရန် လိုအပ်ပါသည်။ ဤနာရီကြိမ်နှုန်းကို MDDR_CLK ၏ အချိုးအဖြစ် သတ်မှတ်ပြီး MDDR ကို ဝင်ရောက်အသုံးပြုသည့် FPGA အထည်စနစ်ခွဲစနစ်၏ ကြိမ်နှုန်းနှင့် ကိုက်ညီသင့်သည်။

ပုံ 2-5 • Cortex-M3 နှင့် MSS ပင်မနာရီ; MDDR နာရီများ

FDDR အတွက်၊ သင်သတ်မှတ်ရမည်-

• FDDR_CLK – DDR Controller ၏ လည်ပတ်မှုကြိမ်နှုန်းကို ဆုံးဖြတ်ပြီး သင့်ပြင်ပ DDR မမ်မိုရီကို လည်ပတ်စေလိုသည့် နာရီကြိမ်နှုန်းနှင့် ကိုက်ညီသင့်သည်။ ဤနာရီကို M3_CLK (MSS နှင့် Cortex-M3 နာရီ၊ ပုံ 2-5) ၏ မျိုးစုံအဖြစ် သတ်မှတ်ကြောင်း သတိပြုပါ။ FDDR_CLK သည် 20 MHz နှင့် 333 MHz အတွင်း ဖြစ်ရပါမည်။
• FDDR_SUBSYSTEM_CLK – ဤနာရီကြိမ်နှုန်းကို FDDR_CLK ၏အချိုးတစ်ခုအဖြစ် သတ်မှတ်ပြီး FDDR ကို ဝင်ရောက်အသုံးပြုသည့် FPGA အထည်စနစ်ခွဲစနစ်၏ ကြိမ်နှုန်းနှင့် ကိုက်ညီသင့်သည်။

ပုံ 2-6 • Fabric DDR နာရီများ
SERDESIF ဖွဲ့စည်းမှုပုံစံ
SERDESIF blocks များသည် System Builder ထုတ်ပေးသည့် ဒီဇိုင်းတွင် ချက်ခြင်းမပါဝင်ပါ။ သို့သော်၊ SERDESIF ဘလောက်များအားလုံးအတွက်၊ ပုံ 2-7 တွင်ပြထားသည့်အတိုင်း System Builder core ၏ interface တွင် ကနဦးအချက်ပြမှုများကို ရနိုင်ပြီး SERDESIF cores များနှင့် ချိတ်ဆက်နိုင်သည်၊ ပုံ XNUMX-XNUMX တွင်ပြထားသည့်အတိုင်း။ပုံ 2-7 • SERDESIF Peripheral Initialization Connectivity
DDR configuration registers များကဲ့သို့ပင်၊ SERDES block တစ်ခုစီတွင် runtime တွင် load လုပ်ရမည့် configuration registers များရှိသည်။ သင့် PCIe သို့မဟုတ် EPCS ကန့်သတ်ဘောင်များကို ထည့်သွင်းရန် သင်သည် ဤစာရင်းသွင်းတန်ဖိုးများကို တင်သွင်းနိုင်သည် သို့မဟုတ် မြန်နှုန်းမြင့် Serial Interface Configurator (ပုံ 2-8) ကို အသုံးပြုနိုင်ပြီး မှတ်ပုံတင်တန်ဖိုးများကို သင့်အတွက် အလိုအလျောက်တွက်ချက်ပါသည်။ အသေးစိတ်အတွက်၊ ကိုကိုးကားပါ။ SERDES ဖွဲ့စည်းမှုပုံစံအသုံးပြုသူ၏လမ်းညွှန်.ပုံ ၁-၁ • မြန်နှုန်းမြင့် Serial Interface Configurator
System Builder block နှင့် SERDES block တို့ဖြင့် သင့်အသုံးပြုသူ logic ကို ပေါင်းစပ်ပြီးသည်နှင့်၊ သင်သည် သင်၏ ထိပ်တန်းအဆင့် SmartDesign ကို ဖန်တီးနိုင်မည်ဖြစ်သည်။ ၎င်းသည် HDL နှင့် BFM အားလုံးကိုထုတ်ပေးသည်။ fileသင်၏ ဒီဇိုင်းကို အကောင်အထည် ဖော်ရန်နှင့် အတုယူရန် လိုအပ်သော အရာများ။ ထို့နောက် ကျန်ရှိသော Design Flow ကို ဆက်လက်လုပ်ဆောင်နိုင်ပါသည်။

DDR နှင့် SERDESIF Blocks များကိုအသုံးပြု၍ ဒီဇိုင်းတစ်ခုဖန်တီးရန် SmartDesign ကိုအသုံးပြုခြင်း။

ဤကဏ္ဍတွင် SmartFusion2 System Builder ကို အသုံးမပြုဘဲ ပြီးပြည့်စုံသော 'အစပြုခြင်း' ဖြေရှင်းချက်ကို မည်သို့ထည့်သွင်းရမည်ကို ဖော်ပြထားပါသည်။ ပန်းတိုင်သည် System Builder ကို အသုံးမပြုလိုပါက သင်ဘာလုပ်ရမည်ကို နားလည်ရန် ကူညီပေးရန်ဖြစ်သည်။ ဤကဏ္ဍတွင် System Builder tool သည် သင့်အတွက် အမှန်တကယ် ထုတ်ပေးသည့်အရာကိုလည်း ဖော်ပြပါသည်။ ဤကဏ္ဍတွင် လုပ်နည်းကို ဖော်ပြသည်-

• DDR ထိန်းချုပ်ကိရိယာနှင့် SERDESIF ဖွဲ့စည်းမှုဆိုင်ရာ မှတ်ပုံတင်ခြင်းများအတွက် ဖွဲ့စည်းမှုဒေတာကို ထည့်သွင်းပါ။
• ဖွဲ့စည်းမှုဒေတာကို DDR ထိန်းချုပ်ကိရိယာများနှင့် SERDESIF ဖွဲ့စည်းမှုဆိုင်ရာ မှတ်ပုံတင်မှုများထံ လွှဲပြောင်းရန် လိုအပ်သော Fabric Cores များကို ချက်ချင်းလုပ်ဆောင်ပြီး ချိတ်ဆက်ပါ။

DDR ထိန်းချုပ်ကိရိယာ ဖွဲ့စည်းမှု
MSS DDR (MDDR) နှင့် Fabric DDR (FDDR) ထိန်းချုပ်ကိရိယာများကို ပြင်ပ DDR မှတ်ဉာဏ်ဖွဲ့စည်းမှုသတ်မှတ်ချက်များနှင့် ကိုက်ညီရန် (DDR မုဒ်၊ PHY အကျယ်၊ ပေါက်ကွဲမုဒ်၊ ECC စသည်ဖြင့်) ကို ဒိုင်းနမစ်ပုံစံဖြင့် စီစဉ်သတ်မှတ်ရပါမည်။ MDDR/FDDR configurator တွင်ထည့်သွင်းထားသောဒေတာကို CMSIS SystemInit() လုပ်ဆောင်ချက်ဖြင့် DDR ထိန်းချုပ်မှုဖွဲ့စည်းမှုဆိုင်ရာ မှတ်ပုံတင်ခြင်းများသို့ စာရေးပါသည်။ Configurator တွင် မတူညီသော configuration data အမျိုးအစားများကို ထည့်သွင်းရန်အတွက် မတူညီသော တက်ဘ်သုံးခု ရှိပါသည်။

• အထွေထွေဒေတာ (DDR မုဒ်၊ ဒေတာအကျယ်၊ နာရီကြိမ်နှုန်း၊ ECC၊ Fabric Interface၊ Drive Strength)
• Memory Initialization Data ( Burst Length ၊ Burst Order ၊ Timing Mode ၊ Latency စသည် )
• Memory Timing ဒေတာ

သင်၏ ပြင်ပ DDR မမ်မိုရီ၏ သတ်မှတ်ချက်များကို ကိုးကားပြီး သင်၏ ပြင်ပ DDR မမ်မိုရီ၏ လိုအပ်ချက်များနှင့် ကိုက်ညီစေရန် DDR Controller ကို ပြင်ဆင်သတ်မှတ်ပါ။
DDR configuration ဆိုင်ရာ အသေးစိတ်အချက်အလက်များအတွက်၊ တွင် ကြည့်ရှုပါ။ SmartFusion2 MSS DDR ဖွဲ့စည်းမှုအသုံးပြုသူလမ်းညွှန်။
SERDESIF ဖွဲ့စည်းမှုပုံစံ
SERDES ကို configure လုပ်ရန် Configurator ကိုဖွင့်ရန် SmartDesign ပတ္တူရှိ SERDES ပိတ်ဆို့ခြင်းကို နှစ်ချက်နှိပ်ပါ။ (ပုံ 3-1)။ သင့် PCIe သို့မဟုတ် EPCS ဘောင်များကို ထည့်သွင်းရန် ဤစာရင်းသွင်းတန်ဖိုးများကို တင်သွင်းနိုင်သည် သို့မဟုတ် SERDES ဖွဲ့စည်းမှုပုံစံများကို အသုံးပြုနိုင်ပြီး မှတ်ပုံတင်တန်ဖိုးများကို သင့်အတွက် အလိုအလျောက်တွက်ချက်ပါသည်။ အသေးစိတ်အတွက်၊ ကိုကိုးကားပါ။ SERDES ဖွဲ့စည်းမှုပုံစံအသုံးပြုသူ၏လမ်းညွှန်.ပုံ ၁-၁ • မြန်နှုန်းမြင့် Serial Interface Configurator
FPGA Design Initialization Sub-System ကို ဖန်တီးခြင်း။
DDR နှင့် SERDESIF လုပ်ကွက်များကို အစပြုရန်၊ FPGA ထည်တွင် ကနဦးစနစ်ခွဲကို ဖန်တီးရပါမည်။ FPGA အထည်အစပျိုးခြင်းလုပ်ငန်းခွဲစနစ်သည် Cortex-M3 မှဒေတာများကို DDR နှင့် SERDESIF ဖွဲ့စည်းမှုဆိုင်ရာ မှတ်ပုံတင်ချက်များသို့ ရွှေ့သည်၊ ဤလုပ်ကွက်များအတွက် လိုအပ်သော ပြန်လည်သတ်မှတ်မှုအစီအစဉ်များကို စီမံခန့်ခွဲပြီး ဤဘလောက်များသည် ကျန်ရှိသော သင်၏ဒီဇိုင်းနှင့် ဆက်သွယ်ရန် အသင့်ဖြစ်သောအခါတွင် အချက်ပြသည်။ ကနဦးစနစ်ခွဲကို ဖန်တီးရန်၊ သင်သည်-

• MSS အတွင်းရှိ FIC_2 ကို စီစဉ်သတ်မှတ်ပါ။
• CoreConfigP နှင့် CoreResetP cores များကို ချက်ချင်းလုပ်ဆောင်ပြီး ပြင်ဆင်သတ်မှတ်ပါ။
• on-chip 25/50MHz RC oscillator ကို ချက်ချင်းလုပ်ဆောင်ပါ။
• စနစ်ပြန်လည်သတ်မှတ်ခြင်း (SYSRESET) မက်ခရိုကို ချက်ချင်းလုပ်ဆောင်ပါ။
• ဤအစိတ်အပိုင်းများကို အရံ၏ဖွဲ့စည်းပုံဆိုင်ရာ အင်တာဖေ့စ်တစ်ခုစီ၊ နာရီများ၊ ပြန်လည်သတ်မှတ်မှုများ နှင့် PLL လော့ခ်ချခြင်းအပေါက်များနှင့် ချိတ်ဆက်ပါ

MSS FIC_2 APB ဖွဲ့စည်းမှု
MSS FIC_2 ကို configure လုပ်ရန်-

1. MSS configurator မှ FIC_2 configurator dialog box ကိုဖွင့်ပါ (ပုံ 3-2)။
2. Cortex-M3 ကို အသုံးပြု၍ အရံပစ္စည်းများကို စတင်ရန် ရွေးချယ်ပါ။
3. သင့်စနစ်ပေါ် မူတည်၍ အောက်ပါ checkboxes တစ်ခု သို့မဟုတ် နှစ်ခုလုံးကို စစ်ဆေးပါ။
   - MSS DDR
   - Fabric DDR နှင့်/သို့မဟုတ် SERDES Blocks များ
4. OK ကိုနှိပ်ပြီး MSS ကိုထုတ်လုပ်ရန် ဆက်လက်လုပ်ဆောင်ပါ (သင် MSS ကို သင့်ဒီဇိုင်းလိုအပ်ချက်များနှင့် အပြည့်အ၀ configure မပြီးမချင်း ဤလုပ်ဆောင်ချက်ကို ရွှေ့ဆိုင်းနိုင်ပါသည်။) FIC_2 ပေါက်များ (FIC_2_APB_MASTER၊ FIC_2_APB_M_PCLK နှင့် FIC_2_APB_M_RESET_N) များကို ယခု MSS မျက်နှာပြင်တွင် ဖော်ထုတ်ထားပြီး CoreConfigP နှင့် CoreResetP cores များနှင့် ချိတ်ဆက်နိုင်ပါသည်။

ပုံ 3-2 • MSS FIC_2 ဖွဲ့စည်းမှုစနစ်

CoreConfigP
CoreConfigP ကို ​​စီစဉ်သတ်မှတ်ရန်-

1. CoreConfigP ကို ​​သင်၏ SmartDesign (ပုံမှန်အားဖြင့် MSS ချက်ခြင်းလုပ်ဆောင်သည့်အရာ) တွင် ချက်ခြင်းထည့်သွင်းပါ။
   ဤ core ကို Libero Catalog (အရံကိရိယာများအောက်တွင်) တွင်တွေ့နိုင်သည်။
2. configurator ကိုဖွင့်ရန် core ကို နှစ်ချက်နှိပ်ပါ။
3. မည်သည့်အရံပစ္စည်းများကို အစပြုရန်လိုအပ်ကြောင်း သတ်မှတ်ရန် core ကို configure လုပ်ပါ (ပုံ 3-3)

ပုံ 3-3 • CoreConfigP Dialog Box

CoreResetP
CoreResetP ကို ​​configure လုပ်ရန်-

1. CoreResetP ကို ​​သင်၏ SmartDesign တွင် Intantiate လုပ်ပါ (ပုံမှန်အားဖြင့် MSS ကို ချက်ခြင်းလုပ်ဆောင်သည့်အရာ)။
   ဤ core ကို Peripherals အောက်တွင် Libero Catalog တွင်တွေ့နိုင်သည်။
2. Configurator (ပုံ 3-4) ကိုဖွင့်ရန် SmartDesign Canvas အတွင်းရှိ core ကို နှစ်ချက်နှိပ်ပါ။
3. အူတိုင်ကို ပြင်ဆင်သတ်မှတ်ပါ-
   – ပြင်ပ ပြန်လည်သတ်မှတ်ခြင်း အပြုအမူကို သတ်မှတ်ပါ (EXT_RESET_OUT အခိုင်အမာ)။ ရွေးချယ်စရာလေးခုထဲမှ တစ်ခုကို ရွေးပါ-
   o EXT_RESET_OUT ကို ဘယ်တော့မှ အတည်မပြုပါဘူး။
   o ပါဝါပြန်သတ်မှတ်ခြင်း (POWER_ON_RESET_N) ကို အခိုင်အမာဆိုပါက EXT_RESET_OUT ကို အခိုင်အမာအတည်ပြုသည်
   o FAB_RESET_N ကို အခိုင်အမာဆိုပါက EXT_RESET_OUT သည် အခိုင်အမာဖြစ်သည်။
   o ပါဝါပြန်သတ်မှတ်ခြင်း (POWER_ON_RESET_N) သို့မဟုတ် FAB_RESET_N ကို အခိုင်အမာဆိုပါက EXT_RESET_OUT ကို အခိုင်အမာအတည်ပြုသည်
   - Device Vol ကိုသတ်မှတ်ပါ။tagင ရွေးချယ်ထားသောတန်ဖိုးသည် vol နှင့် တူညီရပါမည်။tage Libero Project Settings dialog box တွင် သင်ရွေးချယ်ထားသည်။
   - သင့်ဒီဇိုင်းတွင် သင်အသုံးပြုနေသည့် အရံအတားများကို ဖော်ပြရန်အတွက် သင့်လျော်သော checkbox များကို စစ်ဆေးပါ။
   - ပြင်ပ DDR မမ်မိုရီ ဆက်တင်အချိန်ကို သတ်မှတ်ပါ။ ဤသည်မှာ သင့်အပလီကေးရှင်းတွင်အသုံးပြုသည့် DDR မှတ်ဉာဏ်အားလုံးအတွက် အများဆုံးတန်ဖိုးဖြစ်သည် (MDDR နှင့် FDDR)။ ဤကန့်သတ်ချက်အား ပြင်ဆင်သတ်မှတ်ရန် ပြင်ပ DDR မမ်မိုရီရောင်းချသူဒေတာစာရွက်ကို ကိုးကားပါ။ 200us သည် 2MHz တွင် လုပ်ဆောင်နေသည့် DDR3 နှင့် DDR200 မှတ်ဉာဏ်များအတွက် ကောင်းမွန်သော မူရင်းတန်ဖိုးဖြစ်သည်။ ၎င်းသည် အလုပ်လုပ်ပုံတူခြင်းနှင့် ဆီလီကွန်ပေါ်တွင် အလုပ်လုပ်သည့်စနစ်အား အာမခံရန် အလွန်အရေးကြီးသော ကန့်သတ်ချက်ဖြစ်သည်။ ဖြေရှင်းသည့်အချိန်အတွက် မှားယွင်းသောတန်ဖိုးသည် သရုပ်ဖော်ခြင်းဆိုင်ရာ အမှားအယွင်းများ ဖြစ်ပေါ်နိုင်သည်။ ဤကန့်သတ်ချက်အား ပြင်ဆင်သတ်မှတ်ရန် DDR မှတ်ဉာဏ်ရောင်းချသူဒေတာစာရွက်ကို ကိုးကားပါ။
   - သင့်ဒီဇိုင်းရှိ SERDES ဘလောက်တစ်ခုစီအတွက်၊ ရှိမရှိညွှန်ပြရန် သင့်လျော်သောသေတ္တာများကို စစ်ဆေးပါ။
   o PCIe ကိုအသုံးပြုသည်။
   o PCIe Hot Reset အတွက် ပံ့ပိုးမှု လိုအပ်ပါသည်။
   o PCIe L2/P2 အတွက် ပံ့ပိုးမှု လိုအပ်ပါသည်။

မှတ်ချက် - အကယ်၍ သင်သည် 090 die(M2S090) ကိုအသုံးပြုနေပြီး သင့်ဒီဇိုင်းသည် SERDESIF ကိုအသုံးပြုပါက၊ သင်သည် အောက်ပါ checkboxes များကိုစစ်ဆေးရန်မလိုအပ်ပါ- 'PCIe အတွက်အသုံးပြုသည်'၊ 'Include PCIe HotReset support' နှင့် 'Include PCIe L2/P2 ပံ့ပိုးမှုပါဝင်သည်'။ အကယ်၍ သင်သည် 090 မဟုတ်သော မည်သည့်စက်ပစ္စည်းကိုမဆို အသုံးပြုပြီး တစ်ခု သို့မဟုတ် တစ်ခုထက်ပိုသော SERDESIF ဘလောက်များကို အသုံးပြုနေပါက၊ သင့်လျော်သော SERDESIF ကဏ္ဍအောက်တွင် checkbox လေးခုလုံးကို စစ်ဆေးရပါမည်။
မှတ်ချက် - ဤဖွဲ့စည်းပုံစနစ်တွင် သင့်အတွက်ရရှိနိုင်သည့်ရွေးချယ်စရာအသေးစိတ်အချက်အလက်များအတွက် CoreResetP လက်စွဲစာအုပ်ကို ကိုးကားပါ။

ပုံ 3-4 • CoreResetPConfigurator

25/50MHz Oscillator Instantation
CoreConfigP နှင့် CoreResetP တို့ကို on-chip 25/50MHz RC oscillator ဖြင့် ချိန်ညှိထားသည်။ သင်သည် 25/50MHz Oscillator ကို ချက်ချင်းလုပ်ဆောင်ပြီး ၎င်းကို ဤ cores များနှင့် ချိတ်ဆက်ရပါမည်။

1. Chip Oscillators core ကို သင်၏ SmartDesign တွင် (ပုံမှန်အားဖြင့် MSS ချက်ခြင်းလုပ်ဆောင်သည့်အရာ) တွင် ထည့်သွင်းပါ။ ဤ core ကို Clock & Management အောက်တွင် Libero Catalog တွင်တွေ့နိုင်သည်။
2. ပုံ 3-5 တွင်ပြထားသည့်အတိုင်း RC oscillator သည် FPGA ထည်ကို မောင်းနှင်သည့် ဤ core ကို configure လုပ်ပါ။

ပုံ 3-5 • Chip Oscillators Configurator

စနစ်ပြန်လည်သတ်မှတ်ခြင်း (SYSRESET) Instantation
SYSRESET မက်ခရိုသည် သင့်ဒီဇိုင်းအတွက် စက်ပစ္စည်းအဆင့် ပြန်လည်သတ်မှတ်မှု လုပ်ဆောင်နိုင်စွမ်းကို ပေးဆောင်သည်။ ချစ်ပ်ကို ပါဝါဖွင့်ထားသည့်အခါတိုင်း သို့မဟုတ် ပြင်ပပင်နံပါတ် DEVRST_N အား အခိုင်အမာ/အတည်ပြုထားသည် (ပုံ 3-6) တွင် POWER_ON_RESET_N အထွက်အချက်ပြအချက်ပြမှုကို အခိုင်အမာ/ဖျက်ထားသည် (ပုံ XNUMX-XNUMX)။
သင်၏ SmartDesign တွင် SYSRESET မက်ခရိုကို ချက်ခြင်းထည့်သွင်းပါ (ပုံမှန်အားဖြင့် MSS ချက်ခြင်းဖြစ်သည်)။ Macro Library အောက်ရှိ Libero Catalog တွင် ဤ macro ကို ရှာတွေ့နိုင်ပါသည်။ ဤ macro ၏ configuration မလိုအပ်ပါ။

ပုံ 3-6 • SYSRESET Macro

အလုံးစုံချိတ်ဆက်မှု
သင့်ဒီဇိုင်းတွင် MSS, FDDR, SERDESIF, OSC, SYSRESET, CoreConfigP နှင့် CoreResetP cores များကို ချက်ခြင်းပြင်ဆင်ပြီးပါက၊ ၎င်းတို့ကို Peripheral Initialization စနစ်ခွဲအဖြစ် ချိတ်ဆက်ရန် လိုအပ်ပါသည်။ ဤစာရွက်စာတမ်းရှိ ချိတ်ဆက်မှုဖော်ပြချက်အား ရိုးရှင်းစေရန်၊ ၎င်းအား CoreConfigP နှင့် CoreResetP ဆက်စပ်ချိတ်ဆက်မှုများနှင့်ဆက်စပ်နေသော APB3 ကိုက်ညီသောဖွဲ့စည်းပုံဒေတာလမ်းကြောင်းချိတ်ဆက်မှုသို့ ကွဲသွားပါသည်။
စီစဉ်သတ်မှတ်ခြင်း ဒေတာလမ်းကြောင်း ချိတ်ဆက်မှု
ပုံ 3-7 တွင် CoreConfigP ကို ​​MSS FIC_2 အချက်ပြမှုများနှင့် အရံပစ္စည်းများ၏ APB3 လိုက်လျောညီထွေရှိသော ဖွဲ့စည်းမှုပုံစံ အင်တာဖေ့စ်များနှင့် မည်သို့ချိတ်ဆက်ရမည်ကို ပြသထားသည်။
ဇယား 3-1 • ဒေတာလမ်းကြောင်း ပို့တ်/BIF ချိတ်ဆက်မှုများကို စီစဉ်သတ်မှတ်ခြင်း။

မှ ဆိပ်ကမ်း/ဘတ်စ်ကား အင်တာဖေ့စ် (BIF)/ အစိတ်အပိုင်း	TO Port/Bus Interface (BIF)/အစိတ်အပိုင်း
APB S ကြိုတင်သတ်မှတ်မှု N/ CoreConfigP	APB ၏ ကြိုတင်သတ်မှတ်မှု N/ SDIF<0/1/2/3>	APB ၏ ကြိုတင်သတ်မှတ်မှု N/ FDDR	MDDR APB S PreSE TN/MSS
APB S PCLK/ CoreConfigP	APB S PCLK/SDIF	APB S PCLK/FDDR	MDDR APB S POLK/ MSS
MDDR APBmslave/ CoreConfig			MDDR APB SLAVE (BIF)/MSS
SDIF<0/1/2/ 3> APBmslave/Config	APB SLAVE (BIF)/ SDIF<0/1/2/3>
FDDR APBmslave		APB SLAVE (BIF)/ FDDR
FIC 2 APBmmaster/ CoreConfigP			FIC 2 APB Master/ MSS

ပုံ 3-7 • FIC_2 APB3 စနစ်ခွဲချိတ်ဆက်မှု

နာရီများနှင့် ချိတ်ဆက်မှုကို ပြန်လည်သတ်မှတ်သည်။
ပုံ 3-8 တွင် CoreResetP ကို ​​ပြင်ပပြန်လည်သတ်မှတ်ခြင်းအရင်းအမြစ်များနှင့် အရံပစ္စည်းများ၏ core reset signals များနှင့် မည်သို့ချိတ်ဆက်ရမည်ကိုပြသထားသည်။ ၎င်းသည် CoreResetP အား အရံကိရိယာများ၏ နာရီချိန်ကိုက်မှု အခြေအနေအချက်ပြမှုများ (PLL လော့ခ်အချက်ပြမှုများ) နှင့် မည်သို့ချိတ်ဆက်ရမည်ကို ပြသသည်။ ထို့အပြင်၊ ၎င်းသည် CoreConfigP နှင့် CoreResetP ချိတ်ဆက်ပုံကိုပြသသည်။

ပုံ 3-8 • Core SF2Reset Sub-System Connectivity

Firmware Application ကို ဖန်တီးခြင်းနှင့် စုစည်းခြင်း။

LiberoSoC (Design Flow Window > Export Firmware > Export Firmware) မှ Firmware ကို Libero က ထုတ်ပေးသောအခါ၊ files ၌ /firmware/drivers_config/ sys_config ဖိုင်တွဲ-

• sys_config.c - အရံမှတ်ပုံတင်ခြင်းများအတွက် တန်ဖိုးများကို ကိုင်ဆောင်ထားသည့် ဒေတာဖွဲ့စည်းပုံများ ပါရှိသည်။
• sys_config.h - ဒီဇိုင်းတွင်မည်သည့်အရံပစ္စည်းများကိုအသုံးပြုပြီး ကနဦးစတင်ရန်လိုအပ်ကြောင်းသတ်မှတ်သည့် #define statement များပါရှိသည်။
• sys_config_mddr_define.h - Registers Configuration dialog box တွင် ထည့်သွင်းထားသော MDDR ထိန်းချုပ်မှုပုံစံဖွဲ့စည်းမှုဒေတာ ပါရှိသည်။
• sys_config_fddr_define.h - Registers Configuration dialog box တွင် ထည့်သွင်းထားသော FDDR controller configuration data ပါရှိသည်။
• sys_config_mss_clocks.h – ဒါ file MSS CCC configurator တွင် သတ်မှတ်ထားသည့်အတိုင်း MSS နာရီကြိမ်နှုန်းများ ပါရှိသည်။ ၎င်းတို့၏ Peripheral Clock (PCLK) ကြိမ်နှုန်း (ဥပမာ၊ MSS UART baud rate divisors များသည် baud rate နှင့် PCLK frequency တို့၏ လုပ်ဆောင်မှုတစ်ခုဖြစ်သည့် MSS driver များစွာအတွက် မှန်ကန်သောနာရီအချက်အလက်များကို ပေးရန်အတွက် ဤကြိမ်နှုန်းများကို CMSIS ကုဒ်မှ အသုံးပြုပါသည်။ )
• sys_config_SERDESIF_ .c - SERDESIF_ ပါ၀င်သည် SERDESIF_ ကာလအတွင်း ပေးထားသော ဖွဲ့စည်းမှုပုံစံဒေတာကို မှတ်ပုံတင်ပါ ဒီဇိုင်းဖန်တီးမှုတွင် ပိတ်ဆို့ဖွဲ့စည်းမှုပုံစံ။
• sys_config_SERDESIF_ .ဇ - မှတ်ပုံတင်ဖွဲ့စည်းမှုပုံစံအတွဲအရေအတွက်နှင့် PMA_READY အတွက် စစ်တမ်းကောက်ယူရန် လိုအပ်သည့် #define statements များပါရှိသည်။

ဒါတွေ files သည် CMSIS ကုဒ်ကို မှန်ကန်စွာစုစည်းရန်နှင့် MSS အတွက် အရံဖွဲ့စည်းမှုဒေတာနှင့် MSS အတွက် နာရီပုံစံဖွဲ့စည်းမှုအချက်အလက်အပါအဝင် သင်၏လက်ရှိဒီဇိုင်းနှင့်ပတ်သက်သည့် အချက်အလက်များပါဝင်ရန် လိုအပ်ပါသည်။
ဒါတွေကို မပြင်ပါနဲ့။ files ကို manually; သက်ဆိုင်ရာ အရံအတားများပါရှိသော SmartDesign အစိတ်အပိုင်းများကို ထုတ်ပေးသည့်အခါတိုင်း သက်ဆိုင်ရာ အစိတ်အပိုင်း/အရံလမ်းညွှန်များထံ ဖန်တီးပေးသည်။ အရံပစ္စည်းတစ်ခုခု၏ configuration data တွင် ပြောင်းလဲမှုတစ်စုံတစ်ရာပြုလုပ်ပါက၊ မွမ်းမံထားသော firmware ဖြစ်စေရန်အတွက် firmware ပရောဂျက်များကို ပြန်လည်တင်ပို့ရန်လိုအပ်ပါသည်။ files (အထက်စာရင်းကိုကြည့်ပါ) မှတင်ပို့သည်။ /firmware/drivers_config/sys_config ဖိုင်တွဲ။
သင် Firmware ကို တင်ပို့သည့်အခါ Libero SoC သည် သင့်ဒီဇိုင်းဖွဲ့စည်းမှုပုံစံနေရာတွင် ဖိုင်းဝဲပရောဂျက်များကို ဖန်တီးပေးပါသည်။ files နှင့် drivers များကိုစုစည်းထားသည်။
Create project ကိုစစ်ဆေးရင် သင် firmware ကို တင်ပို့သည့်အခါတွင် သင် main.c နှင့် အသုံးပြုသူ C/H ကို တည်းဖြတ်နိုင်သည့် အပလီကေးရှင်း ပရောဂျက်ကို ထိန်းသိမ်းထားရန် SoftConsole/IAR/Keil ပရောဂျက်ကို ဖန်တီးထားသည်။ file၎။ CMSIS ကုဒ်ကို မှန်ကန်စွာ စုစည်းရန်နှင့် သင်၏ ဟာ့ဒ်ဝဲ ဒီဇိုင်းနှင့် ကိုက်ညီစေရန် SoftConSole/IAR/Keil ပရောဂျက်ကို ဖွင့်ပါ။

BFM Fileဒီဇိုင်းကို အတုယူရန် အသုံးပြုသည်။

သင့်ဒီဇိုင်းနှင့်ဆက်စပ်သော အရံပစ္စည်းများပါရှိသော SmartDesign အစိတ်အပိုင်းများကို ထုတ်လုပ်သောအခါ၊ files သက်ဆိုင်ရာအရံအတားများကို ထုတ်ပေးသည်။ /simulation လမ်းညွှန်-

• test.bfm - ထိပ်တန်းအဆင့် BFM file SmartFusion2 MSS Cortex-M3 ပရိုဆက်ဆာကို အသုံးပြုသည့် မည်သည့် simulation တွင်မဆို ပထမဆုံးလုပ်ဆောင်သည်။ ၎င်းသည် ထိုအမိန့်အရ peripheral_init.bfm နှင့် user.bfm ကို လုပ်ဆောင်သည်။
• MDDR_init.bfm - သင့်ဒီဇိုင်းသည် MDDR ကိုအသုံးပြုပါက၊ Libero သည် ၎င်းကိုထုတ်ပေးသည်။ file; ၎င်းတွင် သင်ထည့်သွင်းခဲ့သည့် MSS DDR ဖွဲ့စည်းမှုဆိုင်ရာ မှတ်ပုံတင်ခြင်းဒေတာကို (တည်းဖြတ်ခြင်း မှတ်ပုံတင်ခြင်း ဒိုင်ယာလော့ဘောက်စ် သို့မဟုတ် MSS_MDDR GUI တွင် အသုံးပြု၍) MSS DDR Controller မှတ်ပုံတင်ချက်များထဲသို့ ရေးသွင်းထားသည့် BFM ရေးရန် အမိန့်များ ပါရှိသည်။
• FDDR_init.bfm - သင့်ဒီဇိုင်းသည် FDDR ကိုအသုံးပြုပါက၊ Libero သည် ၎င်းကိုထုတ်ပေးသည်။ file; ၎င်းတွင် သင်ထည့်သွင်းခဲ့သည့် Fabric DDR ဖွဲ့စည်းမှုဆိုင်ရာ မှတ်ပုံတင်ခြင်းဒေတာကို (တည်းဖြတ်ခြင်း မှတ်ပုံတင်ခြင်း ဒိုင်ယာလော့ဂ်ဘောက်စ် သို့မဟုတ် FDDR GUI တွင် အသုံးပြု၍) Fabric DDR ထိန်းချုပ်ကိရိယာ မှတ်ပုံတင်ခြင်းများသို့ အတုယူလုပ်ဆောင်သည့် BFM ရေးရန် အမိန့်များ ပါရှိသည်။
• SERDESIF_ _init.bfm - သင့်ဒီဇိုင်းသည် တစ်ခု သို့မဟုတ် တစ်ခုထက်ပိုသော SERDESIF ဘလောက်များကိုအသုံးပြုပါက၊ Libero သည် ၎င်းကိုထုတ်ပေးသည်။ file SERDESIF_ တစ်ခုစီအတွက် အသုံးပြုသောလုပ်ကွက်များ; ၎င်းတွင် သင်ထည့်သွင်းခဲ့သည့် SERDESIF ဖွဲ့စည်းမှုပုံစံ မှတ်ပုံတင်ခြင်းဒေတာ၏ ရေးသားချက်များကို အတုယူသည့် BFM ရေးရန် ညွှန်ကြားချက်များ ပါရှိသည် (တည်းဖြတ်မှတ်ပုံတင်ခြင်း ဒိုင်ယာလော့ဂ်ဘောက်စ်ကို အသုံးပြု၍ သို့မဟုတ် SERDESIF_ တွင် GUI) SERDESIF_ သို့ မှတ်ပုံတင်များ။ SERDESIF block ကို PCIe အဖြစ် configure လုပ်ထားရင်၊ ဒါက file ပြီးပြည့်စုံသောအစီအစဥ်တွင် မှတ်ပုံတင်ဖွဲ့စည်းမှုအဆင့် 2 ခု၏လုပ်ဆောင်မှုကို ထိန်းချုပ်သည့် #define ထုတ်ပြန်ချက်အချို့လည်းရှိသည်။
• user.bfm - အသုံးပြုသူအမိန့်များပါရှိသည်။ peripheral_init.bfm ပြီးဆုံးပြီးနောက် ဤအမိန့်များကို လုပ်ဆောင်ပါသည်။ ဒါကို တည်းဖြတ်ပါ။ file သင်၏ BFM အမိန့်များကို ထည့်သွင်းရန်။
• SERDESIF_ _user.bfm - အသုံးပြုသူအမိန့်များပါရှိသည်။ ဒါကို တည်းဖြတ်ပါ။ file သင်၏ BFM အမိန့်များကို ထည့်သွင်းရန်။ သင် SERDESIF_ ကို configure လုပ်ထားလျှင် ၎င်းကိုသုံးပါ BFM PCIe သရုပ်ဖော်မုဒ်တွင် ပိတ်ဆို့ပြီး AXI/AHBLite မာစတာအဖြစ် ပိတ်ဆို့ထားသည်။ အကယ်၍ သင်သည် SERDESIF_ ကို ပြင်ဆင်သတ်မှတ်ပြီးပါက၊ RTL သရုပ်ဖော်မုဒ်တွင်ပိတ်ဆို့၊ သင်ဤအရာကိုမလိုအပ်ပါ။ file.

သင်အချိန်တိုင်းတွင် simulation ကိုခေါ်သောအခါ၊ အောက်ပါ simulation နှစ်ခု files ကို ပြန်လည်ဖန်တီးထားသည်။ မွမ်းမံထားသော အကြောင်းအရာများဖြင့် /simulation directory-

• subsystem.bfm - peripheral_init.bfm ၏ အစိတ်အပိုင်းတစ်ခုစီနှင့် သက်ဆိုင်သည့် peripheral_init.bfm ၏ သီးခြားအပိုင်းကို သတ်မှတ်ပေးသည့် သင့်ဒီဇိုင်းတွင် အသုံးပြုသည့် အရံတစ်ခုစီအတွက် #define statement များပါရှိသည်။
• operipheral_init.bfm - CMSIS ကိုအတုယူသည့် BFM လုပ်ငန်းစဉ်ပါရှိသည်-- သင် main() လုပ်ထုံးလုပ်နည်းကိုမဝင်မီ Cortex-M3 တွင် SystemInit() လုပ်ဆောင်ချက်ကို လုပ်ဆောင်သည်။ ၎င်းသည် ဒီဇိုင်းတွင်အသုံးပြုသည့် မည်သည့်အရံအရံများအတွက် ချိတ်ဆက်မှုဒေတာကို မှန်ကန်သောအရံဖွဲ့စည်းမှုဆိုင်ရာ မှတ်ပုံတင်ချက်များထံ ကူးယူပြီး ယင်းအရံကိရိယာများကို သင်အသုံးပြုနိုင်သည်ဟု အခိုင်အမာမပြောဆိုမီ အရံအရံများအားလုံးအဆင်သင့်ဖြစ်ရန် စောင့်မျှော်နေပါသည်။ ၎င်းသည် MDDR_init.bfm နှင့် FDDR_init.bfm ကို လုပ်ဆောင်သည်။

အဲဒါတွေကို အသုံးပြုပြီး ထုတ်လုပ်ပါတယ်။ files၊ သင့်ဒီဇိုင်းရှိ DDR ထိန်းချုပ်ကိရိယာများကို SmartFusion2 စက်ပစ္စည်းတွင် ဖြစ်ပျက်လာမည့်အရာများကို အတုယူကာ အလိုအလျောက် စီစဉ်ပေးထားပါသည်။ user.bfm ကို တည်းဖြတ်နိုင်သည်။ file သင့်ဒီဇိုင်းကို အတုယူရန် လိုအပ်သည့် မည်သည့် command များကိုမဆို ထည့်ရန် (Cortex-M3 သည် မာစတာဖြစ်သည်)။ အရံကိရိယာများကို စတင်လုပ်ဆောင်ပြီးနောက် ဤအမိန့်များကို လုပ်ဆောင်သည်။ test.bfm၊ subsystem.bfm၊ peripheral_init.bfm၊ MDDR_init.bfm၊ FDDR_init.bfm ကို မတည်းဖြတ်ပါနှင့် files နှင့် SERDESIF_ _init.bfm files.

ထုတ်ကုန်ပံ့ပိုးမှု

Microsemi SoC Products Group သည် ဖောက်သည်ဝန်ဆောင်မှု၊ ဖောက်သည်နည်းပညာပံ့ပိုးမှုစင်တာ၊ a webဆိုက်၊ အီလက်ထရွန်နစ်မေးလ်နှင့် ကမ္ဘာတစ်ဝှမ်းရှိ အရောင်းရုံးများ။
ဤနောက်ဆက်တွဲတွင် Microsemi SoC Products Group သို့ ဆက်သွယ်ခြင်းနှင့် ဤပံ့ပိုးကူညီမှုဝန်ဆောင်မှုများကို အသုံးပြုခြင်းဆိုင်ရာ အချက်အလက်များပါရှိသည်။
ဧည့်ဝန်ဆောင်မှု
ထုတ်ကုန်စျေးနှုန်း၊ ထုတ်ကုန်အဆင့်မြှင့်တင်မှု၊ အပ်ဒိတ်အချက်အလက်၊ မှာယူမှုအခြေအနေနှင့် ခွင့်ပြုချက်ကဲ့သို့သော နည်းပညာမဟုတ်သော ထုတ်ကုန်ပံ့ပိုးမှုအတွက် ဖောက်သည်ဝန်ဆောင်မှုကို ဆက်သွယ်ပါ။
မြောက်အမေရိကမှ ဖုန်းခေါ်ဆိုပါ။ 800.262.1060
ကမ္ဘာတဝှမ်းမှဖုန်းဆက်ပါ။ 650.318.4460
Fax ကို ကမ္ဘာပေါ်ရှိ မည်သည့်နေရာမှမဆို၊ 408.643.6913
ဖောက်သည်နည်းပညာပံ့ပိုးမှုစင်တာ
Microsemi SoC Products Group မှ ဝန်ထမ်းများသည် Microsemi SoC Products များနှင့်ပတ်သက်သော သင်၏ hardware၊ software နှင့် ဒီဇိုင်းမေးခွန်းများကို ဖြေဆိုပေးနိုင်သော ကျွမ်းကျင်သော အင်ဂျင်နီယာများဖြင့် ၎င်း၏ Customer Technical Support Center ကို ဆောင်ရွက်ပေးပါသည်။ ဖောက်သည်နည်းပညာပံ့ပိုးမှုစင်တာသည် လျှောက်လွှာမှတ်စုများဖန်တီးခြင်း၊ ဘုံဒီဇိုင်းစက်ဝန်းမေးခွန်းများအတွက် အဖြေများ၊ သိပြီးသားပြဿနာများကို မှတ်တမ်းပြုစုခြင်းနှင့် FAQs အမျိုးမျိုးတို့ကို ဖန်တီးရာတွင် အချိန်များစွာပေးပါသည်။ ထို့ကြောင့် ကျွန်ုပ်တို့ကို မဆက်သွယ်မီ ကျွန်ုပ်တို့၏ အွန်လိုင်းအရင်းအမြစ်များကို ဝင်ရောက်ကြည့်ရှုပါ။ သင့်မေးခွန်းများကို ကျွန်ုပ်တို့ဖြေပြီးဖြစ်ဖွယ်ရှိသည်။
နည်းပညာနှင့်ပတ်သက်သောအထောက်အပံ့
ဖောက်သည်ပံ့ပိုးကူညီမှုထံ သွားရောက်ပါ။ webဆိုဒ် (www.microsemi.com/soc/support/search/default.aspx) နောက်ထပ်အချက်အလက်များနှင့် ပံ့ပိုးကူညီမှုများအတွက်။ ရှာဖွေနိုင်သော အဖြေများစွာရှိသည်။ web အရင်းအမြစ်တွင် ပုံများ၊ ပုံများ၊ နှင့် အခြားအရင်းအမြစ်များသို့ လင့်ခ်များ ပါဝင်သည်။ website.
Website
SoC ပင်မစာမျက်နှာတွင် နည်းပညာနှင့် နည်းပညာမဟုတ်သော အချက်အလက်မျိုးစုံကို သင်ရှာဖွေနိုင်ပါသည်။ www.microsemi.com/soc.
ဖောက်သည်နည်းပညာပံ့ပိုးမှုစင်တာကို ဆက်သွယ်ခြင်း။
နည်းပညာပံ့ပိုးမှုစင်တာမှ ကျွမ်းကျင်သော အင်ဂျင်နီယာများ ဝန်ထမ်းများ။ နည်းပညာပံ့ပိုးမှုစင်တာကို အီးမေးလ်ဖြင့် သို့မဟုတ် Microsemi SoC ထုတ်ကုန်အုပ်စုမှတစ်ဆင့် ဆက်သွယ်နိုင်သည်။ website.
အီးမေးလ်
သင်၏နည်းပညာဆိုင်ရာမေးခွန်းများကို ကျွန်ုပ်တို့၏အီးမေးလ်လိပ်စာသို့ ဆက်သွယ်နိုင်ပြီး အီးမေးလ်၊ ဖက်စ် သို့မဟုတ် ဖုန်းဖြင့် ပြန်လည်ဖြေကြားနိုင်သည်။ ထို့အပြင် သင့်တွင် ဒီဇိုင်းပြဿနာများရှိပါက သင့်ဒီဇိုင်းကို အီးမေးလ်ပို့နိုင်ပါသည်။ files အကူအညီရယူရန်။
ကျွန်ုပ်တို့သည် တစ်နေ့တာလုံး အီးမေးလ်အကောင့်ကို အဆက်မပြတ် စောင့်ကြည့်နေပါသည်။ သင့်တောင်းဆိုချက်ကို ကျွန်ုပ်တို့ထံ ပေးပို့သည့်အခါ၊ သင့်တောင်းဆိုချက်ကို ထိရောက်စွာလုပ်ဆောင်ရန်အတွက် သင့်အမည်အပြည့်အစုံ၊ ကုမ္ပဏီအမည်နှင့် သင်၏ဆက်သွယ်ရန်အချက်အလက်များကို ထည့်သွင်းရန်သေချာပါစေ။
နည်းပညာဆိုင်ရာ ပံ့ပိုးကူညီမှု အီးမေးလ်လိပ်စာ ဖြစ်ပါ သည်။ soc_tech@microsemi.com.
ငါ့ကိစ္စများ
Microsemi SoC Products Group သုံးစွဲသူများသည် အွန်လိုင်းသို့သွားခြင်းဖြင့် နည်းပညာဆိုင်ရာကိစ္စရပ်များကို တင်ပြနိုင်ပြီး ခြေရာခံနိုင်ပါသည်။ ငါ့ကိစ္စများ.
အမေရိကန်ပြင်ပ
US စံတော်ချိန်ပြင်ပတွင် အကူအညီလိုအပ်သော ဝယ်ယူသူများသည် အီးမေးလ်မှတဆင့် နည်းပညာဆိုင်ရာ အကူအညီကို ဆက်သွယ်နိုင်သည် (soc_tech@microsemi.com) သို့မဟုတ် ဒေသတွင်း အရောင်းရုံးသို့ ဆက်သွယ်ပါ။ အရောင်းရုံးစာရင်းများကို ကြည့်ရှုနိုင်ပါသည်။ www.microsemi.com/soc/company/contact/default.aspx.
ITAR နည်းပညာပံ့ပိုးမှု
International Traffic in Arms Regulations (ITAR) မှ ထိန်းချုပ်ထားသော RH နှင့် RT FPGA ဆိုင်ရာ နည်းပညာဆိုင်ရာ ပံ့ပိုးကူညီမှုအတွက် ကျွန်ုပ်တို့ထံ ဆက်သွယ်ပါ။ soc_tech_itar@microsemi.com. တနည်းအားဖြင့် My Cases အတွင်း ITAR drop-down list တွင် Yes ကိုရွေးပါ။ ITAR-ထိန်းညှိထားသော Microsemi FPGAs အပြည့်အစုံအတွက်၊ ITAR သို့ သွားပါ။ web စာမျက်နှာ။
Microsemi ကော်ပိုရေးရှင်း (NASDAQ: MSCC) သည် တစ်ပိုင်းလျှပ်ကူးပစ္စည်းဖြေရှင်းချက်များအတွက် ပြည့်စုံသောအစုစုကို ပေးသည်- လေကြောင်း၊ ကာကွယ်ရေးနှင့် လုံခြုံရေး၊ လုပ်ငန်းနှင့် ဆက်သွယ်ရေး၊ စက်မှုနှင့် အစားထိုးစွမ်းအင်ဈေးကွက်များ။ ထုတ်ကုန်များတွင် စွမ်းဆောင်ရည်မြင့်မားသော၊ ယုံကြည်စိတ်ချရမှုမြင့်မားသော analog နှင့် RF စက်များ၊ ရောနှောထားသော အချက်ပြမှုနှင့် RF ပေါင်းစည်းထားသော ဆားကစ်များ၊ စိတ်ကြိုက်ပြင်ဆင်နိုင်သော SoCs၊ FPGAs နှင့် ပြီးပြည့်စုံသော စနစ်ခွဲများ ပါဝင်သည်။ Microsemi သည် ကယ်လီဖိုးနီးယားပြည်နယ် Aliso Viejo တွင် ရုံးချုပ်ရှိသည်။ တွင်ပိုမိုလေ့လာပါ။ www.microsemi.com.
© 2014 Microsemi ကော်ပိုရေးရှင်း။ မူပိုင်ခွင့်ကိုလက်ဝယ်ထားသည်။ Microsemi နှင့် Microsemi လိုဂိုများသည် Microsemi Corporation ၏ ကုန်အမှတ်တံဆိပ်များဖြစ်သည်။ အခြားကုန်အမှတ်တံဆိပ်များနှင့် ဝန်ဆောင်မှုအမှတ်အသားများအားလုံးသည် သက်ဆိုင်ရာပိုင်ရှင်များ၏ ပိုင်ဆိုင်မှုဖြစ်သည်။

5-02-00384-1/08.14Microsemi Corporate ရုံးချုပ်
One Enterprise၊ Aliso Viejo CA 92656 USA
USA အတွင်း- +1 ၇၃၆-၇၈၄-၆၀၉၄
အရောင်း- +1 ၇၃၆-၇၈၄-၆၀၉၄
Fax- +1 ၇၃၆-၇၈၄-၆၀၉၄

စာရွက်စာတမ်းများ / အရင်းအမြစ်များ

Microsemi SmartFusion2 DDR Controller နှင့် Serial High Speed ​​Controller [pdf] အသုံးပြုသူလမ်းညွှန် SmartFusion2 DDR Controller နှင့် Serial High Speed ​​Controller၊ SmartFusion2 DDR၊ Controller နှင့် Serial High Speed ​​Controller၊ High Speed ​​Controller

ကိုးကား

• အသုံးပြုသူလက်စွဲ