ಸ್ಮಾರ್ಟ್ ಫ್ಯೂಷನ್2
DDR ನಿಯಂತ್ರಕ ಮತ್ತು ಸೀರಿಯಲ್ ಹೈ ಸ್ಪೀಡ್ ನಿಯಂತ್ರಕ
ಪ್ರಾರಂಭಿಕ ವಿಧಾನ
ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ

ಪರಿಚಯ

ಸ್ಮಾರ್ಟ್‌ಫ್ಯೂಷನ್2 ಸಾಧನವನ್ನು ಬಳಸಿಕೊಂಡು ವಿನ್ಯಾಸವನ್ನು ರಚಿಸುವಾಗ, ನೀವು ಎರಡು DDR ನಿಯಂತ್ರಕಗಳಲ್ಲಿ ಒಂದನ್ನು (FDDR ಅಥವಾ MDDR) ಅಥವಾ ಯಾವುದೇ ಸೀರಿಯಲ್ ಹೈ ಸ್ಪೀಡ್ ನಿಯಂತ್ರಕ (SERDESIF) ಬ್ಲಾಕ್‌ಗಳನ್ನು ಬಳಸಿದರೆ, ಅವುಗಳನ್ನು ಬಳಸುವ ಮೊದಲು ನೀವು ಈ ಬ್ಲಾಕ್‌ಗಳ ಕಾನ್ಫಿಗರೇಶನ್ ರೆಜಿಸ್ಟರ್‌ಗಳನ್ನು ರನ್-ಟೈಮ್‌ನಲ್ಲಿ ಪ್ರಾರಂಭಿಸಬೇಕು. ಉದಾಹರಣೆಗೆample, DDR ನಿಯಂತ್ರಕಕ್ಕಾಗಿ, ನೀವು DDR ಮೋಡ್ (DDR3/DDR2/LPDDR), PHY ಅಗಲ, ಬರ್ಸ್ಟ್ ಮೋಡ್ ಮತ್ತು ECC ಅನ್ನು ಹೊಂದಿಸಬೇಕು.
ಅದೇ ರೀತಿ, PCIe ಎಂಡ್‌ಪಾಯಿಂಟ್ ಆಗಿ ಬಳಸುವ SERDESIF ಬ್ಲಾಕ್‌ಗಾಗಿ, ನೀವು PCIE ಬಾರ್ ಅನ್ನು AXI (ಅಥವಾ AHB) ವಿಂಡೋಗೆ ಹೊಂದಿಸಬೇಕು.
ಈ ಡಾಕ್ಯುಮೆಂಟ್ DDR ನಿಯಂತ್ರಕವನ್ನು ಸ್ವಯಂಚಾಲಿತವಾಗಿ ಪ್ರಾರಂಭಿಸುವ ಮತ್ತು SERDESIF ಪವರ್ ಅಪ್‌ನಲ್ಲಿ ನಿರ್ಬಂಧಿಸುವ ಲಿಬೆರೊ ವಿನ್ಯಾಸವನ್ನು ರಚಿಸಲು ಅಗತ್ಯವಾದ ಹಂತಗಳನ್ನು ವಿವರಿಸುತ್ತದೆ. ಎಂಬೆಡೆಡ್ ವಿನ್ಯಾಸ ಹರಿವಿನಲ್ಲಿ ಬಳಸಲಾಗುವ ಲಿಬೆರೊ SOC ಯಿಂದ ಫರ್ಮ್‌ವೇರ್ ಕೋಡ್ ಅನ್ನು ಹೇಗೆ ರಚಿಸುವುದು ಎಂಬುದನ್ನು ಸಹ ಇದು ವಿವರಿಸುತ್ತದೆ.
ಕಾರ್ಯಾಚರಣೆಗಳ ಸಿದ್ಧಾಂತದ ವಿವರವಾದ ವಿವರಣೆಯನ್ನು ಮೊದಲು ನೀಡಲಾಗಿದೆ.
ಮುಂದಿನ ವಿಭಾಗವು ಲಿಬೆರೊ SoC ಸಿಸ್ಟಮ್ ಬಿಲ್ಡರ್ ಅನ್ನು ಬಳಸಿಕೊಂಡು ಅಂತಹ ವಿನ್ಯಾಸವನ್ನು ಹೇಗೆ ರಚಿಸುವುದು ಎಂಬುದನ್ನು ವಿವರಿಸುತ್ತದೆ, ಇದು ಇತರ ವೈಶಿಷ್ಟ್ಯಗಳ ಜೊತೆಗೆ, ನಿಮ್ಮ ವಿನ್ಯಾಸದಲ್ಲಿ ನೀವು DDR ಅಥವಾ SERDESIF ಬ್ಲಾಕ್‌ಗಳನ್ನು ಬಳಸುತ್ತಿದ್ದರೆ ನಿಮಗಾಗಿ 'ಪ್ರಾರಂಭಿಕ' ಪರಿಹಾರವನ್ನು ರಚಿಸುವ ಪ್ರಬಲ ವಿನ್ಯಾಸ ಸಾಧನವಾಗಿದೆ.
ಮುಂದಿನ ವಿಭಾಗವು ಸ್ಮಾರ್ಟ್‌ಫ್ಯೂಷನ್ 2 ಸಿಸ್ಟಮ್ ಬಿಲ್ಡರ್ ಅನ್ನು ಬಳಸದೆ ಸಂಪೂರ್ಣ 'ಪ್ರಾರಂಭಿಕ' ಪರಿಹಾರವನ್ನು ಹೇಗೆ ಒಟ್ಟಿಗೆ ಸೇರಿಸುವುದು ಎಂಬುದನ್ನು ವಿವರಿಸುತ್ತದೆ. ನೀವು ಸಿಸ್ಟಮ್ ಬಿಲ್ಡರ್ ಅನ್ನು ಬಳಸಲು ಬಯಸದಿದ್ದರೆ ಏನು ಮಾಡಬೇಕೆಂದು ವಿವರಿಸಲು ಇದು ಸಹಾಯ ಮಾಡುತ್ತದೆ ಮತ್ತು ಸಿಸ್ಟಮ್ ಬಿಲ್ಡರ್ ಉಪಕರಣವು ನಿಮಗಾಗಿ ನಿಜವಾಗಿ ಏನನ್ನು ಉತ್ಪಾದಿಸುತ್ತದೆ ಎಂಬುದನ್ನು ಸಹ ವಿವರಿಸುತ್ತದೆ. ಈ ವಿಭಾಗವು ಈ ಕೆಳಗಿನವುಗಳನ್ನು ತಿಳಿಸುತ್ತದೆ:

• DDR ನಿಯಂತ್ರಕ ಮತ್ತು SERDESIF ಸಂರಚನಾ ನೋಂದಣಿಗಳಿಗಾಗಿ ಸಂರಚನಾ ದತ್ತಾಂಶದ ರಚನೆ.
• ವಿಭಿನ್ನ ASIC ಸಂರಚನಾ ನೋಂದಣಿಗಳಿಗೆ ಸಂರಚನಾ ದತ್ತಾಂಶವನ್ನು ವರ್ಗಾಯಿಸಲು ಅಗತ್ಯವಿರುವ FPGA ತರ್ಕದ ರಚನೆ.

ಅಂತಿಮವಾಗಿ ನಾವು ಉತ್ಪತ್ತಿಯಾದದ್ದನ್ನು ವಿವರಿಸುತ್ತೇವೆ fileಇದಕ್ಕೆ ಸಂಬಂಧಿಸಿದೆ:

• ಫರ್ಮ್‌ವೇರ್ 'ಪ್ರಾರಂಭೀಕರಣ' ಪರಿಹಾರದ ರಚನೆ.
• DDR 'ಪ್ರಾರಂಭಿಕ' ಪರಿಹಾರಕ್ಕಾಗಿ ವಿನ್ಯಾಸದ ಸಿಮ್ಯುಲೇಶನ್.

DDR ನಿಯಂತ್ರಕ ಮತ್ತು SERDESIF ಸಂರಚನಾ ನೋಂದಣಿಗಳ ಕುರಿತು ವಿವರಗಳಿಗಾಗಿ, ನೋಡಿ ಮೈಕ್ರೋಸೆಮಿ ಸ್ಮಾರ್ಟ್‌ಫ್ಯೂಷನ್2 ಹೈ ಸ್ಪೀಡ್ ಸೀರಿಯಲ್ ಮತ್ತು ಡಿಡಿಆರ್ ಇಂಟರ್‌ಫೇಸ್‌ಗಳ ಬಳಕೆದಾರರ ಮಾರ್ಗದರ್ಶಿ.

ಕಾರ್ಯಾಚರಣೆಯ ಸಿದ್ಧಾಂತ

ಬಾಹ್ಯ ಆರಂಭೀಕರಣ ಪರಿಹಾರವು ಈ ಕೆಳಗಿನ ಪ್ರಮುಖ ಅಂಶಗಳನ್ನು ಬಳಸುತ್ತದೆ:

• CMSIS SystemInit() ಕಾರ್ಯವು ಕಾರ್ಟೆಕ್ಸ್-M3 ನಲ್ಲಿ ಚಲಿಸುತ್ತದೆ ಮತ್ತು ಇನಿಶಿಯಲೈಸೇಶನ್ ಪ್ರಕ್ರಿಯೆಯನ್ನು ಆರ್ಕೆಸ್ಟ್ರೇಟ್ ಮಾಡುತ್ತದೆ.
• ಪೆರಿಫೆರಲ್‌ಗಳ ಕಾನ್ಫಿಗರೇಶನ್ ರೆಜಿಸ್ಟರ್‌ಗಳನ್ನು ಪ್ರಾರಂಭಿಸುವ ಕೋರ್‌ಕಾನ್ಫಿಗ್‌ಪಿ ಸಾಫ್ಟ್ ಐಪಿ ಕೋರ್.
• MSS, DDR ನಿಯಂತ್ರಕಗಳು ಮತ್ತು SERDESIF ಬ್ಲಾಕ್‌ಗಳ ಮರುಹೊಂದಿಸುವ ಅನುಕ್ರಮವನ್ನು ನಿರ್ವಹಿಸುವ CoreResetP ಸಾಫ್ಟ್ IP ಕೋರ್.

ಬಾಹ್ಯ ಆರಂಭ ಪ್ರಕ್ರಿಯೆಯು ಈ ಕೆಳಗಿನಂತೆ ಕಾರ್ಯನಿರ್ವಹಿಸುತ್ತದೆ:

1. ಮರುಹೊಂದಿಸಿದ ನಂತರ, ಕಾರ್ಟೆಕ್ಸ್-M3 CMSIS SystemInit() ಕಾರ್ಯವನ್ನು ಚಲಾಯಿಸುತ್ತದೆ. ಅಪ್ಲಿಕೇಶನ್‌ನ main() ಕಾರ್ಯವನ್ನು ಕಾರ್ಯಗತಗೊಳಿಸುವ ಮೊದಲು ಈ ಕಾರ್ಯವನ್ನು ಸ್ವಯಂಚಾಲಿತವಾಗಿ ಕಾರ್ಯಗತಗೊಳಿಸಲಾಗುತ್ತದೆ.
   ಪ್ರಾರಂಭಿಕ ಪ್ರಕ್ರಿಯೆಯ ಆರಂಭದಲ್ಲಿ CoreResetP ಔಟ್‌ಪುಟ್ ಸಿಗ್ನಲ್ MSS_HPMS_READY ಅನ್ನು ಪ್ರತಿಪಾದಿಸಲಾಗುತ್ತದೆ, ಇದು MSS ಮತ್ತು ಎಲ್ಲಾ ಪೆರಿಫೆರಲ್‌ಗಳು (MDDR ಹೊರತುಪಡಿಸಿ) ಸಂವಹನಕ್ಕೆ ಸಿದ್ಧವಾಗಿವೆ ಎಂದು ಸೂಚಿಸುತ್ತದೆ.
2. SystemInit() ಕಾರ್ಯವು MSS FIC_2 APB3 ಬಸ್ ಮೂಲಕ DDR ನಿಯಂತ್ರಕಗಳು ಮತ್ತು SERDESIF ಸಂರಚನಾ ನೋಂದಣಿಗಳಿಗೆ ಸಂರಚನಾ ಡೇಟಾವನ್ನು ಬರೆಯುತ್ತದೆ. ಈ ಇಂಟರ್ಫೇಸ್ FPGA ಬಟ್ಟೆಯಲ್ಲಿ ತತ್ಕ್ಷಣೀಕರಿಸಲಾದ ಮೃದುವಾದ CoreConfigP ಕೋರ್‌ಗೆ ಸಂಪರ್ಕ ಹೊಂದಿದೆ.
3. ಎಲ್ಲಾ ರೆಜಿಸ್ಟರ್‌ಗಳನ್ನು ಕಾನ್ಫಿಗರ್ ಮಾಡಿದ ನಂತರ, SystemInit() ಕಾರ್ಯವು CoreConfigP ನಿಯಂತ್ರಣ ರೆಜಿಸ್ಟರ್‌ಗಳಿಗೆ ರಿಜಿಸ್ಟರ್ ಕಾನ್ಫಿಗರೇಶನ್ ಹಂತದ ಪೂರ್ಣಗೊಂಡಿರುವುದನ್ನು ಸೂಚಿಸಲು ಬರೆಯುತ್ತದೆ; ನಂತರ CoreConfigP ಔಟ್‌ಪುಟ್ ಸಿಗ್ನಲ್‌ಗಳಾದ CONFIG1_DONE ಮತ್ತು CONIG2_DONE ಅನ್ನು ಪ್ರತಿಪಾದಿಸಲಾಗುತ್ತದೆ.
   ವಿನ್ಯಾಸದಲ್ಲಿ ಬಳಸಲಾದ ಬಾಹ್ಯ ಸಾಧನಗಳನ್ನು ಅವಲಂಬಿಸಿ ರಿಜಿಸ್ಟರ್ ಸಂರಚನೆಯ ಎರಡು ಹಂತಗಳಿವೆ (CONFIG1 ಮತ್ತು CONFIG2).
4. MDDR/FDDR ನ ಒಂದು ಅಥವಾ ಎರಡನ್ನೂ ಬಳಸಿದರೆ, ಮತ್ತು ವಿನ್ಯಾಸದಲ್ಲಿ ಯಾವುದೇ SERDESIF ಬ್ಲಾಕ್‌ಗಳನ್ನು ಬಳಸದಿದ್ದರೆ, ಕೇವಲ ಒಂದು ರಿಜಿಸ್ಟರ್ ಕಾನ್ಫಿಗರೇಶನ್ ಹಂತವಿರುತ್ತದೆ. CoreConfigP ಔಟ್‌ಪುಟ್ ಸಿಗ್ನಲ್‌ಗಳಾದ CONFIG1_DONE ಮತ್ತು CONIG2_DONE ಗಳನ್ನು ಯಾವುದೇ ಕಾಯುವಿಕೆ/ವಿಳಂಬವಿಲ್ಲದೆ ಒಂದರ ನಂತರ ಒಂದರಂತೆ ಪ್ರತಿಪಾದಿಸಲಾಗುತ್ತದೆ.
   ವಿನ್ಯಾಸದಲ್ಲಿ PCIe ಅಲ್ಲದ ಮೋಡ್‌ನಲ್ಲಿರುವ ಒಂದು ಅಥವಾ ಹೆಚ್ಚಿನ SERDESIF ಬ್ಲಾಕ್‌ಗಳನ್ನು ಬಳಸಿದರೆ, ನೋಂದಣಿ ಸಂರಚನೆಯ ಒಂದು ಹಂತ ಮಾತ್ರ ಇರುತ್ತದೆ. CONFIG1_DONE ಮತ್ತು CONIG2_DONE ಗಳನ್ನು ಯಾವುದೇ ಕಾಯುವಿಕೆ/ವಿಳಂಬವಿಲ್ಲದೆ ಒಂದರ ನಂತರ ಒಂದರಂತೆ ಪ್ರತಿಪಾದಿಸಲಾಗುತ್ತದೆ.
   PCIe ಮೋಡ್‌ನಲ್ಲಿ ಒಂದು ಅಥವಾ ಹೆಚ್ಚಿನ SERDESIF ಬ್ಲಾಕ್‌ಗಳನ್ನು ವಿನ್ಯಾಸದಲ್ಲಿ ಬಳಸಿದರೆ, ರಿಜಿಸ್ಟರ್ ಕಾನ್ಫಿಗರೇಶನ್‌ನಲ್ಲಿ ಎರಡು ಹಂತಗಳಿವೆ. ರಿಜಿಸ್ಟರ್ ಕಾನ್ಫಿಗರೇಶನ್‌ನ ಮೊದಲ ಹಂತ ಪೂರ್ಣಗೊಂಡ ನಂತರ CONFIG1_DONE ಅನ್ನು ಪ್ರತಿಪಾದಿಸಲಾಗುತ್ತದೆ. SERDESIF ಸಿಸ್ಟಮ್ ಮತ್ತು ಲೇನ್ ರಿಜಿಸ್ಟರ್‌ಗಳನ್ನು ಈ ಹಂತದಲ್ಲಿ ಕಾನ್ಫಿಗರ್ ಮಾಡಲಾಗುತ್ತದೆ. SERDESIF ಅನ್ನು PCIE ಅಲ್ಲದ ಮೋಡ್‌ನಲ್ಲಿ ಕಾನ್ಫಿಗರ್ ಮಾಡಿದ್ದರೆ, CONFIG2_DONE ಸಿಗ್ನಲ್ ಅನ್ನು ಸಹ ತಕ್ಷಣವೇ ಪ್ರತಿಪಾದಿಸಲಾಗುತ್ತದೆ.
5. ನಂತರ ಎರಡನೇ ಹಂತದ ನೋಂದಣಿ ಸಂರಚನೆಯು ಅನುಸರಿಸುತ್ತದೆ (SERDESIF ಅನ್ನು PCIE ಮೋಡ್‌ನಲ್ಲಿ ಕಾನ್ಫಿಗರ್ ಮಾಡಿದ್ದರೆ). ಎರಡನೇ ಹಂತದಲ್ಲಿ ಸಂಭವಿಸುವ ವಿಭಿನ್ನ ಘಟನೆಗಳು ಈ ಕೆಳಗಿನಂತಿವೆ:
   – CoreResetP ಬಳಸಿದ ಪ್ರತಿಯೊಂದು SERDESIF ಬ್ಲಾಕ್‌ಗಳಿಗೆ ಅನುಗುಣವಾದ PHY_RESET_N ಮತ್ತು CORE_RESET_N ಸಿಗ್ನಲ್‌ಗಳನ್ನು ಡಿ-ಅಸೆರ್ಟ್ ಮಾಡುತ್ತದೆ. ಎಲ್ಲಾ SERDESIF ಬ್ಲಾಕ್‌ಗಳು ಮರುಹೊಂದಿಸುವಿಕೆಯಿಂದ ಹೊರಬಂದ ನಂತರ ಇದು SDIF_RELEASED ಔಟ್‌ಪುಟ್ ಸಿಗ್ನಲ್ ಅನ್ನು ಸಹ ಪ್ರತಿಪಾದಿಸುತ್ತದೆ. SERDESIF ಕೋರ್ ಮರುಹೊಂದಿಸುವಿಕೆಯಿಂದ ಹೊರಗಿದೆ ಮತ್ತು ನೋಂದಣಿ ಸಂರಚನೆಯ ಎರಡನೇ ಹಂತಕ್ಕೆ ಸಿದ್ಧವಾಗಿದೆ ಎಂದು CoreConfigP ಗೆ ಸೂಚಿಸಲು ಈ SDIF_RELEASED ಸಿಗ್ನಲ್ ಅನ್ನು ಬಳಸಲಾಗುತ್ತದೆ.
   – SDIF_RELEASED ಸಿಗ್ನಲ್ ಅನ್ನು ದೃಢೀಕರಿಸಿದ ನಂತರ, SystemInit() ಕಾರ್ಯವು ಸೂಕ್ತವಾದ SERDESIF ಲೇನ್‌ನಲ್ಲಿ PMA_READY ನ ದೃಢೀಕರಣಕ್ಕಾಗಿ ಪೋಲಿಂಗ್ ಅನ್ನು ಪ್ರಾರಂಭಿಸುತ್ತದೆ. PMA_READY ಅನ್ನು ದೃಢೀಕರಿಸಿದ ನಂತರ, SERDESIF ರಿಜಿಸ್ಟರ್‌ಗಳ ಎರಡನೇ ಸೆಟ್ (PCIE ರಿಜಿಸ್ಟರ್‌ಗಳು) ಅನ್ನು SystemInit() ಕಾರ್ಯದಿಂದ ಕಾನ್ಫಿಗರ್ ಮಾಡಲಾಗುತ್ತದೆ/ಬರೆಯಲಾಗುತ್ತದೆ.
6. ಎಲ್ಲಾ PCIE ರಿಜಿಸ್ಟರ್‌ಗಳನ್ನು ಕಾನ್ಫಿಗರ್ ಮಾಡಿದ ನಂತರ, SystemInit() ಕಾರ್ಯವು CoreConfigP ನಿಯಂತ್ರಣ ರಿಜಿಸ್ಟರ್‌ಗಳಿಗೆ ಬರೆಯುತ್ತದೆ, ಇದು ಎರಡನೇ ಹಂತದ ರಿಜಿಸ್ಟರ್ ಕಾನ್ಫಿಗರೇಶನ್ ಪೂರ್ಣಗೊಂಡಿದೆ ಎಂದು ಸೂಚಿಸುತ್ತದೆ; ನಂತರ CoreConfigP ಔಟ್‌ಪುಟ್ ಸಿಗ್ನಲ್ CONIG2_DONE ಅನ್ನು ಪ್ರತಿಪಾದಿಸಲಾಗುತ್ತದೆ.
7. ಮೇಲಿನ ಸಿಗ್ನಲ್ ಪ್ರತಿಪಾದನೆಗಳು/ನಿರ್ಮೂಲನೆ ಮಾಡುವಿಕೆಗಳ ಹೊರತಾಗಿ, ಕೋರ್‌ರೆಸೆಟ್‌ಪಿ ಈ ಕೆಳಗಿನ ಕಾರ್ಯಗಳನ್ನು ನಿರ್ವಹಿಸುವ ಮೂಲಕ ವಿವಿಧ ಬ್ಲಾಕ್‌ಗಳ ಪ್ರಾರಂಭವನ್ನು ಸಹ ನಿರ್ವಹಿಸುತ್ತದೆ:
   – FDDR ಕೋರ್ ಮರುಹೊಂದಿಕೆಯನ್ನು ರದ್ದುಗೊಳಿಸುವುದು
   – SERDESIF ಅನ್ನು ರದ್ದುಗೊಳಿಸುವುದರಿಂದ PHY ಮತ್ತು CORE ಮರುಹೊಂದಿಕೆಗಳನ್ನು ನಿರ್ಬಂಧಿಸುತ್ತದೆ.
   – FDDR PLL (FPLL) ಲಾಕ್ ಸಿಗ್ನಲ್‌ನ ಮೇಲ್ವಿಚಾರಣೆ. FDDR AXI/AHBLite ಡೇಟಾ ಇಂಟರ್ಫೇಸ್ ಮತ್ತು FPGA ಫ್ಯಾಬ್ರಿಕ್ ಸರಿಯಾಗಿ ಸಂವಹನ ನಡೆಸಬಹುದೆಂದು ಖಚಿತಪಡಿಸಿಕೊಳ್ಳಲು FPLL ಲಾಕ್ ಆಗಿರಬೇಕು.
   – SERDESIF ಬ್ಲಾಕ್ PLL (SPLL) ಲಾಕ್ ಸಿಗ್ನಲ್‌ಗಳ ಮೇಲ್ವಿಚಾರಣೆ. SERDESIF AXI/AHBLite ಇಂಟರ್ಫೇಸ್ (PCIe ಮೋಡ್) ಅನ್ನು ನಿರ್ಬಂಧಿಸುತ್ತದೆ ಅಥವಾ XAUI ಇಂಟರ್ಫೇಸ್ FPGA ಫ್ಯಾಬ್ರಿಕ್‌ನೊಂದಿಗೆ ಸರಿಯಾಗಿ ಸಂವಹನ ನಡೆಸಬಹುದೆಂದು ಖಚಿತಪಡಿಸಿಕೊಳ್ಳಲು SPLL ಲಾಕ್ ಆಗಿರಬೇಕು.
   – ಬಾಹ್ಯ DDR ನೆನಪುಗಳು ನೆಲೆಗೊಳ್ಳಲು ಮತ್ತು DDR ನಿಯಂತ್ರಕಗಳಿಂದ ಪ್ರವೇಶಿಸಲು ಸಿದ್ಧವಾಗಲು ಕಾಯಲಾಗುತ್ತಿದೆ.
8. ಎಲ್ಲಾ ಪೆರಿಫೆರಲ್‌ಗಳು ತಮ್ಮ ಆರಂಭವನ್ನು ಪೂರ್ಣಗೊಳಿಸಿದಾಗ, CoreResetP INIT_DONE ಸಂಕೇತವನ್ನು ಪ್ರತಿಪಾದಿಸುತ್ತದೆ; ನಂತರ CoreConfigP ಆಂತರಿಕ ರಿಜಿಸ್ಟರ್ INIT_DONE ಅನ್ನು ಪ್ರತಿಪಾದಿಸಲಾಗುತ್ತದೆ.
   MDDR/FDDR ಗಳಲ್ಲಿ ಒಂದು ಅಥವಾ ಎರಡನ್ನೂ ಬಳಸಿದರೆ, ಮತ್ತು DDR ಆರಂಭದ ಸಮಯವನ್ನು ತಲುಪಿದರೆ, CoreResetP ಔಟ್‌ಪುಟ್ ಸಿಗ್ನಲ್ DDR_READY ಅನ್ನು ಪ್ರತಿಪಾದಿಸಲಾಗುತ್ತದೆ. ಈ ಸಿಗ್ನಲ್‌ನ DDR_READY ನ ಪ್ರತಿಪಾದನೆಯನ್ನು DDR (MDDR/FDDR) ಸಂವಹನಕ್ಕೆ ಸಿದ್ಧವಾಗಿದೆ ಎಂಬುದರ ಸೂಚನೆಯಾಗಿ ಮೇಲ್ವಿಚಾರಣೆ ಮಾಡಬಹುದು.
   ಒಂದು ಅಥವಾ ಹೆಚ್ಚಿನ SERDESIF ಬ್ಲಾಕ್‌ಗಳನ್ನು ಬಳಸಿದರೆ, ಮತ್ತು ಎರಡನೇ ಹಂತದ ರಿಜಿಸ್ಟರ್ ಕಾನ್ಫಿಗರೇಶನ್ ಯಶಸ್ವಿಯಾಗಿ ಪೂರ್ಣಗೊಂಡರೆ, CoreResetP ಔಟ್‌ಪುಟ್ ಸಿಗ್ನಲ್ SDIF_READY ಅನ್ನು ಪ್ರತಿಪಾದಿಸಲಾಗುತ್ತದೆ. ಈ ಸಿಗ್ನಲ್ SDIF_READY ನ ಪ್ರತಿಪಾದನೆಯನ್ನು ಎಲ್ಲಾ SERDESIF ಬ್ಲಾಕ್‌ಗಳು ಸಂವಹನಕ್ಕೆ ಸಿದ್ಧವಾಗಿವೆ ಎಂಬುದರ ಸೂಚನೆಯಾಗಿ ಮೇಲ್ವಿಚಾರಣೆ ಮಾಡಬಹುದು.
9. INIT_DONE ದೃಢೀಕರಿಸಲು ಕಾಯುತ್ತಿದ್ದ SystemInit() ಕಾರ್ಯವು ಪೂರ್ಣಗೊಳ್ಳುತ್ತದೆ ಮತ್ತು ಅಪ್ಲಿಕೇಶನ್‌ನ ಮುಖ್ಯ() ಕಾರ್ಯವನ್ನು ಕಾರ್ಯಗತಗೊಳಿಸಲಾಗುತ್ತದೆ. ಆ ಸಮಯದಲ್ಲಿ, ಬಳಸಿದ ಎಲ್ಲಾ DDR ನಿಯಂತ್ರಕಗಳು ಮತ್ತು SERDESIF ಬ್ಲಾಕ್‌ಗಳನ್ನು ಪ್ರಾರಂಭಿಸಲಾಗಿದೆ ಮತ್ತು ಫರ್ಮ್‌ವೇರ್ ಅಪ್ಲಿಕೇಶನ್ ಮತ್ತು FPGA ಫ್ಯಾಬ್ರಿಕ್ ಲಾಜಿಕ್ ಅವರೊಂದಿಗೆ ವಿಶ್ವಾಸಾರ್ಹವಾಗಿ ಸಂವಹನ ನಡೆಸಬಹುದು.

ಈ ಡಾಕ್ಯುಮೆಂಟ್‌ನಲ್ಲಿ ವಿವರಿಸಿದ ವಿಧಾನವು ಅಪ್ಲಿಕೇಶನ್‌ನ ಮುಖ್ಯ() ಕಾರ್ಯದ ಮೊದಲು ಕಾರ್ಯಗತಗೊಳಿಸಲಾದ ಸಿಸ್ಟಮ್ ಇನಿಶಿಯಲೈಸೇಶನ್ ಕೋಡ್‌ನ ಭಾಗವಾಗಿ ಇನಿಶಿಯಲೈಸೇಶನ್ ಪ್ರಕ್ರಿಯೆಯನ್ನು ಕಾರ್ಯಗತಗೊಳಿಸುವ ಕಾರ್ಟೆಕ್ಸ್-M3 ಅನ್ನು ಅವಲಂಬಿಸಿದೆ.
FDDR/MDDR, SEREDES(ನಾನ್-PCIe ಮೋಡ್) ಮತ್ತು SERDES (PCIe ಮೋಡ್) ನ ಇನಿಶಿಯಲೈಸೇಶನ್ ಹಂತಗಳಿಗಾಗಿ ಚಿತ್ರ 1-1, ಚಿತ್ರ 1-2 ಮತ್ತು ಚಿತ್ರ 1-3 ರಲ್ಲಿನ ಫ್ಲೋ ಚಾರ್ಟ್‌ಗಳನ್ನು ನೋಡಿ.
ಚಿತ್ರ 1-4 ಪೆರಿಫೆರಲ್ ಇನಿಶಿಯಲೈಸೇಶನ್ ಟೈಮಿಂಗ್ ರೇಖಾಚಿತ್ರವನ್ನು ತೋರಿಸುತ್ತದೆ.

ಚಿತ್ರ 1-3 • SERDESIF (PCIe) ಪ್ರಾರಂಭಿಕ ಹರಿವಿನ ಚಾರ್ಟ್
ಈ ಡಾಕ್ಯುಮೆಂಟ್‌ನಲ್ಲಿ ವಿವರಿಸಿದ ಇನಿಶಿಯಲೈಸೇಶನ್ ಕಾರ್ಯವಿಧಾನವು, ನೀವು ಕಾರ್ಟೆಕ್ಸ್-M3 ನಲ್ಲಿ ಯಾವುದೇ ಕೋಡ್ ಅನ್ನು ಚಲಾಯಿಸಲು ಯೋಜಿಸದಿದ್ದರೂ ಸಹ, ಇನಿಶಿಯಲೈಸೇಶನ್ ಪ್ರಕ್ರಿಯೆಯ ಸಮಯದಲ್ಲಿ ಕಾರ್ಟೆಕ್ಸ್-M3 ಅನ್ನು ಚಲಾಯಿಸುವ ಅಗತ್ಯವಿದೆ. ನೀವು ಏನನ್ನೂ ಮಾಡದ ಮೂಲ ಫರ್ಮ್‌ವೇರ್ ಅಪ್ಲಿಕೇಶನ್ ಅನ್ನು ರಚಿಸಬೇಕು (ಸರಳ ಲೂಪ್, ಉದಾಹರಣೆಗೆample) ಅನ್ನು ಒತ್ತಿ ಮತ್ತು ಆ ಕಾರ್ಯಗತಗೊಳಿಸಬಹುದಾದ ಫೈಲ್ ಅನ್ನು ಎಂಬೆಡೆಡ್ ನಾನ್ ವೊಲಾಟಿಬಲ್ ಮೆಮೊರಿ (eNVM) ನಲ್ಲಿ ಲೋಡ್ ಮಾಡಿ ಇದರಿಂದ ಕಾರ್ಟೆಕ್ಸ್-M3 ಬೂಟ್ ಆದಾಗ DDR ನಿಯಂತ್ರಕಗಳು ಮತ್ತು SERDESIF ಬ್ಲಾಕ್‌ಗಳನ್ನು ಪ್ರಾರಂಭಿಸಲಾಗುತ್ತದೆ.

DDR ಮತ್ತು SERDESIF ಬ್ಲಾಕ್‌ಗಳನ್ನು ಬಳಸಿಕೊಂಡು ವಿನ್ಯಾಸವನ್ನು ರಚಿಸಲು ಸಿಸ್ಟಮ್ ಬಿಲ್ಡರ್ ಅನ್ನು ಬಳಸುವುದು

ಸ್ಮಾರ್ಟ್‌ಫ್ಯೂಷನ್2 ಸಿಸ್ಟಮ್ ಬಿಲ್ಡರ್ ಒಂದು ಶಕ್ತಿಶಾಲಿ ವಿನ್ಯಾಸ ಸಾಧನವಾಗಿದ್ದು ಅದು ನಿಮ್ಮ ಸಿಸ್ಟಮ್-ಮಟ್ಟದ ಅವಶ್ಯಕತೆಗಳನ್ನು ಸೆರೆಹಿಡಿಯಲು ಮತ್ತು ಆ ಅವಶ್ಯಕತೆಗಳನ್ನು ಕಾರ್ಯಗತಗೊಳಿಸುವ ವಿನ್ಯಾಸವನ್ನು ಉತ್ಪಾದಿಸಲು ಸಹಾಯ ಮಾಡುತ್ತದೆ. ಸಿಸ್ಟಮ್ ಬಿಲ್ಡರ್‌ನ ಒಂದು ಪ್ರಮುಖ ಕಾರ್ಯವೆಂದರೆ ಪೆರಿಫೆರಲ್ ಇನಿಶಿಯಲೈಸೇಶನ್ ಉಪ-ವ್ಯವಸ್ಥೆಯ ಸ್ವಯಂಚಾಲಿತ ರಚನೆ. ಪುಟ 17 ರಲ್ಲಿ "DDR ಮತ್ತು SERDESIF ಬ್ಲಾಕ್‌ಗಳನ್ನು ಬಳಸಿಕೊಂಡು ವಿನ್ಯಾಸವನ್ನು ರಚಿಸಲು ಸ್ಮಾರ್ಟ್‌ಡಿಸೈನ್ ಅನ್ನು ಬಳಸುವುದು" ಸಿಸ್ಟಮ್ ಬಿಲ್ಡರ್ ಇಲ್ಲದೆ ಅಂತಹ ಪರಿಹಾರವನ್ನು ಹೇಗೆ ರಚಿಸುವುದು ಎಂಬುದನ್ನು ವಿವರವಾಗಿ ವಿವರಿಸುತ್ತದೆ.
ನೀವು ಸಿಸ್ಟಮ್ ಬಿಲ್ಡರ್ ಅನ್ನು ಬಳಸುತ್ತಿದ್ದರೆ, ಪವರ್ ಅಪ್‌ನಲ್ಲಿ ನಿಮ್ಮ DDR ನಿಯಂತ್ರಕಗಳು ಮತ್ತು SERDESIF ಬ್ಲಾಕ್‌ಗಳನ್ನು ಪ್ರಾರಂಭಿಸುವ ವಿನ್ಯಾಸವನ್ನು ರಚಿಸಲು ನೀವು ಈ ಕೆಳಗಿನ ಕಾರ್ಯಗಳನ್ನು ನಿರ್ವಹಿಸಬೇಕು:

1. ಸಾಧನ ವೈಶಿಷ್ಟ್ಯಗಳ ಪುಟದಲ್ಲಿ (ಚಿತ್ರ 2-1), ಯಾವ DDR ನಿಯಂತ್ರಕಗಳನ್ನು ಬಳಸಲಾಗಿದೆ ಮತ್ತು ನಿಮ್ಮ ವಿನ್ಯಾಸದಲ್ಲಿ ಎಷ್ಟು SERDESIF ಬ್ಲಾಕ್‌ಗಳನ್ನು ಬಳಸಲಾಗಿದೆ ಎಂಬುದನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಿ.
2. ಮೆಮೊರಿ ಪುಟದಲ್ಲಿ, ನಿಮ್ಮ ಬಾಹ್ಯ DDR ಮೆಮೊರಿಗಳಿಗಾಗಿ DDR (DDR2/DDR3/LPDDR) ಪ್ರಕಾರ ಮತ್ತು ಸಂರಚನಾ ಡೇಟಾವನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಿ. ವಿವರಗಳಿಗಾಗಿ ಮೆಮೊರಿ ಪುಟ ವಿಭಾಗವನ್ನು ನೋಡಿ.
3. ಪೆರಿಫೆರಲ್ಸ್ ಪುಟದಲ್ಲಿ, ಫ್ಯಾಬ್ರಿಕ್ DDR ಸಬ್‌ಸಿಸ್ಟಮ್ ಮತ್ತು/ಅಥವಾ MSS DDR FIC ಸಬ್‌ಸಿಸ್ಟಮ್‌ಗೆ (ಐಚ್ಛಿಕ) AHBLite/AXI ಆಗಿ ಕಾನ್ಫಿಗರ್ ಮಾಡಲಾದ ಫ್ಯಾಬ್ರಿಕ್ ಮಾಸ್ಟರ್‌ಗಳನ್ನು ಸೇರಿಸಿ.
4. ಗಡಿಯಾರ ಸೆಟ್ಟಿಂಗ್‌ಗಳ ಪುಟದಲ್ಲಿ, DDR ಉಪ-ವ್ಯವಸ್ಥೆಗಳಿಗೆ ಗಡಿಯಾರ ಆವರ್ತನಗಳನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಿ.
5. ನಿಮ್ಮ ವಿನ್ಯಾಸದ ವಿವರಣೆಯನ್ನು ಪೂರ್ಣಗೊಳಿಸಿ ಮತ್ತು 'ಮುಗಿಸು' ಕ್ಲಿಕ್ ಮಾಡಿ. ಇದು 'ಪ್ರಾರಂಭಿಕ' ಪರಿಹಾರಕ್ಕೆ ಅಗತ್ಯವಾದ ತರ್ಕವನ್ನು ಒಳಗೊಂಡಂತೆ ಸಿಸ್ಟಮ್ ಬಿಲ್ಡರ್ ರಚಿಸಿದ ವಿನ್ಯಾಸವನ್ನು ಉತ್ಪಾದಿಸುತ್ತದೆ.
6. ನೀವು SERDESIF ಬ್ಲಾಕ್‌ಗಳನ್ನು ಬಳಸುತ್ತಿದ್ದರೆ, ನಿಮ್ಮ ವಿನ್ಯಾಸದಲ್ಲಿ SERDESIF ಬ್ಲಾಕ್‌ಗಳನ್ನು ನೀವು ಇನ್‌ಸ್ಟಾಂಟಿಯೇಟ್ ಮಾಡಬೇಕು ಮತ್ತು ಅವುಗಳ ಇನಿಶಿಯಲೈಸೇಶನ್ ಪೋರ್ಟ್‌ಗಳನ್ನು ಸಿಸ್ಟಮ್ ಬಿಲ್ಡರ್ ರಚಿಸಿದ ಕೋರ್‌ಗೆ ಸಂಪರ್ಕಿಸಬೇಕು.

ಸಿಸ್ಟಂ ಬಿಲ್ಡರ್ ಸಾಧನ ವೈಶಿಷ್ಟ್ಯಗಳ ಪುಟ
ಸಾಧನ ವೈಶಿಷ್ಟ್ಯಗಳ ಪುಟದಲ್ಲಿ, ಯಾವ DDR ನಿಯಂತ್ರಕಗಳನ್ನು (MDDR ಮತ್ತು/ಅಥವಾ FDDR) ಬಳಸಲಾಗಿದೆ ಮತ್ತು ನಿಮ್ಮ ವಿನ್ಯಾಸದಲ್ಲಿ ಎಷ್ಟು SERDESIF ಬ್ಲಾಕ್‌ಗಳನ್ನು ಬಳಸಲಾಗಿದೆ ಎಂಬುದನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಿ (ಚಿತ್ರ 2-1).

ಚಿತ್ರ 2-1 • ಸಿಸ್ಟಮ್ ಬಿಲ್ಡರ್ ಸಾಧನ ವೈಶಿಷ್ಟ್ಯಗಳ ಪುಟ

ಸಿಸ್ಟಮ್ ಬಿಲ್ಡರ್ ಮೆಮೊರಿ ಪುಟ
MSS DDR (MDDR) ಅಥವಾ ಫ್ಯಾಬ್ರಿಕ್ DDR (FDDR) ಬಳಸಲು, ಡ್ರಾಪ್-ಡೌನ್ ಪಟ್ಟಿಯಿಂದ ಮೆಮೊರಿ ಪ್ರಕಾರವನ್ನು ಆಯ್ಕೆಮಾಡಿ (ಚಿತ್ರ 2-2).

ಚಿತ್ರ 2-2 • MSS ಬಾಹ್ಯ ಸ್ಮರಣೆ

ನೀವು ಮಾಡಬೇಕು:

1. DDR ಪ್ರಕಾರವನ್ನು ಆಯ್ಕೆಮಾಡಿ (DDR2, DDR3 ಅಥವಾ LPDDR).
2. DDR ಮೆಮೊರಿ ಸೆಟಲ್ಮೆಂಟ್ ಸಮಯವನ್ನು ವಿವರಿಸಿ. ಸರಿಯಾದ ಮೆಮೊರಿ ಸೆಟ್ಟಿಂಗ್ ಸಮಯವನ್ನು ಹೊಂದಿಸಲು ನಿಮ್ಮ ಬಾಹ್ಯ DDR ಮೆಮೊರಿ ವಿಶೇಷಣಗಳನ್ನು ನೋಡಿ. ಮೆಮೊರಿ ಸೆಟಲ್ಮೆಂಟ್ ಸಮಯವನ್ನು ಸರಿಯಾಗಿ ಹೊಂದಿಸದಿದ್ದರೆ DDR ಮೆಮೊರಿ ಸರಿಯಾಗಿ ಪ್ರಾರಂಭಿಸಲು ವಿಫಲವಾಗಬಹುದು.
3. DDR ರಿಜಿಸ್ಟರ್ ಕಾನ್ಫಿಗರೇಶನ್ ಡೇಟಾವನ್ನು ಆಮದು ಮಾಡಿಕೊಳ್ಳಿ ಅಥವಾ ನಿಮ್ಮ DDR ಮೆಮೊರಿ ನಿಯತಾಂಕಗಳನ್ನು ಹೊಂದಿಸಿ. ವಿವರಗಳಿಗಾಗಿ, ನೋಡಿ ಮೈಕ್ರೋಸೆಮಿ ಸ್ಮಾರ್ಟ್‌ಫ್ಯೂಷನ್2 ಹೈ ಸ್ಪೀಡ್ ಸೀರಿಯಲ್ ಮತ್ತು ಡಿಡಿಆರ್ ಇಂಟರ್‌ಫೇಸ್‌ಗಳ ಬಳಕೆದಾರರ ಮಾರ್ಗದರ್ಶಿ.

ಈ ಡೇಟಾವನ್ನು DDR ರಿಜಿಸ್ಟರ್ BFM ಮತ್ತು ಫರ್ಮ್‌ವೇರ್ ಕಾನ್ಫಿಗರೇಶನ್ ಅನ್ನು ರಚಿಸಲು ಬಳಸಲಾಗುತ್ತದೆ. fileಪುಟ 26 ರಲ್ಲಿ "ಫರ್ಮ್‌ವೇರ್ ಅಪ್ಲಿಕೇಶನ್ ಅನ್ನು ರಚಿಸುವುದು ಮತ್ತು ಕಂಪೈಲ್ ಮಾಡುವುದು" ಮತ್ತು "BFM" ನಲ್ಲಿ ವಿವರಿಸಿದಂತೆ Fileಪುಟ 27 ರಲ್ಲಿ "ವಿನ್ಯಾಸವನ್ನು ಅನುಕರಿಸಲು ಬಳಸಲಾಗುತ್ತದೆ". DDR ನಿಯಂತ್ರಕ ಸಂರಚನಾ ರೆಜಿಸ್ಟರ್‌ಗಳ ಕುರಿತು ವಿವರಗಳಿಗಾಗಿ, ನೋಡಿ ಮೈಕ್ರೋಸೆಮಿ ಸ್ಮಾರ್ಟ್‌ಫ್ಯೂಷನ್2 ಹೈ ಸ್ಪೀಡ್ ಸೀರಿಯಲ್ ಮತ್ತು ಡಿಡಿಆರ್ ಇಂಟರ್‌ಫೇಸ್‌ಗಳ ಬಳಕೆದಾರರ ಮಾರ್ಗದರ್ಶಿ.
ಮಾಜಿampಸಂರಚನೆಯ le file ಸಿಂಟ್ಯಾಕ್ಸ್ ಅನ್ನು ಚಿತ್ರ 2-3 ರಲ್ಲಿ ತೋರಿಸಲಾಗಿದೆ. ಇದರಲ್ಲಿ ಬಳಸಲಾದ ರಿಜಿಸ್ಟರ್ ಹೆಸರುಗಳು file ವಿವರಿಸಿದಂತೆ ಇವೆ ಮೈಕ್ರೋಸೆಮಿ ಸ್ಮಾರ್ಟ್‌ಫ್ಯೂಷನ್2 ಹೈ ಸ್ಪೀಡ್ ಸೀರಿಯಲ್ ಮತ್ತು ಡಿಡಿಆರ್ ಇಂಟರ್‌ಫೇಸ್‌ಗಳ ಬಳಕೆದಾರರ ಮಾರ್ಗದರ್ಶಿ

ಚಿತ್ರ 2-3 • ಸಂರಚನೆ File ಸಿಂಟ್ಯಾಕ್ಸ್ ಎಕ್ಸ್ample
ಸಿಸ್ಟಮ್ ಬಿಲ್ಡರ್ ಪೆರಿಫೆರಲ್ಸ್ ಪುಟ
ಪೆರಿಫೆರಲ್ಸ್ ಪುಟದಲ್ಲಿ, ಪ್ರತಿ DDR ನಿಯಂತ್ರಕಕ್ಕೂ ಪ್ರತ್ಯೇಕ ಉಪವ್ಯವಸ್ಥೆಯನ್ನು ರಚಿಸಲಾಗುತ್ತದೆ (FDDR ಗಾಗಿ ಫ್ಯಾಬ್ರಿಕ್ DDR ಸಬ್‌ಸಿಸ್ಟಮ್ ಮತ್ತು MDDR ಗಾಗಿ MSS DDR FIC ಸಬ್‌ಸಿಸ್ಟಮ್). DDR ನಿಯಂತ್ರಕಗಳಿಗೆ ಫ್ಯಾಬ್ರಿಕ್ ಮಾಸ್ಟರ್ ಪ್ರವೇಶವನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಲು ನೀವು ಈ ಪ್ರತಿಯೊಂದು ಉಪವ್ಯವಸ್ಥೆಗಳಿಗೆ ಫ್ಯಾಬ್ರಿಕ್ AMBA ಮಾಸ್ಟರ್ (AXI/AHBLite ಎಂದು ಕಾನ್ಫಿಗರ್ ಮಾಡಲಾಗಿದೆ) ಕೋರ್ ಅನ್ನು ಸೇರಿಸಬಹುದು. ಉತ್ಪಾದನೆಯ ನಂತರ, ಸಿಸ್ಟಮ್ ಬಿಲ್ಡರ್ ಸ್ವಯಂಚಾಲಿತವಾಗಿ ಬಸ್ ಕೋರ್‌ಗಳನ್ನು (ಸೇರಿಸಿದ AMBA ಮಾಸ್ಟರ್ ಪ್ರಕಾರವನ್ನು ಅವಲಂಬಿಸಿ) ಇನ್‌ಸ್ಟಾಂಟಿಯೇಟ್ ಮಾಡುತ್ತದೆ ಮತ್ತು ಬಸ್ ಕೋರ್ ಮತ್ತು ಗಡಿಯಾರದ ಮಾಸ್ಟರ್ BIF ಅನ್ನು ಒಡ್ಡುತ್ತದೆ ಮತ್ತು ಸೂಕ್ತವಾದ ಪಿನ್ ಗುಂಪುಗಳ ಅಡಿಯಲ್ಲಿ ಅನುಗುಣವಾದ ಉಪವ್ಯವಸ್ಥೆಗಳ (FDDR/MDDR) ಪಿನ್‌ಗಳನ್ನು ಮೇಲಕ್ಕೆ ಮರುಹೊಂದಿಸುತ್ತದೆ. ನೀವು ಮಾಡಬೇಕಾಗಿರುವುದು BIF ಗಳನ್ನು ನೀವು ವಿನ್ಯಾಸದಲ್ಲಿ ಇನ್‌ಸ್ಟಾಂಟಿಯೇಟ್ ಮಾಡುವ ಸೂಕ್ತವಾದ ಫ್ಯಾಬ್ರಿಕ್ ಮಾಸ್ಟರ್ ಕೋರ್‌ಗಳಿಗೆ ಸಂಪರ್ಕಿಸುವುದು. MDDR ಸಂದರ್ಭದಲ್ಲಿ, MSS DDR FIC ಸಬ್‌ಸಿಸ್ಟಮ್‌ಗೆ ಫ್ಯಾಬ್ರಿಕ್ AMBA ಮಾಸ್ಟರ್ ಕೋರ್ ಅನ್ನು ಸೇರಿಸುವುದು ಐಚ್ಛಿಕವಾಗಿರುತ್ತದೆ; ಕಾರ್ಟೆಕ್ಸ್-M3 ಈ ಉಪವ್ಯವಸ್ಥೆಯಲ್ಲಿ ಡೀಫಾಲ್ಟ್ ಮಾಸ್ಟರ್ ಆಗಿದೆ. ಚಿತ್ರ 2-4 ಸಿಸ್ಟಮ್ ಬಿಲ್ಡರ್ ಪೆರಿಫೆರಲ್ಸ್ ಪುಟವನ್ನು ತೋರಿಸುತ್ತದೆ.

ಚಿತ್ರ 2-4 • ಸಿಸ್ಟಮ್ ಬಿಲ್ಡರ್ ಪೆರಿಫೆರಲ್ಸ್ ಪುಟ

ಸಿಸ್ಟಂ ಬಿಲ್ಡರ್ ಗಡಿಯಾರ ಸೆಟ್ಟಿಂಗ್‌ಗಳ ಪುಟ
ಗಡಿಯಾರ ಸೆಟ್ಟಿಂಗ್‌ಗಳ ಪುಟದಲ್ಲಿ, ಪ್ರತಿ DDR ನಿಯಂತ್ರಕಕ್ಕೆ, ನೀವು ಪ್ರತಿ DDR (MDDR ಮತ್ತು/ಅಥವಾ FDDR) ಉಪ-ವ್ಯವಸ್ಥೆಗೆ ಸಂಬಂಧಿಸಿದ ಗಡಿಯಾರ ಆವರ್ತನಗಳನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಬೇಕು.
MDDR ಗಾಗಿ, ನೀವು ನಿರ್ದಿಷ್ಟಪಡಿಸಬೇಕು:

• MDDR_CLK – ಈ ಗಡಿಯಾರವು DDR ನಿಯಂತ್ರಕದ ಕಾರ್ಯಾಚರಣಾ ಆವರ್ತನವನ್ನು ನಿರ್ಧರಿಸುತ್ತದೆ ಮತ್ತು ನಿಮ್ಮ ಬಾಹ್ಯ DDR ಮೆಮೊರಿ ಕಾರ್ಯನಿರ್ವಹಿಸಲು ನೀವು ಬಯಸುವ ಗಡಿಯಾರ ಆವರ್ತನಕ್ಕೆ ಹೊಂದಿಕೆಯಾಗಬೇಕು. ಈ ಗಡಿಯಾರವನ್ನು M3_CLK ಯ ಗುಣಾಕಾರವಾಗಿ ವ್ಯಾಖ್ಯಾನಿಸಲಾಗಿದೆ (ಕಾರ್ಟೆಕ್ಸ್-M3 ಮತ್ತು MSS ಮುಖ್ಯ ಗಡಿಯಾರ, ಚಿತ್ರ 2-5). MDDR_CLK 333 MHz ಗಿಂತ ಕಡಿಮೆಯಿರಬೇಕು.
• DDR_FIC_CLK – ನೀವು FPGA ಫ್ಯಾಬ್ರಿಕ್‌ನಿಂದ MDDR ಅನ್ನು ಪ್ರವೇಶಿಸಲು ಆಯ್ಕೆ ಮಾಡಿಕೊಂಡಿದ್ದರೆ, ನೀವು DDR_FIC_CLK ಅನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಬೇಕಾಗುತ್ತದೆ. ಈ ಗಡಿಯಾರ ಆವರ್ತನವನ್ನು MDDR_CLK ಯ ಅನುಪಾತ ಎಂದು ವ್ಯಾಖ್ಯಾನಿಸಲಾಗಿದೆ ಮತ್ತು MDDR ಅನ್ನು ಪ್ರವೇಶಿಸುವ FPGA ಫ್ಯಾಬ್ರಿಕ್ ಉಪ-ವ್ಯವಸ್ಥೆಯು ಚಾಲನೆಯಲ್ಲಿರುವ ಆವರ್ತನಕ್ಕೆ ಹೊಂದಿಕೆಯಾಗಬೇಕು.

ಚಿತ್ರ 2-5 • ಕಾರ್ಟೆಕ್ಸ್-M3 ಮತ್ತು MSS ಮುಖ್ಯ ಗಡಿಯಾರ; MDDR ಗಡಿಯಾರಗಳು

FDDR ಗಾಗಿ, ನೀವು ನಿರ್ದಿಷ್ಟಪಡಿಸಬೇಕು:

• FDDR_CLK – DDR ನಿಯಂತ್ರಕದ ಕಾರ್ಯಾಚರಣಾ ಆವರ್ತನವನ್ನು ನಿರ್ಧರಿಸುತ್ತದೆ ಮತ್ತು ನಿಮ್ಮ ಬಾಹ್ಯ DDR ಮೆಮೊರಿ ಕಾರ್ಯನಿರ್ವಹಿಸಲು ನೀವು ಬಯಸುವ ಗಡಿಯಾರ ಆವರ್ತನಕ್ಕೆ ಹೊಂದಿಕೆಯಾಗಬೇಕು. ಈ ಗಡಿಯಾರವನ್ನು M3_CLK ಯ ಗುಣಾಕಾರವಾಗಿ ವ್ಯಾಖ್ಯಾನಿಸಲಾಗಿದೆ ಎಂಬುದನ್ನು ಗಮನಿಸಿ (MSS ಮತ್ತು ಕಾರ್ಟೆಕ್ಸ್-M3 ಗಡಿಯಾರ, ಚಿತ್ರ 2-5). FDDR_CLK 20 MHz ಮತ್ತು 333 MHz ಒಳಗೆ ಇರಬೇಕು.
• FDDR_SUBSYSTEM_CLK – ಈ ಗಡಿಯಾರ ಆವರ್ತನವನ್ನು FDDR_CLK ಯ ಅನುಪಾತ ಎಂದು ವ್ಯಾಖ್ಯಾನಿಸಲಾಗಿದೆ ಮತ್ತು FDDR ಅನ್ನು ಪ್ರವೇಶಿಸುವ FPGA ಫ್ಯಾಬ್ರಿಕ್ ಉಪ-ವ್ಯವಸ್ಥೆಯು ಚಾಲನೆಯಲ್ಲಿರುವ ಆವರ್ತನಕ್ಕೆ ಹೊಂದಿಕೆಯಾಗಬೇಕು.

ಚಿತ್ರ 2-6 • ಬಟ್ಟೆಯ DDR ಗಡಿಯಾರಗಳು
SERDESIF ಸಂರಚನೆ
ಸಿಸ್ಟಮ್ ಬಿಲ್ಡರ್ ರಚಿಸಿದ ವಿನ್ಯಾಸದಲ್ಲಿ SERDESIF ಬ್ಲಾಕ್‌ಗಳನ್ನು ನಿದರ್ಶನಗೊಳಿಸಲಾಗಿಲ್ಲ. ಆದಾಗ್ಯೂ, ಎಲ್ಲಾ SERDESIF ಬ್ಲಾಕ್‌ಗಳಿಗೆ, ಸಿಸ್ಟಮ್ ಬಿಲ್ಡರ್ ಕೋರ್‌ನ ಇಂಟರ್ಫೇಸ್‌ನಲ್ಲಿ ಇನಿಶಿಯಲೈಸೇಶನ್ ಸಿಗ್ನಲ್‌ಗಳು ಲಭ್ಯವಿರುತ್ತವೆ ಮತ್ತು ಚಿತ್ರ 2-7 ರಲ್ಲಿ ತೋರಿಸಿರುವಂತೆ ಮುಂದಿನ ಹಂತದ ಶ್ರೇಣಿಯಲ್ಲಿ SERDESIF ಕೋರ್‌ಗಳಿಗೆ ಸಂಪರ್ಕಿಸಬಹುದು.ಚಿತ್ರ 2-7 • SERDESIF ಬಾಹ್ಯ ಪ್ರಾರಂಭಿಕ ಸಂಪರ್ಕ
DDR ಕಾನ್ಫಿಗರೇಶನ್ ರೆಜಿಸ್ಟರ್‌ಗಳಂತೆಯೇ, ಪ್ರತಿಯೊಂದು SERDES ಬ್ಲಾಕ್ ಕೂಡ ರನ್‌ಟೈಮ್‌ನಲ್ಲಿ ಲೋಡ್ ಮಾಡಬೇಕಾದ ಕಾನ್ಫಿಗರೇಶನ್ ರೆಜಿಸ್ಟರ್‌ಗಳನ್ನು ಹೊಂದಿದೆ. ನೀವು ಈ ರಿಜಿಸ್ಟರ್ ಮೌಲ್ಯಗಳನ್ನು ಆಮದು ಮಾಡಿಕೊಳ್ಳಬಹುದು ಅಥವಾ ನಿಮ್ಮ PCIe ಅಥವಾ EPCS ನಿಯತಾಂಕಗಳನ್ನು ನಮೂದಿಸಲು ಹೈ ಸ್ಪೀಡ್ ಸೀರಿಯಲ್ ಇಂಟರ್ಫೇಸ್ ಕಾನ್ಫಿಗರರೇಟರ್ (ಚಿತ್ರ 2-8) ಅನ್ನು ಬಳಸಬಹುದು ಮತ್ತು ರಿಜಿಸ್ಟರ್ ಮೌಲ್ಯಗಳನ್ನು ನಿಮಗಾಗಿ ಸ್ವಯಂಚಾಲಿತವಾಗಿ ಲೆಕ್ಕಾಚಾರ ಮಾಡಲಾಗುತ್ತದೆ. ವಿವರಗಳಿಗಾಗಿ, ನೋಡಿ SERDES ಕಾನ್ಫಿಗರರೇಟರ್ ಬಳಕೆದಾರರ ಮಾರ್ಗದರ್ಶಿ.ಚಿತ್ರ 2-8 • ಹೈ ಸ್ಪೀಡ್ ಸೀರಿಯಲ್ ಇಂಟರ್ಫೇಸ್ ಕಾನ್ಫಿಗರರೇಟರ್
ನಿಮ್ಮ ಬಳಕೆದಾರ ತರ್ಕವನ್ನು ಸಿಸ್ಟಮ್ ಬಿಲ್ಡರ್ ಬ್ಲಾಕ್ ಮತ್ತು SERDES ಬ್ಲಾಕ್‌ನೊಂದಿಗೆ ಸಂಯೋಜಿಸಿದ ನಂತರ, ನೀವು ನಿಮ್ಮ ಉನ್ನತ ಮಟ್ಟದ ಸ್ಮಾರ್ಟ್‌ಡಿಸೈನ್ ಅನ್ನು ರಚಿಸಬಹುದು. ಇದು ಎಲ್ಲಾ HDL ಮತ್ತು BFM ಅನ್ನು ಉತ್ಪಾದಿಸುತ್ತದೆ. fileನಿಮ್ಮ ವಿನ್ಯಾಸವನ್ನು ಕಾರ್ಯಗತಗೊಳಿಸಲು ಮತ್ತು ಅನುಕರಿಸಲು ಅಗತ್ಯವಾದ ಗಳು. ನಂತರ ನೀವು ಉಳಿದ ವಿನ್ಯಾಸ ಹರಿವಿನೊಂದಿಗೆ ಮುಂದುವರಿಯಬಹುದು.

DDR ಮತ್ತು SERDESIF ಬ್ಲಾಕ್‌ಗಳನ್ನು ಬಳಸಿಕೊಂಡು ವಿನ್ಯಾಸವನ್ನು ರಚಿಸಲು ಸ್ಮಾರ್ಟ್‌ಡಿಸೈನ್ ಬಳಸುವುದು

ಈ ವಿಭಾಗವು SmartFusion2 ಸಿಸ್ಟಮ್ ಬಿಲ್ಡರ್ ಅನ್ನು ಬಳಸದೆಯೇ ಸಂಪೂರ್ಣ 'ಪ್ರಾರಂಭಿಕ' ಪರಿಹಾರವನ್ನು ಹೇಗೆ ಒಟ್ಟಿಗೆ ಸೇರಿಸುವುದು ಎಂಬುದನ್ನು ವಿವರಿಸುತ್ತದೆ. ನೀವು ಸಿಸ್ಟಮ್ ಬಿಲ್ಡರ್ ಅನ್ನು ಬಳಸಲು ಬಯಸದಿದ್ದರೆ ನೀವು ಏನು ಮಾಡಬೇಕು ಎಂಬುದನ್ನು ಅರ್ಥಮಾಡಿಕೊಳ್ಳಲು ಸಹಾಯ ಮಾಡುವುದು ಗುರಿಯಾಗಿದೆ. ಈ ವಿಭಾಗವು ಸಿಸ್ಟಮ್ ಬಿಲ್ಡರ್ ಪರಿಕರವು ನಿಮಗಾಗಿ ನಿಜವಾಗಿ ಏನನ್ನು ಉತ್ಪಾದಿಸುತ್ತದೆ ಎಂಬುದನ್ನು ಸಹ ವಿವರಿಸುತ್ತದೆ. ಈ ವಿಭಾಗವು ಹೇಗೆ ಎಂಬುದನ್ನು ವಿವರಿಸುತ್ತದೆ:

• DDR ನಿಯಂತ್ರಕ ಮತ್ತು SERDESIF ಸಂರಚನಾ ನೋಂದಣಿಗಳಿಗಾಗಿ ಸಂರಚನಾ ಡೇಟಾವನ್ನು ನಮೂದಿಸಿ.
• DDR ನಿಯಂತ್ರಕಗಳು ಮತ್ತು SERDESIF ಸಂರಚನಾ ನೋಂದಣಿಗಳಿಗೆ ಸಂರಚನಾ ಡೇಟಾವನ್ನು ವರ್ಗಾಯಿಸಲು ಅಗತ್ಯವಿರುವ ಫ್ಯಾಬ್ರಿಕ್ ಕೋರ್‌ಗಳನ್ನು ತ್ವರಿತಗೊಳಿಸಿ ಮತ್ತು ಸಂಪರ್ಕಿಸಿ.

DDR ನಿಯಂತ್ರಕ ಸಂರಚನೆ
ಬಾಹ್ಯ DDR ಮೆಮೊರಿ ಕಾನ್ಫಿಗರೇಶನ್ ಅವಶ್ಯಕತೆಗಳಿಗೆ (DDR ಮೋಡ್, PHY ಅಗಲ, ಬರ್ಸ್ಟ್ ಮೋಡ್, ECC, ಇತ್ಯಾದಿ) ಹೊಂದಿಕೆಯಾಗುವಂತೆ MSS DDR (MDDR) ಮತ್ತು ಫ್ಯಾಬ್ರಿಕ್ DDR (FDDR) ನಿಯಂತ್ರಕಗಳನ್ನು ಕ್ರಿಯಾತ್ಮಕವಾಗಿ (ರನ್‌ಟೈಮ್‌ನಲ್ಲಿ) ಕಾನ್ಫಿಗರ್ ಮಾಡಬೇಕು. MDDR/FDDR ಕಾನ್ಫಿಗರರೇಟರ್‌ನಲ್ಲಿ ನಮೂದಿಸಿದ ಡೇಟಾವನ್ನು CMSIS SystemInit() ಕಾರ್ಯದಿಂದ DDR ನಿಯಂತ್ರಕ ಕಾನ್ಫಿಗರೇಶನ್ ರಿಜಿಸ್ಟರ್‌ಗಳಿಗೆ ಬರೆಯಲಾಗುತ್ತದೆ. ವಿಭಿನ್ನ ರೀತಿಯ ಕಾನ್ಫಿಗರೇಶನ್ ಡೇಟಾವನ್ನು ನಮೂದಿಸಲು ಕಾನ್ಫಿಗರರೇಟರ್ ಮೂರು ವಿಭಿನ್ನ ಟ್ಯಾಬ್‌ಗಳನ್ನು ಹೊಂದಿದೆ:

• ಸಾಮಾನ್ಯ ಡೇಟಾ (DDR ಮೋಡ್, ಡೇಟಾ ಅಗಲ, ಗಡಿಯಾರ ಆವರ್ತನ, ECC, ಫ್ಯಾಬ್ರಿಕ್ ಇಂಟರ್ಫೇಸ್, ಡ್ರೈವ್ ಸಾಮರ್ಥ್ಯ)
• ಮೆಮೊರಿ ಇನಿಶಿಯಲೈಸೇಶನ್ ಡೇಟಾ (ಬರ್ಸ್ಟ್ ಲೆಂತ್, ಬರ್ಸ್ಟ್ ಆರ್ಡರ್, ಟೈಮಿಂಗ್ ಮೋಡ್, ಲೇಟೆನ್ಸಿ, ಇತ್ಯಾದಿ)
• ಮೆಮೊರಿ ಸಮಯದ ಡೇಟಾ

ನಿಮ್ಮ ಬಾಹ್ಯ DDR ಮೆಮೊರಿಯ ವಿಶೇಷಣಗಳನ್ನು ನೋಡಿ ಮತ್ತು ನಿಮ್ಮ ಬಾಹ್ಯ DDR ಮೆಮೊರಿಯ ಅವಶ್ಯಕತೆಗಳನ್ನು ಹೊಂದಿಸಲು DDR ನಿಯಂತ್ರಕವನ್ನು ಕಾನ್ಫಿಗರ್ ಮಾಡಿ.
DDR ಸಂರಚನೆಯ ಕುರಿತು ವಿವರಗಳಿಗಾಗಿ, ನೋಡಿ SmartFusion2 MSS DDR ಕಾನ್ಫಿಗರೇಶನ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ.
SERDESIF ಸಂರಚನೆ
SERDES ಅನ್ನು ಕಾನ್ಫಿಗರ್ ಮಾಡಲು ಕಾನ್ಫಿಗರರೇಟರ್ ಅನ್ನು ತೆರೆಯಲು ಸ್ಮಾರ್ಟ್‌ಡಿಸೈನ್ ಕ್ಯಾನ್ವಾಸ್‌ನಲ್ಲಿರುವ SERDES ಬ್ಲಾಕ್ ಅನ್ನು ಡಬಲ್-ಕ್ಲಿಕ್ ಮಾಡಿ (ಚಿತ್ರ 3-1). ನೀವು ಈ ರಿಜಿಸ್ಟರ್ ಮೌಲ್ಯಗಳನ್ನು ಆಮದು ಮಾಡಿಕೊಳ್ಳಬಹುದು ಅಥವಾ ನಿಮ್ಮ PCIe ಅಥವಾ EPCS ನಿಯತಾಂಕಗಳನ್ನು ನಮೂದಿಸಲು SERDES ಕಾನ್ಫಿಗರರೇಟರ್ ಅನ್ನು ಬಳಸಬಹುದು ಮತ್ತು ರಿಜಿಸ್ಟರ್ ಮೌಲ್ಯಗಳನ್ನು ನಿಮಗಾಗಿ ಸ್ವಯಂಚಾಲಿತವಾಗಿ ಲೆಕ್ಕಾಚಾರ ಮಾಡಲಾಗುತ್ತದೆ. ವಿವರಗಳಿಗಾಗಿ, ನೋಡಿ SERDES ಕಾನ್ಫಿಗರರೇಟರ್ ಬಳಕೆದಾರರ ಮಾರ್ಗದರ್ಶಿ.ಚಿತ್ರ 3-1 • ಹೈ ಸ್ಪೀಡ್ ಸೀರಿಯಲ್ ಇಂಟರ್ಫೇಸ್ ಕಾನ್ಫಿಗರರೇಟರ್
FPGA ವಿನ್ಯಾಸ ಪ್ರಾರಂಭಿಕ ಉಪ-ವ್ಯವಸ್ಥೆಯನ್ನು ರಚಿಸುವುದು
DDR ಮತ್ತು SERDESIF ಬ್ಲಾಕ್‌ಗಳನ್ನು ಪ್ರಾರಂಭಿಸಲು, ನೀವು FPGA ಫ್ಯಾಬ್ರಿಕ್‌ನಲ್ಲಿ ಇನಿಶಿಯಲೈಸೇಶನ್ ಸಬ್‌ಸಿಸ್ಟಮ್ ಅನ್ನು ರಚಿಸಬೇಕು. FPGA ಫ್ಯಾಬ್ರಿಕ್ ಇನಿಶಿಯಲೈಸೇಶನ್ ಸಬ್‌ಸಿಸ್ಟಮ್ ಕಾರ್ಟೆಕ್ಸ್-M3 ನಿಂದ DDR ಮತ್ತು SERDESIF ಕಾನ್ಫಿಗರೇಶನ್ ರಿಜಿಸ್ಟರ್‌ಗಳಿಗೆ ಡೇಟಾವನ್ನು ಸರಿಸುತ್ತದೆ, ಈ ಬ್ಲಾಕ್‌ಗಳು ಕಾರ್ಯನಿರ್ವಹಿಸಲು ಅಗತ್ಯವಿರುವ ಮರುಹೊಂದಿಸುವ ಅನುಕ್ರಮಗಳನ್ನು ನಿರ್ವಹಿಸುತ್ತದೆ ಮತ್ತು ಈ ಬ್ಲಾಕ್‌ಗಳು ನಿಮ್ಮ ಉಳಿದ ವಿನ್ಯಾಸದೊಂದಿಗೆ ಸಂವಹನ ನಡೆಸಲು ಸಿದ್ಧವಾದಾಗ ಸಂಕೇತಿಸುತ್ತದೆ. ಇನಿಶಿಯಲೈಸೇಶನ್ ಸಬ್‌ಸಿಸ್ಟಮ್ ಅನ್ನು ರಚಿಸಲು, ನೀವು:

• MSS ಒಳಗೆ FIC_2 ಅನ್ನು ಕಾನ್ಫಿಗರ್ ಮಾಡಿ
• CoreConfigP ಮತ್ತು CoreResetP ಕೋರ್‌ಗಳನ್ನು ತ್ವರಿತಗೊಳಿಸಿ ಮತ್ತು ಕಾನ್ಫಿಗರ್ ಮಾಡಿ
• ಆನ್-ಚಿಪ್ 25/50MHz RC ಆಸಿಲೇಟರ್ ಅನ್ನು ಇನ್‌ಸ್ಟಾಂಟಿಯೇಟ್ ಮಾಡಿ
• ಸಿಸ್ಟಮ್ ರೀಸೆಟ್ (SYSRESET) ಮ್ಯಾಕ್ರೋವನ್ನು ತತ್ಕ್ಷಣಗೊಳಿಸಿ
• ಈ ಘಟಕಗಳನ್ನು ಪ್ರತಿಯೊಂದು ಬಾಹ್ಯ ಸಾಧನದ ಸಂರಚನಾ ಇಂಟರ್ಫೇಸ್‌ಗಳು, ಗಡಿಯಾರಗಳು, ಮರುಹೊಂದಿಸುವಿಕೆಗಳು ಮತ್ತು PLL ಲಾಕ್ ಪೋರ್ಟ್‌ಗಳಿಗೆ ಸಂಪರ್ಕಪಡಿಸಿ.

MSS FIC_2 APB ಸಂರಚನೆ
MSS FIC_2 ಅನ್ನು ಕಾನ್ಫಿಗರ್ ಮಾಡಲು:

1. MSS ಕಾನ್ಫಿಗರೇಟರ್‌ನಿಂದ FIC_2 ಕಾನ್ಫಿಗರೇಟರ್ ಸಂವಾದ ಪೆಟ್ಟಿಗೆಯನ್ನು ತೆರೆಯಿರಿ (ಚಿತ್ರ 3-2).
2. ಕಾರ್ಟೆಕ್ಸ್-M3 ಬಳಸಿ ಪೆರಿಫೆರಲ್‌ಗಳನ್ನು ಪ್ರಾರಂಭಿಸು ಆಯ್ಕೆಮಾಡಿ.
3. ನಿಮ್ಮ ಸಿಸ್ಟಮ್ ಅನ್ನು ಅವಲಂಬಿಸಿ, ಈ ಕೆಳಗಿನ ಚೆಕ್‌ಬಾಕ್ಸ್‌ಗಳಲ್ಲಿ ಒಂದನ್ನು ಅಥವಾ ಎರಡನ್ನೂ ಪರಿಶೀಲಿಸಿ:
   – ಎಂಎಸ್ಎಸ್ ಡಿಡಿಆರ್
   – ಫ್ಯಾಬ್ರಿಕ್ DDR ಮತ್ತು/ಅಥವಾ SERDES ಬ್ಲಾಕ್‌ಗಳು
4. ಸರಿ ಕ್ಲಿಕ್ ಮಾಡಿ ಮತ್ತು MSS ಅನ್ನು ಉತ್ಪಾದಿಸಲು ಮುಂದುವರಿಯಿರಿ (ನಿಮ್ಮ ವಿನ್ಯಾಸ ಅವಶ್ಯಕತೆಗಳಿಗೆ ನೀವು MSS ಅನ್ನು ಸಂಪೂರ್ಣವಾಗಿ ಕಾನ್ಫಿಗರ್ ಮಾಡುವವರೆಗೆ ನೀವು ಈ ಕ್ರಿಯೆಯನ್ನು ಮುಂದೂಡಬಹುದು). FIC_2 ಪೋರ್ಟ್‌ಗಳು (FIC_2_APB_MASTER, FIC_2_APB_M_PCLK ಮತ್ತು FIC_2_APB_M_RESET_N) ಈಗ MSS ಇಂಟರ್ಫೇಸ್‌ನಲ್ಲಿ ತೆರೆದುಕೊಳ್ಳುತ್ತವೆ ಮತ್ತು CoreConfigP ಮತ್ತು CoreResetP ಕೋರ್‌ಗಳಿಗೆ ಸಂಪರ್ಕಿಸಬಹುದು.

ಚಿತ್ರ 3-2 • MSS FIC_2 ಕಾನ್ಫಿಗರರೇಟರ್

ಕೋರ್ ಕಾನ್ಫಿಗ್ಪಿ
CoreConfigP ಅನ್ನು ಕಾನ್ಫಿಗರ್ ಮಾಡಲು:

1. ನಿಮ್ಮ SmartDesign ಗೆ (ಸಾಮಾನ್ಯವಾಗಿ MSS ಅನ್ನು ನಿದರ್ಶನಗೊಳಿಸಲಾದ) CoreConfigP ಅನ್ನು ನಿದರ್ಶನಗೊಳಿಸಿ.
   ಈ ಕೋರ್ ಅನ್ನು ಲಿಬೆರೊ ಕ್ಯಾಟಲಾಗ್‌ನಲ್ಲಿ (ಪೆರಿಫೆರಲ್ಸ್ ಅಡಿಯಲ್ಲಿ) ಕಾಣಬಹುದು.
2. ಕಾನ್ಫಿಗರೇಟರ್ ತೆರೆಯಲು ಕೋರ್ ಮೇಲೆ ಡಬಲ್ ಕ್ಲಿಕ್ ಮಾಡಿ.
3. ಯಾವ ಪೆರಿಫೆರಲ್‌ಗಳನ್ನು ಪ್ರಾರಂಭಿಸಬೇಕೆಂದು ನಿರ್ದಿಷ್ಟಪಡಿಸಲು ಕೋರ್ ಅನ್ನು ಕಾನ್ಫಿಗರ್ ಮಾಡಿ (ಚಿತ್ರ 3-3)

ಚಿತ್ರ 3-3 • CoreConfigP ಸಂವಾದ ಪೆಟ್ಟಿಗೆ

ಕೋರ್ ರೀಸೆಟ್ ಪಿ
CoreResetP ಅನ್ನು ಕಾನ್ಫಿಗರ್ ಮಾಡಲು:

1. ನಿಮ್ಮ ಸ್ಮಾರ್ಟ್‌ಡಿಸೈನ್‌ನಲ್ಲಿ (ಸಾಮಾನ್ಯವಾಗಿ MSS ಅನ್ನು ನಿದರ್ಶನಗೊಳಿಸಲಾದ ಒಂದು) CoreResetP ಅನ್ನು ನಿದರ್ಶನಗೊಳಿಸಿ.
   ಈ ಕೋರ್ ಅನ್ನು ಲಿಬೆರೊ ಕ್ಯಾಟಲಾಗ್‌ನಲ್ಲಿ, ಪೆರಿಫೆರಲ್ಸ್ ಅಡಿಯಲ್ಲಿ ಕಾಣಬಹುದು.
2. ಕಾನ್ಫಿಗರರೇಟರ್ ಅನ್ನು ತೆರೆಯಲು ಸ್ಮಾರ್ಟ್‌ಡಿಸೈನ್ ಕ್ಯಾನ್ವಾಸ್‌ನ ಒಳಗಿನ ಕೋರ್ ಅನ್ನು ಡಬಲ್ ಕ್ಲಿಕ್ ಮಾಡಿ (ಚಿತ್ರ 3-4).
3. ಕೋರ್ ಅನ್ನು ಇದಕ್ಕೆ ಕಾನ್ಫಿಗರ್ ಮಾಡಿ:
   – ಬಾಹ್ಯ ಮರುಹೊಂದಿಸುವ ನಡವಳಿಕೆಯನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಿ (EXT_RESET_OUT ಪ್ರತಿಪಾದಿಸಲಾಗಿದೆ). ನಾಲ್ಕು ಆಯ್ಕೆಗಳಲ್ಲಿ ಒಂದನ್ನು ಆರಿಸಿ:
   o EXT_RESET_OUT ಅನ್ನು ಎಂದಿಗೂ ಪ್ರತಿಪಾದಿಸಲಾಗಿಲ್ಲ.
   ಪವರ್ ಅಪ್ ರೀಸೆಟ್ (POWER_ON_RESET_N) ಅನ್ನು ಪ್ರತಿಪಾದಿಸಿದರೆ EXT_RESET_OUT ಅನ್ನು ಪ್ರತಿಪಾದಿಸಲಾಗುತ್ತದೆ.
   FAB_RESET_N ಅನ್ನು ಪ್ರತಿಪಾದಿಸಿದರೆ EXT_RESET_OUT ಅನ್ನು ಪ್ರತಿಪಾದಿಸಲಾಗುತ್ತದೆ.
   ಪವರ್ ಅಪ್ ರೀಸೆಟ್ (POWER_ON_RESET_N) ಅಥವಾ FAB_RESET_N ಅನ್ನು ಪ್ರತಿಪಾದಿಸಿದರೆ EXT_RESET_OUT ಅನ್ನು ಪ್ರತಿಪಾದಿಸಲಾಗುತ್ತದೆ.
   – ಸಾಧನದ ಸಂಪುಟವನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಿtage. ಆಯ್ಕೆಮಾಡಿದ ಮೌಲ್ಯವು ಸಂಪುಟಕ್ಕೆ ಹೊಂದಿಕೆಯಾಗಬೇಕುtagಮತ್ತು ನೀವು ಲಿಬೆರೊ ಪ್ರಾಜೆಕ್ಟ್ ಸೆಟ್ಟಿಂಗ್‌ಗಳ ಸಂವಾದ ಪೆಟ್ಟಿಗೆಯಲ್ಲಿ ಆಯ್ಕೆ ಮಾಡಿದ್ದೀರಿ.
   – ನಿಮ್ಮ ವಿನ್ಯಾಸದಲ್ಲಿ ನೀವು ಯಾವ ಪೆರಿಫೆರಲ್‌ಗಳನ್ನು ಬಳಸುತ್ತಿರುವಿರಿ ಎಂಬುದನ್ನು ಸೂಚಿಸಲು ಸೂಕ್ತವಾದ ಚೆಕ್‌ಬಾಕ್ಸ್‌ಗಳನ್ನು ಪರಿಶೀಲಿಸಿ.
   – ಬಾಹ್ಯ DDR ಮೆಮೊರಿ ಸೆಟ್ಟಿಂಗ್ ಸಮಯವನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಿ. ನಿಮ್ಮ ಅಪ್ಲಿಕೇಶನ್‌ನಲ್ಲಿ ಬಳಸಲಾದ ಎಲ್ಲಾ DDR ಮೆಮೊರಿಗಳಿಗೆ ಇದು ಗರಿಷ್ಠ ಮೌಲ್ಯವಾಗಿದೆ (MDDR ಮತ್ತು FDDR). ಈ ನಿಯತಾಂಕವನ್ನು ಕಾನ್ಫಿಗರ್ ಮಾಡಲು ಬಾಹ್ಯ DDR ಮೆಮೊರಿ ಮಾರಾಟಗಾರರ ಡೇಟಾಶೀಟ್ ಅನ್ನು ನೋಡಿ. 200MHz ನಲ್ಲಿ ಚಾಲನೆಯಲ್ಲಿರುವ DDR2 ಮತ್ತು DDR3 ಮೆಮೊರಿಗಳಿಗೆ 200us ಉತ್ತಮ ಡೀಫಾಲ್ಟ್ ಮೌಲ್ಯವಾಗಿದೆ. ಸಿಲಿಕಾನ್‌ನಲ್ಲಿ ಕಾರ್ಯನಿರ್ವಹಿಸುವ ಸಿಮ್ಯುಲೇಶನ್ ಮತ್ತು ಕಾರ್ಯನಿರ್ವಹಿಸುವ ವ್ಯವಸ್ಥೆಯನ್ನು ಖಾತರಿಪಡಿಸಲು ಇದು ಬಹಳ ಮುಖ್ಯವಾದ ನಿಯತಾಂಕವಾಗಿದೆ. ಸೆಟಲ್ಮೆಂಟ್ ಸಮಯಕ್ಕೆ ತಪ್ಪಾದ ಮೌಲ್ಯವು ಸಿಮ್ಯುಲೇಶನ್ ದೋಷಗಳಿಗೆ ಕಾರಣವಾಗಬಹುದು. ಈ ನಿಯತಾಂಕವನ್ನು ಕಾನ್ಫಿಗರ್ ಮಾಡಲು DDR ಮೆಮೊರಿ ಮಾರಾಟಗಾರರ ಡೇಟಾಶೀಟ್ ಅನ್ನು ನೋಡಿ.
   – ನಿಮ್ಮ ವಿನ್ಯಾಸದಲ್ಲಿರುವ ಪ್ರತಿಯೊಂದು SERDES ಬ್ಲಾಕ್‌ಗೆ, ಇವುಗಳನ್ನು ಸೂಚಿಸಲು ಸೂಕ್ತವಾದ ಪೆಟ್ಟಿಗೆಗಳನ್ನು ಪರಿಶೀಲಿಸಿ:
   o PCIe ಅನ್ನು ಬಳಸಲಾಗುತ್ತದೆ
   o PCIe ಹಾಟ್ ರೀಸೆಟ್‌ಗೆ ಬೆಂಬಲ ಅಗತ್ಯವಿದೆ
   o PCIe L2/P2 ಗೆ ಬೆಂಬಲ ಅಗತ್ಯವಿದೆ

ಗಮನಿಸಿ: ನೀವು 090 ಡೈ(M2S090) ಬಳಸುತ್ತಿದ್ದರೆ ಮತ್ತು ನಿಮ್ಮ ವಿನ್ಯಾಸವು SERDESIF ಅನ್ನು ಬಳಸುತ್ತಿದ್ದರೆ, ನೀವು ಈ ಕೆಳಗಿನ ಯಾವುದೇ ಚೆಕ್‌ಬಾಕ್ಸ್‌ಗಳನ್ನು ಪರಿಶೀಲಿಸಬೇಕಾಗಿಲ್ಲ: 'PCIe ಗಾಗಿ ಬಳಸಲಾಗಿದೆ', 'PCIe HotReset ಬೆಂಬಲವನ್ನು ಸೇರಿಸಿ' ಮತ್ತು 'PCIe L2/P2 ಬೆಂಬಲವನ್ನು ಸೇರಿಸಿ'. ನೀವು ಯಾವುದೇ 090 ಅಲ್ಲದ ಸಾಧನವನ್ನು ಬಳಸುತ್ತಿದ್ದರೆ ಮತ್ತು ಒಂದು ಅಥವಾ ಹೆಚ್ಚಿನ SERDESIF ಬ್ಲಾಕ್‌ಗಳನ್ನು ಬಳಸುತ್ತಿದ್ದರೆ, ನೀವು ಸೂಕ್ತವಾದ SERDESIF ವಿಭಾಗದ ಅಡಿಯಲ್ಲಿ ಎಲ್ಲಾ ನಾಲ್ಕು ಚೆಕ್‌ಬಾಕ್ಸ್‌ಗಳನ್ನು ಪರಿಶೀಲಿಸಬೇಕು.
ಗಮನಿಸಿ: ಈ ಕಾನ್ಫಿಗರೇಟರ್‌ನಲ್ಲಿ ನಿಮಗೆ ಲಭ್ಯವಿರುವ ಆಯ್ಕೆಗಳ ಕುರಿತು ವಿವರಗಳಿಗಾಗಿ, CoreResetP ಹ್ಯಾಂಡ್‌ಬುಕ್ ಅನ್ನು ನೋಡಿ.

ಚಿತ್ರ 3-4 • ಕೋರ್‌ರೀಸೆಟ್‌ಪಿಕಾನ್ಫಿಗರರೇಟರ್

25/50MHz ಆಸಿಲೇಟರ್ ಇನ್‌ಸ್ಟಾಂಟಿಯೇಶನ್
CoreConfigP ಮತ್ತು CoreResetP ಗಳನ್ನು ಆನ್-ಚಿಪ್ 25/50MHz RC ಆಸಿಲೇಟರ್‌ನಿಂದ ಗಡಿಯಾರ ಮಾಡಲಾಗುತ್ತದೆ. ನೀವು 25/50MHz ಆಸಿಲೇಟರ್ ಅನ್ನು ಇನ್‌ಸ್ಟಾಂಟಿಯೇಟ್ ಮಾಡಿ ಅದನ್ನು ಈ ಕೋರ್‌ಗಳಿಗೆ ಸಂಪರ್ಕಿಸಬೇಕು.

1. ನಿಮ್ಮ ಸ್ಮಾರ್ಟ್‌ಡಿಸೈನ್‌ಗೆ (ಸಾಮಾನ್ಯವಾಗಿ MSS ಅನ್ನು ಇನ್‌ಸ್ಟಾಂಟಿಯೇಟ್ ಮಾಡಲಾದ) ಚಿಪ್ ಆಸಿಲೇಟರ್‌ಗಳ ಕೋರ್ ಅನ್ನು ಇನ್‌ಸ್ಟಾಂಟಿಯೇಟ್ ಮಾಡಿ. ಈ ಕೋರ್ ಅನ್ನು ಕ್ಲಾಕ್ & ಮ್ಯಾನೇಜ್‌ಮೆಂಟ್ ಅಡಿಯಲ್ಲಿ ಲಿಬೆರೊ ಕ್ಯಾಟಲಾಗ್‌ನಲ್ಲಿ ಕಾಣಬಹುದು.
2. ಚಿತ್ರ 3-5 ರಲ್ಲಿ ತೋರಿಸಿರುವಂತೆ, RC ಆಂದೋಲಕವು FPGA ಬಟ್ಟೆಯನ್ನು ಚಾಲನೆ ಮಾಡುವಂತೆ ಈ ಕೋರ್ ಅನ್ನು ಕಾನ್ಫಿಗರ್ ಮಾಡಿ.

ಚಿತ್ರ 3-5 • ಚಿಪ್ ಆಸಿಲೇಟರ್‌ಗಳ ಕಾನ್ಫಿಗರರೇಟರ್

ಸಿಸ್ಟಮ್ ಮರುಹೊಂದಿಸುವಿಕೆ (SYSRESET) ತತ್ಕ್ಷಣ
SYSRESET ಮ್ಯಾಕ್ರೋ ನಿಮ್ಮ ವಿನ್ಯಾಸಕ್ಕೆ ಸಾಧನ ಮಟ್ಟದ ಮರುಹೊಂದಿಸುವ ಕಾರ್ಯವನ್ನು ಒದಗಿಸುತ್ತದೆ. ಚಿಪ್ ಅನ್ನು ಪವರ್ ಮಾಡಿದಾಗ ಅಥವಾ ಬಾಹ್ಯ ಪಿನ್ DEVRST_N ಅನ್ನು ಅಸ್ಪಷ್ಟಗೊಳಿಸಿದಾಗ/ಡಿ-ಅಸ್ಪಷ್ಟಗೊಳಿಸಿದಾಗಲೆಲ್ಲಾ POWER_ON_RESET_N ಔಟ್‌ಪುಟ್ ಸಿಗ್ನಲ್ ಅನ್ನು ಅಸ್ಪಷ್ಟಗೊಳಿಸಲಾಗುತ್ತದೆ/ಡಿ-ಅಸ್ಪಷ್ಟಗೊಳಿಸಲಾಗುತ್ತದೆ (ಚಿತ್ರ 3-6).
ನಿಮ್ಮ ಸ್ಮಾರ್ಟ್‌ಡಿಸೈನ್‌ಗೆ (ಸಾಮಾನ್ಯವಾಗಿ MSS ಅನ್ನು ಇನ್‌ಸ್ಟಾಂಟಿಯೇಟ್ ಮಾಡಲಾದ) SYSRESET ಮ್ಯಾಕ್ರೋವನ್ನು ಇನ್‌ಸ್ಟಾಂಟಿಯೇಟ್ ಮಾಡಿ. ಈ ಮ್ಯಾಕ್ರೋವನ್ನು ಮ್ಯಾಕ್ರೋ ಲೈಬ್ರರಿ ಅಡಿಯಲ್ಲಿ ಲಿಬೆರೊ ಕ್ಯಾಟಲಾಗ್‌ನಲ್ಲಿ ಕಾಣಬಹುದು. ಈ ಮ್ಯಾಕ್ರೋದ ಯಾವುದೇ ಕಾನ್ಫಿಗರೇಶನ್ ಅಗತ್ಯವಿಲ್ಲ.

ಚಿತ್ರ 3-6 • SYSRESET ಮ್ಯಾಕ್ರೋ

ಒಟ್ಟಾರೆ ಸಂಪರ್ಕ
ನಿಮ್ಮ ವಿನ್ಯಾಸದಲ್ಲಿ MSS, FDDR, SERDESIF, OSC, SYSRESET, CoreConfigP ಮತ್ತು CoreResetP ಕೋರ್‌ಗಳನ್ನು ನೀವು ಇನ್‌ಸ್ಟಾಂಟಿಯೇಟ್ ಮಾಡಿ ಕಾನ್ಫಿಗರ್ ಮಾಡಿದ ನಂತರ, ನೀವು ಅವುಗಳನ್ನು ಪೆರಿಫೆರಲ್ ಇನಿಶಿಯಲೈಸೇಶನ್ ಸಬ್‌ಸಿಸ್ಟಮ್ ಅನ್ನು ರೂಪಿಸಲು ಸಂಪರ್ಕಿಸಬೇಕಾಗುತ್ತದೆ. ಈ ಡಾಕ್ಯುಮೆಂಟ್‌ನಲ್ಲಿ ಸಂಪರ್ಕ ವಿವರಣೆಯನ್ನು ಸರಳೀಕರಿಸಲು, ಇದನ್ನು CoreConfigP ಮತ್ತು CoreResetP ಸಂಬಂಧಿತ ಸಂಪರ್ಕಗಳೊಂದಿಗೆ ಸಂಯೋಜಿತವಾಗಿರುವ APB3 ಕಂಪ್ಲೈಂಟ್ ಕಾನ್ಫಿಗರೇಶನ್ ಡೇಟಾ ಪಾತ್ ಸಂಪರ್ಕಕ್ಕೆ ವಿಂಗಡಿಸಲಾಗಿದೆ.
ಕಾನ್ಫಿಗರೇಶನ್ ಡೇಟಾ ಪಾತ್ ಕನೆಕ್ಟಿವಿಟಿ
ಚಿತ್ರ 3-7 CoreConfigP ಅನ್ನು MSS FIC_2 ಸಿಗ್ನಲ್‌ಗಳು ಮತ್ತು ಪೆರಿಫೆರಲ್‌ಗಳ APB3 ಕಂಪ್ಲೈಂಟ್ ಕಾನ್ಫಿಗರೇಶನ್ ಇಂಟರ್ಫೇಸ್‌ಗಳಿಗೆ ಹೇಗೆ ಸಂಪರ್ಕಿಸುವುದು ಎಂಬುದನ್ನು ತೋರಿಸುತ್ತದೆ.
ಕೋಷ್ಟಕ 3-1 • ಕಾನ್ಫಿಗರೇಶನ್ ಡೇಟಾ ಪಾತ್ ಪೋರ್ಟ್/BIF ಸಂಪರ್ಕಗಳು

ಇಂದ ಪೋರ್ಟ್/ಬಸ್ ಇಂಟರ್ಫೇಸ್ (BIF)/ ಘಟಕ	TO ಪೋರ್ಟ್/ಬಸ್ ಇಂಟರ್ಫೇಸ್ (BIF)/ಘಟಕ
APB S ಪೂರ್ವನಿಗದಿ N/ CoreConfigP	APB S ಪೂರ್ವನಿಗದಿ ಸಂಖ್ಯೆ/ SDIF<0/1/2/3>	APB S ಪೂರ್ವನಿಗದಿ N/ FDDR	ಎಂಡಿಡಿಆರ್ ಎಪಿಬಿ ಎಸ್ ಪ್ರೆಸ್ ಟಿಎನ್/ಎಂಎಸ್ಎಸ್
ಎಪಿಬಿ ಎಸ್ ಪಿಸಿಎಲ್ಕೆ/ ಕೋರ್ ಕಾನ್ಫಿಗ್ಪಿ	ಎಪಿಬಿ ಎಸ್ ಪಿಸಿಎಲ್‌ಕೆ/ಎಸ್‌ಡಿಐಎಫ್	ಎಪಿಬಿ ಎಸ್ ಪಿಸಿಎಲ್‌ಕೆ/ಎಫ್‌ಡಿಡಿಆರ್	MDDR APB S POLK/ MSS
MDDR APBmslave/ ಕೋರ್‌ಕಾನ್ಫಿಗ್			MDDR APB ಗುಲಾಮ (BIF)/MSS
SDIF<0/1/2/ 3> APBmslave/ಕಾನ್ಫಿಗರೇಶನ್	ಎಪಿಬಿ ಗುಲಾಮ (ಬಿಐಎಫ್)/ ಎಸ್‌ಡಿಐಎಫ್<0/1/2/3>
FDDR APBmsslave		ಎಪಿಬಿ ಸ್ಲೇವ್ (ಬಿಐಎಫ್)/ ಎಫ್‌ಡಿಡಿಆರ್
FIC 2 APBmmaster/ ಕೋರ್‌ಕಾನ್ಫಿಗ್‌ಪಿ			ಎಫ್‌ಐಸಿ 2 ಎಪಿಬಿ ಮಾಸ್ಟರ್/ ಎಂಎಸ್‌ಎಸ್

ಚಿತ್ರ 3-7 • FIC_2 APB3 ಉಪ-ವ್ಯವಸ್ಥೆ ಸಂಪರ್ಕ

ಗಡಿಯಾರಗಳು ಮತ್ತು ಸಂಪರ್ಕವನ್ನು ಮರುಹೊಂದಿಸುತ್ತದೆ
ಚಿತ್ರ 3-8 ಕೋರ್‌ರೀಸೆಟ್‌ಪಿ ಅನ್ನು ಬಾಹ್ಯ ಮರುಹೊಂದಿಸುವ ಮೂಲಗಳು ಮತ್ತು ಪೆರಿಫೆರಲ್‌ಗಳ ಕೋರ್ ಮರುಹೊಂದಿಸುವ ಸಿಗ್ನಲ್‌ಗಳಿಗೆ ಹೇಗೆ ಸಂಪರ್ಕಿಸುವುದು ಎಂಬುದನ್ನು ತೋರಿಸುತ್ತದೆ. ಇದು ಕೋರ್‌ರೀಸೆಟ್‌ಪಿ ಅನ್ನು ಪೆರಿಫೆರಲ್‌ಗಳ ಗಡಿಯಾರ ಸಿಂಕ್ರೊನೈಸೇಶನ್ ಸ್ಥಿತಿ ಸಿಗ್ನಲ್‌ಗಳಿಗೆ (ಪಿಎಲ್‌ಎಲ್ ಲಾಕ್ ಸಿಗ್ನಲ್‌ಗಳು) ಹೇಗೆ ಸಂಪರ್ಕಿಸುವುದು ಎಂಬುದನ್ನು ತೋರಿಸುತ್ತದೆ. ಇದರ ಜೊತೆಗೆ, ಕೋರ್‌ಕಾನ್ಫಿಗ್‌ಪಿ ಮತ್ತು ಕೋರ್‌ರೀಸೆಟ್‌ಪಿ ಹೇಗೆ ಸಂಪರ್ಕಗೊಂಡಿವೆ ಎಂಬುದನ್ನು ಇದು ತೋರಿಸುತ್ತದೆ.

ಚಿತ್ರ 3-8 • ಕೋರ್ SF2 ಸಬ್-ಸಿಸ್ಟಮ್ ಸಂಪರ್ಕವನ್ನು ಮರುಹೊಂದಿಸಿ

ಫರ್ಮ್‌ವೇರ್ ಅಪ್ಲಿಕೇಶನ್ ಅನ್ನು ರಚಿಸುವುದು ಮತ್ತು ಕಂಪೈಲ್ ಮಾಡುವುದು

ನೀವು LiberoSoC (ಡಿಸೈನ್ ಫ್ಲೋ ವಿಂಡೋ > ಎಕ್ಸ್‌ಪೋರ್ಟ್ ಫರ್ಮ್‌ವೇರ್ > ಎಕ್ಸ್‌ಪೋರ್ಟ್ ಫರ್ಮ್‌ವೇರ್) ನಿಂದ ಫರ್ಮ್‌ವೇರ್ ಅನ್ನು ರಫ್ತು ಮಾಡಿದಾಗ, ಲಿಬೆರೊ ಈ ಕೆಳಗಿನವುಗಳನ್ನು ಉತ್ಪಾದಿಸುತ್ತದೆ: fileಗಳಲ್ಲಿ /firmware/drivers_config/ sys_config ಫೋಲ್ಡರ್:

• sys_config.c – ಬಾಹ್ಯ ರೆಜಿಸ್ಟರ್‌ಗಳಿಗೆ ಮೌಲ್ಯಗಳನ್ನು ಹೊಂದಿರುವ ಡೇಟಾ ರಚನೆಗಳನ್ನು ಒಳಗೊಂಡಿದೆ.
• sys_config.h – ವಿನ್ಯಾಸದಲ್ಲಿ ಯಾವ ಪೆರಿಫೆರಲ್‌ಗಳನ್ನು ಬಳಸಲಾಗಿದೆ ಮತ್ತು ಅವುಗಳನ್ನು ಪ್ರಾರಂಭಿಸಬೇಕಾಗಿದೆ ಎಂಬುದನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸುವ #define ಹೇಳಿಕೆಗಳನ್ನು ಒಳಗೊಂಡಿದೆ.
• sys_config_mddr_define.h – ರಿಜಿಸ್ಟರ್ಸ್ ಕಾನ್ಫಿಗರೇಶನ್ ಸಂವಾದ ಪೆಟ್ಟಿಗೆಯಲ್ಲಿ ನಮೂದಿಸಲಾದ MDDR ನಿಯಂತ್ರಕ ಸಂರಚನಾ ಡೇಟಾವನ್ನು ಒಳಗೊಂಡಿದೆ.
• sys_config_fddr_define.h – ರಿಜಿಸ್ಟರ್ಸ್ ಕಾನ್ಫಿಗರೇಶನ್ ಸಂವಾದ ಪೆಟ್ಟಿಗೆಯಲ್ಲಿ ನಮೂದಿಸಲಾದ FDDR ನಿಯಂತ್ರಕ ಸಂರಚನಾ ಡೇಟಾವನ್ನು ಒಳಗೊಂಡಿದೆ.
• sys_config_mss_clocks.h - ಇದು file MSS CCC ಕಾನ್ಫಿಗರರೇಟರ್‌ನಲ್ಲಿ ವ್ಯಾಖ್ಯಾನಿಸಲಾದ MSS ಗಡಿಯಾರ ಆವರ್ತನಗಳನ್ನು ಒಳಗೊಂಡಿದೆ. ಈ ಆವರ್ತನಗಳನ್ನು CMSIS ಕೋಡ್‌ನಿಂದ ಅನೇಕ MSS ಡ್ರೈವರ್‌ಗಳಿಗೆ ಸರಿಯಾದ ಗಡಿಯಾರ ಮಾಹಿತಿಯನ್ನು ಒದಗಿಸಲು ಬಳಸಲಾಗುತ್ತದೆ, ಅವರು ತಮ್ಮ ಪೆರಿಫೆರಲ್ ಕ್ಲಾಕ್ (PCLK) ಆವರ್ತನಕ್ಕೆ ಪ್ರವೇಶವನ್ನು ಹೊಂದಿರಬೇಕು (ಉದಾ. MSS UART ಬೌಡ್ ದರ ವಿಭಾಜಕಗಳು ಬೌಡ್ ದರ ಮತ್ತು PCLK ಆವರ್ತನದ ಕಾರ್ಯವಾಗಿದೆ).
• ಸಿಸ್_ಕಾನ್ಫಿಗ್_ಸರ್ಡೆಸಿಫ್_ .ಸಿ – SERDESIF_ ಅನ್ನು ಒಳಗೊಂಡಿದೆ SERDESIF_ ಸಮಯದಲ್ಲಿ ಒದಗಿಸಲಾದ ಸಂರಚನಾ ಡೇಟಾವನ್ನು ನೋಂದಾಯಿಸಿ ವಿನ್ಯಾಸ ರಚನೆಯಲ್ಲಿ ಬ್ಲಾಕ್ ಸಂರಚನೆ.
• ಸಿಸ್_ಕಾನ್ಫಿಗ್_ಸರ್ಡೆಸಿಫ್_ .ಎಚ್ – PMA_READY ಗಾಗಿ ಪೋಲ್ ಮಾಡಬೇಕಾದ ರಿಜಿಸ್ಟರ್ ಕಾನ್ಫಿಗರೇಶನ್ ಜೋಡಿಗಳ ಸಂಖ್ಯೆ ಮತ್ತು ಲೇನ್ ಸಂಖ್ಯೆಯನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸುವ #define ಹೇಳಿಕೆಗಳನ್ನು ಒಳಗೊಂಡಿದೆ (PCIe ಮೋಡ್‌ನಲ್ಲಿ ಮಾತ್ರ).

ಇವುಗಳು fileCMSIS ಕೋಡ್ ಸರಿಯಾಗಿ ಕಂಪೈಲ್ ಮಾಡಲು ಮತ್ತು ನಿಮ್ಮ ಪ್ರಸ್ತುತ ವಿನ್ಯಾಸದ ಬಗ್ಗೆ ಮಾಹಿತಿಯನ್ನು ಒಳಗೊಂಡಿರಲು, ಇದರಲ್ಲಿ ಬಾಹ್ಯ ಸಂರಚನಾ ಡೇಟಾ ಮತ್ತು MSS ಗಾಗಿ ಗಡಿಯಾರ ಸಂರಚನಾ ಮಾಹಿತಿಯೂ ಸೇರಿದೆ.
ಇವುಗಳನ್ನು ಸಂಪಾದಿಸಬೇಡಿ fileಹಸ್ತಚಾಲಿತವಾಗಿ; ಆಯಾ ಪೆರಿಫೆರಲ್‌ಗಳನ್ನು ಹೊಂದಿರುವ ಸ್ಮಾರ್ಟ್‌ಡಿಸೈನ್ ಘಟಕಗಳು ಉತ್ಪತ್ತಿಯಾದಾಗಲೆಲ್ಲಾ ಅವುಗಳನ್ನು ಅನುಗುಣವಾದ ಘಟಕ/ಬಾಹ್ಯ ಡೈರೆಕ್ಟರಿಗಳಿಗೆ ರಚಿಸಲಾಗುತ್ತದೆ. ಯಾವುದೇ ಪೆರಿಫೆರಲ್‌ಗಳ ಕಾನ್ಫಿಗರೇಶನ್ ಡೇಟಾಗೆ ಯಾವುದೇ ಬದಲಾವಣೆಗಳನ್ನು ಮಾಡಿದರೆ, ನೀವು ಫರ್ಮ್‌ವೇರ್ ಪ್ರಾಜೆಕ್ಟ್‌ಗಳನ್ನು ಮರು-ರಫ್ತು ಮಾಡಬೇಕಾಗುತ್ತದೆ ಇದರಿಂದ ನವೀಕರಿಸಿದ ಫರ್ಮ್‌ವೇರ್ fileಗಳನ್ನು (ಮೇಲಿನ ಪಟ್ಟಿಯನ್ನು ನೋಡಿ) ರಫ್ತು ಮಾಡಲಾಗುತ್ತದೆ / firmware/drivers_config/sys_config ಫೋಲ್ಡರ್.
ನೀವು ಫರ್ಮ್‌ವೇರ್ ಅನ್ನು ರಫ್ತು ಮಾಡಿದಾಗ, ಲಿಬೆರೊ SoC ಫರ್ಮ್‌ವೇರ್ ಯೋಜನೆಗಳನ್ನು ರಚಿಸುತ್ತದೆ: ನಿಮ್ಮ ವಿನ್ಯಾಸ ಸಂರಚನೆಯು ಇರುವ ಗ್ರಂಥಾಲಯ fileಗಳು ಮತ್ತು ಡ್ರೈವರ್‌ಗಳನ್ನು ಸಂಕಲಿಸಲಾಗುತ್ತದೆ.
ನೀವು ಯೋಜನೆಯನ್ನು ರಚಿಸಿ ಅನ್ನು ಪರಿಶೀಲಿಸಿದರೆ ನೀವು ಫರ್ಮ್‌ವೇರ್ ಅನ್ನು ರಫ್ತು ಮಾಡುವಾಗ, main.c ಮತ್ತು ಬಳಕೆದಾರ C/H ಅನ್ನು ಸಂಪಾದಿಸಬಹುದಾದ ಅಪ್ಲಿಕೇಶನ್ ಪ್ರಾಜೆಕ್ಟ್ ಅನ್ನು ಹಿಡಿದಿಡಲು ಸಾಫ್ಟ್‌ವೇರ್ SoftConsole/IAR/Keil ಪ್ರಾಜೆಕ್ಟ್ ಅನ್ನು ರಚಿಸಲಾಗುತ್ತದೆ. fileರು. CMSIS ಕೋಡ್ ಅನ್ನು ಸರಿಯಾಗಿ ಕಂಪೈಲ್ ಮಾಡಲು ಮತ್ತು ನಿಮ್ಮ ಹಾರ್ಡ್‌ವೇರ್ ವಿನ್ಯಾಸಕ್ಕೆ ಹೊಂದಿಕೆಯಾಗುವಂತೆ ನಿಮ್ಮ ಫರ್ಮ್‌ವೇರ್ ಅಪ್ಲಿಕೇಶನ್ ಅನ್ನು ಸರಿಯಾಗಿ ಕಾನ್ಫಿಗರ್ ಮಾಡಲು SoftConSole/IAR/Keil ಯೋಜನೆಯನ್ನು ತೆರೆಯಿರಿ.

BFM Fileವಿನ್ಯಾಸವನ್ನು ಅನುಕರಿಸಲು ಬಳಸಲಾಗುತ್ತದೆ

ನಿಮ್ಮ ವಿನ್ಯಾಸಕ್ಕೆ ಸಂಬಂಧಿಸಿದ ಪೆರಿಫೆರಲ್‌ಗಳನ್ನು ಒಳಗೊಂಡಿರುವ ಸ್ಮಾರ್ಟ್‌ಡಿಸೈನ್ ಘಟಕಗಳನ್ನು ನೀವು ಉತ್ಪಾದಿಸಿದಾಗ, ಸಿಮ್ಯುಲೇಶನ್ fileಆಯಾ ಪೆರಿಫೆರಲ್‌ಗಳಿಗೆ ಅನುಗುಣವಾದ s ಅನ್ನು ಉತ್ಪಾದಿಸಲಾಗುತ್ತದೆ /ಸಿಮ್ಯುಲೇಶನ್ ಡೈರೆಕ್ಟರಿ:

• test.bfm - ಉನ್ನತ ಮಟ್ಟದ BFM file SmartFusion2 MSS ಕಾರ್ಟೆಕ್ಸ್-M3 ಪ್ರೊಸೆಸರ್ ಅನ್ನು ವ್ಯಾಯಾಮ ಮಾಡುವ ಯಾವುದೇ ಸಿಮ್ಯುಲೇಶನ್ ಸಮಯದಲ್ಲಿ ಅದನ್ನು ಮೊದಲು ಕಾರ್ಯಗತಗೊಳಿಸಲಾಗುತ್ತದೆ. ಇದು ಆ ಕ್ರಮದಲ್ಲಿ peripheral_init.bfm ಮತ್ತು user.bfm ಅನ್ನು ಕಾರ್ಯಗತಗೊಳಿಸುತ್ತದೆ.
• MDDR_init.bfm – ನಿಮ್ಮ ವಿನ್ಯಾಸವು MDDR ಅನ್ನು ಬಳಸಿದರೆ, ಲಿಬೆರೊ ಇದನ್ನು ಉತ್ಪಾದಿಸುತ್ತದೆ file; ಇದು ನೀವು ನಮೂದಿಸಿದ MSS DDR ಕಾನ್ಫಿಗರೇಶನ್ ರಿಜಿಸ್ಟರ್ ಡೇಟಾದ ಬರವಣಿಗೆಗಳನ್ನು (ಎಡಿಟ್ ರಿಜಿಸ್ಟರ್ಸ್ ಡೈಲಾಗ್‌ಬಾಕ್ಸ್ ಬಳಸಿ ಅಥವಾ MSS_MDDR GUI ನಲ್ಲಿ) MSS DDR ನಿಯಂತ್ರಕ ರಿಜಿಸ್ಟರ್‌ಗಳಲ್ಲಿ ಅನುಕರಿಸುವ BFM ರೈಟ್ ಆಜ್ಞೆಗಳನ್ನು ಒಳಗೊಂಡಿದೆ.
• FDDR_init.bfm – ನಿಮ್ಮ ವಿನ್ಯಾಸವು FDDR ಅನ್ನು ಬಳಸಿದರೆ, ಲಿಬೆರೊ ಇದನ್ನು ಉತ್ಪಾದಿಸುತ್ತದೆ file; ಇದು ಫ್ಯಾಬ್ರಿಕ್ DDR ನಿಯಂತ್ರಕ ರೆಜಿಸ್ಟರ್‌ಗಳಲ್ಲಿ ನೀವು ನಮೂದಿಸಿದ ಫ್ಯಾಬ್ರಿಕ್ DDR ಕಾನ್ಫಿಗರೇಶನ್ ರಿಜಿಸ್ಟರ್ ಡೇಟಾದ ಬರವಣಿಗೆಗಳನ್ನು (ಎಡಿಟ್ ರಿಜಿಸ್ಟರ್ಸ್ ಡೈಲಾಗ್‌ಬಾಕ್ಸ್ ಅಥವಾ FDDR GUI ನಲ್ಲಿ ಬಳಸಿ) ಅನುಕರಿಸುವ BFM ರೈಟ್ ಆಜ್ಞೆಗಳನ್ನು ಒಳಗೊಂಡಿದೆ.
• ಸೆರ್ಡೆಸಿಫ್_ _ಇನಿಟ್.ಬಿಎಫ್ಎಂ – ನಿಮ್ಮ ವಿನ್ಯಾಸವು ಒಂದು ಅಥವಾ ಹೆಚ್ಚಿನ SERDESIF ಬ್ಲಾಕ್‌ಗಳನ್ನು ಬಳಸಿದರೆ, ಲಿಬೆರೊ ಇದನ್ನು ಉತ್ಪಾದಿಸುತ್ತದೆ file ಪ್ರತಿಯೊಂದು SERDESIF_ ಗೂ ಬಳಸಲಾದ ಬ್ಲಾಕ್‌ಗಳು; ಇದು ನೀವು ನಮೂದಿಸಿದ SERDESIF ಕಾನ್ಫಿಗರೇಶನ್ ರಿಜಿಸ್ಟರ್ ಡೇಟಾದ ಬರವಣಿಗೆಗಳನ್ನು ಅನುಕರಿಸುವ BFM ರೈಟ್ ಆಜ್ಞೆಗಳನ್ನು ಒಳಗೊಂಡಿದೆ (ರಿಜಿಸ್ಟರ್‌ಗಳನ್ನು ಸಂಪಾದಿಸು ಸಂವಾದ ಪೆಟ್ಟಿಗೆಯನ್ನು ಬಳಸಿ ಅಥವಾ SERDESIF_ ನಲ್ಲಿ GUI) SERDESIF_ ಗೆ ನೋಂದಾಯಿಸುತ್ತದೆ. SERDESIF ಬ್ಲಾಕ್ ಅನ್ನು PCIe ಆಗಿ ಕಾನ್ಫಿಗರ್ ಮಾಡಿದ್ದರೆ, ಇದು file 2 ರಿಜಿಸ್ಟರ್ ಕಾನ್ಫಿಗರೇಶನ್ ಹಂತಗಳನ್ನು ಪರಿಪೂರ್ಣ ಕ್ರಮದಲ್ಲಿ ಕಾರ್ಯಗತಗೊಳಿಸುವುದನ್ನು ನಿಯಂತ್ರಿಸುವ ಕೆಲವು #define ಹೇಳಿಕೆಗಳನ್ನು ಸಹ ಹೊಂದಿದೆ.
• user.bfm – ಬಳಕೆದಾರ ಆಜ್ಞೆಗಳನ್ನು ಒಳಗೊಂಡಿದೆ. peripheral_init.bfm ಪೂರ್ಣಗೊಂಡ ನಂತರ ಈ ಆಜ್ಞೆಗಳನ್ನು ಕಾರ್ಯಗತಗೊಳಿಸಲಾಗುತ್ತದೆ. ಇದನ್ನು ಸಂಪಾದಿಸಿ file ನಿಮ್ಮ BFM ಆಜ್ಞೆಗಳನ್ನು ನಮೂದಿಸಲು.
• ಸೆರ್ಡೆಸಿಫ್_ _ಬಳಕೆದಾರ.bfm – ಬಳಕೆದಾರ ಆಜ್ಞೆಗಳನ್ನು ಒಳಗೊಂಡಿದೆ. ಇದನ್ನು ಸಂಪಾದಿಸಿ file ನಿಮ್ಮ BFM ಆಜ್ಞೆಗಳನ್ನು ನಮೂದಿಸಲು. ನೀವು SERDESIF_ ಅನ್ನು ಕಾನ್ಫಿಗರ್ ಮಾಡಿದ್ದರೆ ಇದನ್ನು ಬಳಸಿ. BFM PCIe ಸಿಮ್ಯುಲೇಶನ್ ಮೋಡ್‌ನಲ್ಲಿ ಮತ್ತು AXI/AHBLite ಮಾಸ್ಟರ್ ಆಗಿ ನಿರ್ಬಂಧಿಸಿ. ನೀವು SERDESIF_ ಅನ್ನು ಕಾನ್ಫಿಗರ್ ಮಾಡಿದ್ದರೆ RTL ಸಿಮ್ಯುಲೇಶನ್ ಮೋಡ್‌ನಲ್ಲಿ ಬ್ಲಾಕ್ ಮಾಡಿ, ನಿಮಗೆ ಇದು ಅಗತ್ಯವಿಲ್ಲ file.

ನೀವು ಪ್ರತಿ ಬಾರಿ ಸಿಮ್ಯುಲೇಶನ್ ಅನ್ನು ಆಹ್ವಾನಿಸಿದಾಗ, ಈ ಕೆಳಗಿನ ಎರಡು ಸಿಮ್ಯುಲೇಶನ್‌ಗಳು fileಗಳನ್ನು ಮರುಸೃಷ್ಟಿಸಲಾಗಿದೆ ನವೀಕರಿಸಿದ ವಿಷಯಗಳೊಂದಿಗೆ / ಸಿಮ್ಯುಲೇಶನ್ ಡೈರೆಕ್ಟರಿ:

• ಸಬ್‌ಸಿಸ್ಟಮ್.ಬಿಎಫ್‌ಎಂ – ನಿಮ್ಮ ವಿನ್ಯಾಸದಲ್ಲಿ ಬಳಸಲಾದ ಪ್ರತಿಯೊಂದು ಪೆರಿಫೆರಲ್‌ಗೆ #define ಹೇಳಿಕೆಗಳನ್ನು ಒಳಗೊಂಡಿರುತ್ತದೆ, ಅದು ಪ್ರತಿ ಪೆರಿಫೆರಲ್‌ಗೆ ಅನುಗುಣವಾಗಿ ಕಾರ್ಯಗತಗೊಳಿಸಬೇಕಾದ peripheral_init.bfm ನ ನಿರ್ದಿಷ್ಟ ವಿಭಾಗವನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸುತ್ತದೆ.
• ಬಾಹ್ಯ_init.bfm – ನೀವು main() ಕಾರ್ಯವಿಧಾನವನ್ನು ನಮೂದಿಸುವ ಮೊದಲು CRTEX-M3 ನಲ್ಲಿ CMSIS:: SystemInit() ಕಾರ್ಯವನ್ನು ಅನುಕರಿಸುವ BFM ಕಾರ್ಯವಿಧಾನವನ್ನು ಒಳಗೊಂಡಿದೆ. ಇದು ವಿನ್ಯಾಸದಲ್ಲಿ ಬಳಸಲಾದ ಯಾವುದೇ ಬಾಹ್ಯ ಸಾಧನದ ಸಂರಚನಾ ಡೇಟಾವನ್ನು ಸರಿಯಾದ ಬಾಹ್ಯ ಸಂರಚನಾ ನೋಂದಣಿಗಳಿಗೆ ನಕಲಿಸುತ್ತದೆ ಮತ್ತು ನಂತರ ನೀವು ಈ ಬಾಹ್ಯ ಸಾಧನಗಳನ್ನು ಬಳಸಬಹುದು ಎಂದು ಪ್ರತಿಪಾದಿಸುವ ಮೊದಲು ಎಲ್ಲಾ ಬಾಹ್ಯ ಸಾಧನಗಳು ಸಿದ್ಧವಾಗುವವರೆಗೆ ಕಾಯುತ್ತದೆ. ಇದು MDDR_init.bfm ಮತ್ತು FDDR_init.bfm ಅನ್ನು ಕಾರ್ಯಗತಗೊಳಿಸುತ್ತದೆ.

ಇವುಗಳನ್ನು ಬಳಸಿಕೊಂಡು ಉತ್ಪಾದಿಸಲಾಗುತ್ತದೆ files ನಲ್ಲಿ, ನಿಮ್ಮ ವಿನ್ಯಾಸದಲ್ಲಿರುವ DDR ನಿಯಂತ್ರಕಗಳನ್ನು ಸ್ವಯಂಚಾಲಿತವಾಗಿ ಕಾನ್ಫಿಗರ್ ಮಾಡಲಾಗುತ್ತದೆ, SmartFusion2 ಸಾಧನದಲ್ಲಿ ಏನಾಗುತ್ತದೆ ಎಂಬುದನ್ನು ಅನುಕರಿಸುತ್ತದೆ. ನೀವು user.bfm ಅನ್ನು ಸಂಪಾದಿಸಬಹುದು. file ನಿಮ್ಮ ವಿನ್ಯಾಸವನ್ನು ಅನುಕರಿಸಲು ಅಗತ್ಯವಿರುವ ಯಾವುದೇ ಆಜ್ಞೆಗಳನ್ನು ಸೇರಿಸಲು (ಕಾರ್ಟೆಕ್ಸ್-M3 ಮಾಸ್ಟರ್ ಆಗಿದೆ). ಪೆರಿಫೆರಲ್‌ಗಳನ್ನು ಪ್ರಾರಂಭಿಸಿದ ನಂತರ ಈ ಆಜ್ಞೆಗಳನ್ನು ಕಾರ್ಯಗತಗೊಳಿಸಲಾಗುತ್ತದೆ. test.bfm, subsystem.bfm, peripheral_init.bfm, MDDR_init.bfm, FDDR_init.bfm ಅನ್ನು ಸಂಪಾದಿಸಬೇಡಿ. fileಗಳು ಮತ್ತು SERDESIF_ _ಇನಿಟ್.ಬಿಎಫ್ಎಂ files.

ಉತ್ಪನ್ನ ಬೆಂಬಲ

ಮೈಕ್ರೋಸೆಮಿ SoC ಪ್ರಾಡಕ್ಟ್ಸ್ ಗ್ರೂಪ್ ತನ್ನ ಉತ್ಪನ್ನಗಳನ್ನು ವಿವಿಧ ಬೆಂಬಲ ಸೇವೆಗಳೊಂದಿಗೆ ಬೆಂಬಲಿಸುತ್ತದೆ, ಗ್ರಾಹಕ ಸೇವೆ, ಗ್ರಾಹಕ ತಾಂತ್ರಿಕ ಬೆಂಬಲ ಕೇಂದ್ರ, a webಸೈಟ್, ಎಲೆಕ್ಟ್ರಾನಿಕ್ ಮೇಲ್ ಮತ್ತು ವಿಶ್ವಾದ್ಯಂತ ಮಾರಾಟ ಕಚೇರಿಗಳು.
ಈ ಅನುಬಂಧವು ಮೈಕ್ರೋಸೆಮಿ SoC ಉತ್ಪನ್ನಗಳ ಗುಂಪನ್ನು ಸಂಪರ್ಕಿಸುವ ಮತ್ತು ಈ ಬೆಂಬಲ ಸೇವೆಗಳನ್ನು ಬಳಸುವ ಬಗ್ಗೆ ಮಾಹಿತಿಯನ್ನು ಒಳಗೊಂಡಿದೆ.
ಗ್ರಾಹಕ ಸೇವೆ
ಉತ್ಪನ್ನ ಬೆಲೆ, ಉತ್ಪನ್ನ ಅಪ್‌ಗ್ರೇಡ್‌ಗಳು, ಅಪ್‌ಡೇಟ್ ಮಾಹಿತಿ, ಆರ್ಡರ್ ಸ್ಥಿತಿ ಮತ್ತು ದೃಢೀಕರಣದಂತಹ ತಾಂತ್ರಿಕವಲ್ಲದ ಉತ್ಪನ್ನ ಬೆಂಬಲಕ್ಕಾಗಿ ಗ್ರಾಹಕ ಸೇವೆಯನ್ನು ಸಂಪರ್ಕಿಸಿ.
ಉತ್ತರ ಅಮೆರಿಕಾದಿಂದ, ಕರೆ ಮಾಡಿ 800.262.1060
ಪ್ರಪಂಚದ ಉಳಿದ ಭಾಗಗಳಿಂದ, ಕರೆ ಮಾಡಿ 650.318.4460
ಫ್ಯಾಕ್ಸ್, ಜಗತ್ತಿನ ಎಲ್ಲಿಂದಲಾದರೂ, 408.643.6913
ಗ್ರಾಹಕ ತಾಂತ್ರಿಕ ಬೆಂಬಲ ಕೇಂದ್ರ
ಮೈಕ್ರೋಸೆಮಿ SoC ಪ್ರಾಡಕ್ಟ್ಸ್ ಗ್ರೂಪ್ ತನ್ನ ಗ್ರಾಹಕ ತಾಂತ್ರಿಕ ಬೆಂಬಲ ಕೇಂದ್ರವನ್ನು ಹೆಚ್ಚು ನುರಿತ ಇಂಜಿನಿಯರ್‌ಗಳೊಂದಿಗೆ ಹೊಂದಿದೆ, ಅವರು ಮೈಕ್ರೋಸೆಮಿ SoC ಉತ್ಪನ್ನಗಳ ಕುರಿತು ನಿಮ್ಮ ಹಾರ್ಡ್‌ವೇರ್, ಸಾಫ್ಟ್‌ವೇರ್ ಮತ್ತು ವಿನ್ಯಾಸ ಪ್ರಶ್ನೆಗಳಿಗೆ ಉತ್ತರಿಸಲು ಸಹಾಯ ಮಾಡುತ್ತಾರೆ. ಗ್ರಾಹಕ ತಾಂತ್ರಿಕ ಬೆಂಬಲ ಕೇಂದ್ರವು ಅಪ್ಲಿಕೇಶನ್ ಟಿಪ್ಪಣಿಗಳು, ಸಾಮಾನ್ಯ ವಿನ್ಯಾಸ ಚಕ್ರ ಪ್ರಶ್ನೆಗಳಿಗೆ ಉತ್ತರಗಳು, ತಿಳಿದಿರುವ ಸಮಸ್ಯೆಗಳ ದಾಖಲೀಕರಣ ಮತ್ತು ವಿವಿಧ FAQ ಗಳನ್ನು ರಚಿಸಲು ಹೆಚ್ಚಿನ ಸಮಯವನ್ನು ಕಳೆಯುತ್ತದೆ. ಆದ್ದರಿಂದ, ನೀವು ನಮ್ಮನ್ನು ಸಂಪರ್ಕಿಸುವ ಮೊದಲು, ದಯವಿಟ್ಟು ನಮ್ಮ ಆನ್‌ಲೈನ್ ಸಂಪನ್ಮೂಲಗಳಿಗೆ ಭೇಟಿ ನೀಡಿ. ನಿಮ್ಮ ಪ್ರಶ್ನೆಗಳಿಗೆ ನಾವು ಈಗಾಗಲೇ ಉತ್ತರಿಸಿರುವ ಸಾಧ್ಯತೆಯಿದೆ.
ತಾಂತ್ರಿಕ ಬೆಂಬಲ
ಗ್ರಾಹಕ ಬೆಂಬಲವನ್ನು ಭೇಟಿ ಮಾಡಿ webಸೈಟ್ (www.microsemi.com/soc/support/search/default.aspx) ಹೆಚ್ಚಿನ ಮಾಹಿತಿ ಮತ್ತು ಬೆಂಬಲಕ್ಕಾಗಿ. ಹುಡುಕಬಹುದಾದ ಅನೇಕ ಉತ್ತರಗಳು ಲಭ್ಯವಿದೆ web ಸಂಪನ್ಮೂಲವು ರೇಖಾಚಿತ್ರಗಳು, ವಿವರಣೆಗಳು ಮತ್ತು ಇತರ ಸಂಪನ್ಮೂಲಗಳಿಗೆ ಲಿಂಕ್‌ಗಳನ್ನು ಒಳಗೊಂಡಿರುತ್ತದೆ webಸೈಟ್.
Webಸೈಟ್
ನೀವು SoC ಮುಖಪುಟದಲ್ಲಿ ವಿವಿಧ ತಾಂತ್ರಿಕ ಮತ್ತು ತಾಂತ್ರಿಕವಲ್ಲದ ಮಾಹಿತಿಯನ್ನು ಬ್ರೌಸ್ ಮಾಡಬಹುದು www.microsemi.com/soc.
ಗ್ರಾಹಕ ತಾಂತ್ರಿಕ ಬೆಂಬಲ ಕೇಂದ್ರವನ್ನು ಸಂಪರ್ಕಿಸಲಾಗುತ್ತಿದೆ
ಹೆಚ್ಚು ನುರಿತ ಎಂಜಿನಿಯರ್‌ಗಳು ತಾಂತ್ರಿಕ ಬೆಂಬಲ ಕೇಂದ್ರದ ಸಿಬ್ಬಂದಿ. ತಾಂತ್ರಿಕ ಬೆಂಬಲ ಕೇಂದ್ರವನ್ನು ಇಮೇಲ್ ಮೂಲಕ ಅಥವಾ ಮೈಕ್ರೋಸೆಮಿ SoC ಉತ್ಪನ್ನಗಳ ಗುಂಪಿನ ಮೂಲಕ ಸಂಪರ್ಕಿಸಬಹುದು webಸೈಟ್.
ಇಮೇಲ್
ನಿಮ್ಮ ತಾಂತ್ರಿಕ ಪ್ರಶ್ನೆಗಳನ್ನು ನೀವು ನಮ್ಮ ಇಮೇಲ್ ವಿಳಾಸಕ್ಕೆ ಸಂವಹಿಸಬಹುದು ಮತ್ತು ಇಮೇಲ್, ಫ್ಯಾಕ್ಸ್ ಅಥವಾ ಫೋನ್ ಮೂಲಕ ಉತ್ತರಗಳನ್ನು ಮರಳಿ ಪಡೆಯಬಹುದು. ಅಲ್ಲದೆ, ನೀವು ವಿನ್ಯಾಸ ಸಮಸ್ಯೆಗಳನ್ನು ಹೊಂದಿದ್ದರೆ, ನಿಮ್ಮ ವಿನ್ಯಾಸವನ್ನು ಇಮೇಲ್ ಮಾಡಬಹುದು fileನೆರವು ಪಡೆಯಲು ರು.
ನಾವು ದಿನವಿಡೀ ಇಮೇಲ್ ಖಾತೆಯನ್ನು ನಿರಂತರವಾಗಿ ಮೇಲ್ವಿಚಾರಣೆ ಮಾಡುತ್ತೇವೆ. ನಿಮ್ಮ ವಿನಂತಿಯನ್ನು ನಮಗೆ ಕಳುಹಿಸುವಾಗ, ನಿಮ್ಮ ವಿನಂತಿಯ ಸಮರ್ಥ ಪ್ರಕ್ರಿಯೆಗಾಗಿ ದಯವಿಟ್ಟು ನಿಮ್ಮ ಪೂರ್ಣ ಹೆಸರು, ಕಂಪನಿಯ ಹೆಸರು ಮತ್ತು ನಿಮ್ಮ ಸಂಪರ್ಕ ಮಾಹಿತಿಯನ್ನು ಸೇರಿಸಲು ಮರೆಯದಿರಿ.
ತಾಂತ್ರಿಕ ಬೆಂಬಲ ಇಮೇಲ್ ವಿಳಾಸ soc_tech@microsemi.com.
ನನ್ನ ಪ್ರಕರಣಗಳು
ಮೈಕ್ರೋಸೆಮಿ SoC ಪ್ರಾಡಕ್ಟ್ಸ್ ಗ್ರೂಪ್ ಗ್ರಾಹಕರು ಆನ್‌ಲೈನ್‌ನಲ್ಲಿ ತಾಂತ್ರಿಕ ಪ್ರಕರಣಗಳನ್ನು ಸಲ್ಲಿಸಬಹುದು ಮತ್ತು ಟ್ರ್ಯಾಕ್ ಮಾಡಬಹುದು ನನ್ನ ಪ್ರಕರಣಗಳು.
US ನ ಹೊರಗೆ
US ಸಮಯ ವಲಯಗಳ ಹೊರಗೆ ಸಹಾಯದ ಅಗತ್ಯವಿರುವ ಗ್ರಾಹಕರು ಇಮೇಲ್ ಮೂಲಕ ತಾಂತ್ರಿಕ ಬೆಂಬಲವನ್ನು ಸಂಪರ್ಕಿಸಬಹುದು (soc_tech@microsemi.com) ಅಥವಾ ಸ್ಥಳೀಯ ಮಾರಾಟ ಕಚೇರಿಯನ್ನು ಸಂಪರ್ಕಿಸಿ. ಮಾರಾಟ ಕಚೇರಿ ಪಟ್ಟಿಗಳನ್ನು ಇಲ್ಲಿ ಕಾಣಬಹುದು www.microsemi.com/soc/company/contact/default.aspx.
ITAR ತಾಂತ್ರಿಕ ಬೆಂಬಲ
ಇಂಟರ್ನ್ಯಾಷನಲ್ ಟ್ರಾಫಿಕ್ ಇನ್ ಆರ್ಮ್ಸ್ ರೆಗ್ಯುಲೇಷನ್ಸ್ (ITAR) ನಿಂದ ನಿಯಂತ್ರಿಸಲ್ಪಡುವ RH ಮತ್ತು RT FPGA ಗಳ ತಾಂತ್ರಿಕ ಬೆಂಬಲಕ್ಕಾಗಿ ನಮ್ಮನ್ನು ಸಂಪರ್ಕಿಸಿ soc_tech_itar@microsemi.com. ಪರ್ಯಾಯವಾಗಿ, ನನ್ನ ಪ್ರಕರಣಗಳಲ್ಲಿ, ITAR ಡ್ರಾಪ್-ಡೌನ್ ಪಟ್ಟಿಯಲ್ಲಿ ಹೌದು ಆಯ್ಕೆಮಾಡಿ. ITAR-ನಿಯಂತ್ರಿತ ಮೈಕ್ರೋಸೆಮಿ FPGAಗಳ ಸಂಪೂರ್ಣ ಪಟ್ಟಿಗಾಗಿ, ITAR ಗೆ ಭೇಟಿ ನೀಡಿ web ಪುಟ.
ಮೈಕ್ರೋಸೆಮಿ ಕಾರ್ಪೊರೇಷನ್ (NASDAQ: MSCC) ಸೆಮಿಕಂಡಕ್ಟರ್ ಪರಿಹಾರಗಳ ಸಮಗ್ರ ಪೋರ್ಟ್ಫೋಲಿಯೊವನ್ನು ನೀಡುತ್ತದೆ: ಏರೋಸ್ಪೇಸ್, ​​ರಕ್ಷಣೆ ಮತ್ತು ಭದ್ರತೆ; ಉದ್ಯಮ ಮತ್ತು ಸಂವಹನ; ಮತ್ತು ಕೈಗಾರಿಕಾ ಮತ್ತು ಪರ್ಯಾಯ ಶಕ್ತಿ ಮಾರುಕಟ್ಟೆಗಳು. ಉತ್ಪನ್ನಗಳಲ್ಲಿ ಹೆಚ್ಚಿನ ಕಾರ್ಯಕ್ಷಮತೆ, ಹೆಚ್ಚಿನ ವಿಶ್ವಾಸಾರ್ಹತೆ ಅನಲಾಗ್ ಮತ್ತು RF ಸಾಧನಗಳು, ಮಿಶ್ರ ಸಿಗ್ನಲ್ ಮತ್ತು RF ಇಂಟಿಗ್ರೇಟೆಡ್ ಸರ್ಕ್ಯೂಟ್‌ಗಳು, ಗ್ರಾಹಕೀಯಗೊಳಿಸಬಹುದಾದ SoC ಗಳು, FPGA ಗಳು ಮತ್ತು ಸಂಪೂರ್ಣ ಉಪವ್ಯವಸ್ಥೆಗಳು ಸೇರಿವೆ. ಮೈಕ್ರೋಸೆಮಿಯು ಕ್ಯಾಲಿಫೋರ್ನಿಯಾದ ಅಲಿಸೊ ವಿಯೆಜೊದಲ್ಲಿ ಪ್ರಧಾನ ಕಛೇರಿಯನ್ನು ಹೊಂದಿದೆ. ಇಲ್ಲಿ ಇನ್ನಷ್ಟು ತಿಳಿಯಿರಿ www.microsemi.com.
© 2014 ಮೈಕ್ರೋಸೆಮಿ ಕಾರ್ಪೊರೇಷನ್. ಎಲ್ಲ ಹಕ್ಕುಗಳನ್ನು ಕಾಯ್ದಿರಿಸಲಾಗಿದೆ. ಮೈಕ್ರೋಸೆಮಿ ಮತ್ತು ಮೈಕ್ರೋಸೆಮಿ ಲೋಗೋ ಮೈಕ್ರೋಸೆಮಿ ಕಾರ್ಪೊರೇಶನ್‌ನ ಟ್ರೇಡ್‌ಮಾರ್ಕ್‌ಗಳಾಗಿವೆ. ಎಲ್ಲಾ ಇತರ ಟ್ರೇಡ್‌ಮಾರ್ಕ್‌ಗಳು ಮತ್ತು ಸೇವಾ ಗುರುತುಗಳು ಆಯಾ ಮಾಲೀಕರ ಆಸ್ತಿಯಾಗಿದೆ.

5-02-00384-1/08.14ಮೈಕ್ರೋಸೆಮಿ ಕಾರ್ಪೊರೇಟ್ ಪ್ರಧಾನ ಕಛೇರಿ
ಒನ್ ಎಂಟರ್‌ಪ್ರೈಸ್, ಅಲಿಸೊ ವಿಜೊ ಸಿಎ 92656 ಯುಎಸ್‌ಎ
USA ಒಳಗೆ: +1 949-380-6100
ಮಾರಾಟ: +1 949-380-6136
ಫ್ಯಾಕ್ಸ್: +1 949-215-4996

ದಾಖಲೆಗಳು / ಸಂಪನ್ಮೂಲಗಳು

ಮೈಕ್ರೋಸೆಮಿ ಸ್ಮಾರ್ಟ್‌ಫ್ಯೂಷನ್2 ಡಿಡಿಆರ್ ನಿಯಂತ್ರಕ ಮತ್ತು ಸೀರಿಯಲ್ ಹೈ ಸ್ಪೀಡ್ ನಿಯಂತ್ರಕ [ಪಿಡಿಎಫ್] ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ ಸ್ಮಾರ್ಟ್ಫ್ಯೂಷನ್2 ಡಿಡಿಆರ್ ನಿಯಂತ್ರಕ ಮತ್ತು ಸೀರಿಯಲ್ ಹೈ ಸ್ಪೀಡ್ ನಿಯಂತ್ರಕ, ಸ್ಮಾರ್ಟ್ಫ್ಯೂಷನ್2 ಡಿಡಿಆರ್, ನಿಯಂತ್ರಕ ಮತ್ತು ಸೀರಿಯಲ್ ಹೈ ಸ್ಪೀಡ್ ನಿಯಂತ್ರಕ, ಹೈ ಸ್ಪೀಡ್ ನಿಯಂತ್ರಕ

ಉಲ್ಲೇಖಗಳು

• ಬಳಕೆದಾರ ಕೈಪಿಡಿ