SmartFusion2
DDR хянагч ба цуврал өндөр хурдны хянагч
Эхлүүлэх арга зүй
Хэрэглэгчийн гарын авлага

Танилцуулга

SmartFusion2 төхөөрөмж ашиглан дизайн хийхдээ хэрэв та хоёр DDR хянагч (FDDR эсвэл MDDR) эсвэл Цуваа өндөр хурдны хянагч (SERDESIF) блокуудын аль нэгийг ашигладаг бол эдгээр блокуудын тохиргооны бүртгэлийг эхлэхээс өмнө эхлүүлэх ёстой. тэдгээрийг ашиглаж болно. Жишээ ньample, DDR хянагчийн хувьд та DDR горим (DDR3/DDR2/LPDDR), PHY өргөн, тэсрэлт горим болон ECC-ийг тохируулах ёстой.
Үүнтэй адилаар, PCIe төгсгөлийн цэг болгон ашигладаг SERDESIF блокийн хувьд та PCIE BAR-ыг AXI (эсвэл AHB) цонхонд тохируулах ёстой.
Энэ баримт бичиг нь асаалттай үед DDR хянагч болон SERDESIF блокуудыг автоматаар эхлүүлдэг Libero загварыг бий болгоход шаардлагатай алхмуудыг тайлбарладаг. Энэ нь суулгагдсан дизайны урсгалд ашиглагддаг Libero SOC-ээс програм хангамжийн кодыг хэрхэн үүсгэхийг тайлбарладаг.
Үйлдлийн онолын дэлгэрэнгүй тайлбарыг эхлээд өгсөн болно.
Дараагийн хэсэг нь дизайны хүчирхэг хэрэгсэл болох Libero SoC System Builder-ийг ашиглан ийм загварыг хэрхэн бүтээх талаар тайлбарласан бөгөөд хэрэв та дизайндаа DDR эсвэл SERDESIF блок ашиглаж байгаа бол бусад боломжуудын дунд "эхлүүлэх" шийдлийг бий болгодог.
Дараагийн хэсэгт SmartFusion2 System Builder ашиглахгүйгээр иж бүрэн "эхлүүлэх" шийдлийг хэрхэн нэгтгэх талаар тайлбарлана. Энэ нь хэрэв та System Builder-г ашиглахыг хүсэхгүй байгаа бол юу хийх хэрэгтэйг тайлбарлахаас гадна System Builder хэрэглүүр нь танд яг юу үүсгэж байгааг тайлбарлах болно. Энэ хэсэг нь:

• DDR хянагч болон SERDESIF тохиргооны бүртгэлүүдийн тохиргооны өгөгдлийг үүсгэх
• FPGA логикийг бий болгох нь тохиргооны өгөгдлийг өөр өөр ASIC тохиргооны бүртгэл рүү шилжүүлэхэд шаардлагатай.

Эцэст нь бид үүсгэсэн зүйлийг дүрсэлдэг fileхолбоотой:

• Програм хангамжийн "эхлүүлэх" шийдлийг бий болгох.
• DDR "эхлүүлэх" шийдлийн дизайны загварчлал.

DDR хянагч болон SERDESIF тохиргооны бүртгэлийн талаарх дэлгэрэнгүй мэдээллийг дараахаас үзнэ үү Microsemi SmartFusion2 Өндөр хурдны цуваа ба DDR интерфейсийн хэрэглэгчийн гарын авлага.

Үйл ажиллагааны онол

Захын төхөөрөмжийг эхлүүлэх шийдэл нь дараах үндсэн бүрэлдэхүүн хэсгүүдийг ашигладаг.

• Cortex-M3 дээр ажилладаг CMSIS SystemInit() функц нь эхлүүлэх процессыг зохицуулдаг.
• Дагалдах төхөөрөмжүүдийн тохиргооны бүртгэлийг эхлүүлдэг CoreConfigP зөөлөн IP цөм.
• CoreResetP зөөлөн IP цөм нь MSS, DDR контроллерууд болон SERDESIF блокуудыг дахин тохируулах дарааллыг удирддаг.

Захын төхөөрөмжийг эхлүүлэх процесс дараах байдлаар ажиллана.

1. Дахин тохируулсны дараа Cortex-M3 нь CMSIS SystemInit() функцийг ажиллуулдаг. Энэ функц нь програмын main() функцийг гүйцэтгэхээс өмнө автоматаар ажиллана.
   CoreResetP гаралтын дохио MSS_HPMS_READY нь эхлүүлэх үйл явцын эхэнд тавигдах бөгөөд энэ нь MSS болон бүх дагалдах төхөөрөмжүүд (MDDR-ээс бусад) холбоо барихад бэлэн байгааг харуулж байна.
2. SystemInit() функц нь MSS FIC_2 APB3 автобусаар дамжуулан DDR контроллерууд болон SERDESIF тохиргооны бүртгэлд тохиргооны өгөгдлийг бичдэг. Энэ интерфэйс нь FPGA даавуунд бүтээгдсэн зөөлөн CoreConfigP цөмд холбогдсон.
3. Бүх регистрүүдийг тохируулсны дараа SystemInit() функц нь CoreConfigP хяналтын регистрүүд рүү бичиж, бүртгэлийн тохиргооны үе шат дууссаныг заана; Дараа нь CoreConfigP гаралтын CONFIG1_DONE болон CONIG2_DONE дохиог баталгаажуулна.
   Загварт ашигласан нэмэлт төхөөрөмжөөс хамааран бүртгэлийн тохиргооны хоёр үе шат (CONFIG1 ба CONFIG2) байдаг.
4. Хэрэв MDDR/FDDR-ийн аль нэгийг эсвэл хоёуланг нь ашигласан бөгөөд SERDESIF блокуудын аль нь ч загварт ашиглагдаагүй бол регистрийн тохиргооны нэг үе шат байна. CoreConfigP гаралтын дохио CONFIG1_DONE болон CONIG2_DONE хоёулаа ямар ч хүлээх/сааталгүйгээр ар араас нь батлагдана.
   Хэрэв дизайнд PCIe бус горимд байгаа нэг буюу хэд хэдэн SERDESIF блок ашигласан бол регистрийн тохиргооны зөвхөн нэг үе шат байна. CONFIG1_DONE болон CONIG2_DONE-г ямар ч хүлээх/сааталгүйгээр ар араас нь баталгаажуулна.
   Хэрэв дизайнд PCIe горимд байгаа нэг буюу хэд хэдэн SERDESIF блок ашигласан бол бүртгэлийн тохиргооны хоёр үе шаттай. Бүртгэлийн тохиргооны эхний үе шат дууссаны дараа CONFIG1_DONE-г баталгаажуулна. SERDESIF систем болон эгнээний бүртгэлийг энэ үе шатанд тохируулсан. Хэрэв SERDESIF нь PCIE бус горимд тохируулагдсан бол CONFIG2_DONE дохиог мөн нэн даруй баталгаажуулна.
5. Дараа нь регистрийн тохиргооны хоёр дахь үе шат (хэрэв SERDESIF нь PCIE горимд тохируулагдсан бол). Хоёрдахь үе шатанд дараах янз бүрийн үйл явдлууд тохиолдож байна.
   – CoreResetP нь ашигласан SERDESIF блок бүрт харгалзах PHY_RESET_N болон CORE_RESET_N дохиог хүчингүй болгодог. Энэ нь мөн бүх SERDESIF блокууд дахин тохируулагдсаны дараа SDIF_RELEASED гаралтын дохиог баталгаажуулдаг. Энэхүү SDIF_RELEASED дохиог CoreConfigP-д SERDESIF цөм дахин тохируулаагүй бөгөөд регистрийн тохиргооны хоёр дахь үе шатанд бэлэн болсныг харуулахад ашигладаг.
   – SDIF_RELEASED дохиог баталгаажуулсны дараа SystemInit() функц нь тохирох SERDESIF эгнээнд PMA_READY-г баталгаажуулах санал асуулга явуулж эхэлдэг. PMA_READY батлагдмагц SERDESIF регистрүүдийн хоёр дахь багцыг (PCIE регистр) SystemInit() функцээр тохируулж/бичдэг.
6. Бүх PCIE регистрүүдийг тохируулсны дараа SystemInit() функц нь CoreConfigP хяналтын регистрүүд рүү бичиж регистрийн тохиргооны хоёр дахь үе шат дууссаныг илтгэнэ; Дараа нь CoreConfigP гаралтын дохио CONIG2_DONE батлагдана.
7. CoreResetP нь дээрх дохионы баталгаажуулалтаас гадна дараах функцуудыг гүйцэтгэх замаар янз бүрийн блокуудыг эхлүүлэх ажлыг удирддаг.
   – FDDR үндсэн дахин тохируулгыг хүчингүй болгож байна
   – SERDESIF-ийг хүчингүй болгосноор PHY болон CORE тохиргоог блоклодог
   – FDDR PLL (FPLL) түгжих дохиог хянах. FDDR AXI/AHBLite өгөгдлийн интерфэйс болон FPGA даавуу зөв харилцах боломжтой байхын тулд FPLL нь түгжигдсэн байх ёстой.
   – SERDESIF блок PLL (SPLL) түгжих дохиог хянах. SERDESIF нь AXI/AHBLite интерфэйс (PCIe горим) эсвэл XAUI интерфэйсийг FPGA бүтэцтэй зөв харилцаж чадна гэдгийг баталгаажуулахын тулд SPLL түгжигдсэн байх ёстой.
   – Гадны DDR санах ой тогтож, DDR хянагчдад хандахад бэлэн болтол хүлээж байна.
8. Бүх захын төхөөрөмж эхлүүлж дууссаны дараа CoreResetP нь INIT_DONE дохиог баталгаажуулна; Дараа нь CoreConfigP дотоод бүртгэл INIT_DONE баталгаажсан байна.
   Хэрэв MDDR/FDDR-ийн нэг юм уу хоёуланг нь ашиглаж, DDR эхлүүлэх хугацаа хүрсэн бол CoreResetP гаралтын дохио DDR_READY баталгаажна. Энэ DDR_READY дохиог баталгаажуулах нь DDR (MDDR/FDDR) холбоо барихад бэлэн байгаагийн шинж тэмдэг болгон хянаж болно.
   Хэрэв нэг буюу хэд хэдэн SERDESIF блок ашиглаж, регистрийн тохиргооны хоёр дахь үе шат амжилттай дууссан бол CoreResetP гаралтын дохио SDIF_READY баталгаажна. Энэ SDIF_READY дохиог баталгаажуулах нь бүх SERDESIF блокууд харилцаа холбоо тогтооход бэлэн байгаагийн шинж тэмдэг болгон хянаж болно.
9. INIT_DONE-г баталгаажуулахыг хүлээж байсан SystemInit() функц дуусч, програмын main() функц ажиллана. Тухайн үед бүх ашигласан DDR контроллерууд болон SERDESIF блокуудыг эхлүүлсэн бөгөөд програм хангамжийн програм болон FPGA даавууны логик нь тэдэнтэй найдвартай харилцаж чаддаг.

Энэхүү баримт бичигт тайлбарласан аргачлал нь програмын үндсэн() функцээс өмнө гүйцэтгэсэн системийг эхлүүлэх кодын нэг хэсэг болгон эхлүүлэх процессыг гүйцэтгэх Cortex-M3 дээр тулгуурладаг.
FDDR/MDDR, SEREDES(PCIe бус горим) болон SERDES (PCIe горим)-ыг эхлүүлэх алхмуудыг Зураг 1-1, Зураг 1-2, Зураг 1-3-ын урсгалын диаграммаас харна уу.
Зураг 1-4-т захын төхөөрөмжийг эхлүүлэх цагийн диаграммыг үзүүлэв.

Зураг 1-3 • SERDESIF (PCIe) Эхлүүлэх график
Энэ баримт бичигт тайлбарласан эхлүүлэх процедур нь та Cortex-M3 дээр ямар нэгэн код ажиллуулахаар төлөвлөөгүй байсан ч эхлүүлэх явцад Cortex-M3-г ажиллуулахыг шаарддаг. Та юу ч хийдэггүй үндсэн програм хангамж үүсгэх ёстой (энгийн давталт, жишээ ньample) мөн суулгагдсан тогтворгүй санах ойд (eNVM) ажиллах боломжтойг ачаалснаар Cortex-M3 ачаалах үед DDR контроллерууд болон SERDESIF блокуудыг эхлүүлнэ.

System Builder ашиглан DDR болон SERDESIF блокуудыг ашиглан дизайн хийх

SmartFusion2 System Builder нь системийн түвшний шаардлагуудыг олж авахад тань тусалж, тэдгээр шаардлагыг хэрэгжүүлэх загвар гаргахад тань туслах хүчирхэг дизайны хэрэгсэл юм. Систем бүтээгчийн маш чухал үүрэг бол захын төхөөрөмжийг эхлүүлэх дэд системийг автоматаар үүсгэх явдал юм. “SmartDesign ашиглан DDR болон SERDESIF блокуудыг ашиглан дизайн хийх нь” 17-р хуудсанд Систем бүтээгчгүйгээр ийм шийдлийг хэрхэн бүтээх талаар дэлгэрэнгүй тайлбарласан болно.
Хэрэв та System Builder ашиглаж байгаа бол асаалттай үед DDR хянагч болон SERDESIF блокуудыг эхлүүлэх загвар бүтээхийн тулд дараах ажлуудыг хийх ёстой.

1. Төхөөрөмжийн онцлог хуудаснаас (Зураг 2-1) ямар DDR хянагчийг ашиглаж байгаа болон таны дизайнд хэдэн SERDESIF блок ашиглаж байгааг зааж өгнө үү.
2. Санах ойн хуудсанд DDR (DDR2/DDR3/LPDDR) төрөл болон гадаад DDR санах ойн тохиргооны өгөгдлийг зааж өгнө үү. Дэлгэрэнгүйг Санах ойн хуудас хэсгээс үзнэ үү.
3. Захын төхөөрөмжүүдийн хуудсанд AHBLite/AXI гэж тохируулсан даавууны мастеруудыг Fabric DDR дэд систем болон/эсвэл MSS DDR FIC дэд системд (заавал биш) нэмнэ үү.
4. Цагийн тохиргооны хуудаснаас DDR дэд системүүдийн цагийн давтамжийг зааж өгнө үү.
5. Загварын тодорхойлолтоо дуусгаад Finish дээр дарна уу. Энэ нь "эхлүүлэх" шийдэлд шаардлагатай логикийг багтаасан System Builder-ийн бүтээсэн дизайныг үүсгэдэг.
6. Хэрэв та SERDESIF блокуудыг ашиглаж байгаа бол SERDESIF блокуудыг загвартаа суулгаж, тэдгээрийн эхлүүлэх портуудыг System Builder-ийн үүсгэсэн цөмтэй холбох ёстой.

Систем бүтээгч төхөөрөмжийн онцлогуудын хуудас
Төхөөрөмжийн онцлог хуудсанд ямар DDR хянагч (MDDR ба/эсвэл FDDR) болон таны дизайнд хэдэн SERDESIF блок ашиглагдаж байгааг зааж өгнө үү (Зураг 2-1).

Зураг 2-1 • Систем бүтээгчийн төхөөрөмжийн онцлогуудын хуудас

Систем бүтээгчийн санах ойн хуудас
MSS DDR (MDDR) эсвэл Fabric DDR (FDDR) ашиглахын тулд унадаг жагсаалтаас санах ойн төрлийг сонгоно уу (Зураг 2-2).

Зураг 2-2 • MSS гадаад санах ой

Та хийх ёстой:

1. DDR төрлийг (DDR2, DDR3 эсвэл LPDDR) сонгоно уу.
2. DDR санах ойг тохируулах хугацааг тодорхойлох. Санах ойг зөв тохируулах цагийг тохируулахын тулд гадаад DDR санах ойн үзүүлэлтүүдээс лавлана уу. Хэрэв санах ойг тохируулах цагийг зөв тохируулаагүй бол DDR санах ойг зөв эхлүүлж чадахгүй.
3. DDR бүртгэлийн тохиргооны өгөгдлийг импортлох эсвэл DDR санах ойн параметрүүдийг тохируулна уу. Дэлгэрэнгүйг -ээс үзнэ үү Microsemi SmartFusion2 Өндөр хурдны цуваа ба DDR интерфейсийн хэрэглэгчийн гарын авлага.

Энэ өгөгдлийг DDR бүртгэлийн BFM болон програм хангамжийн тохиргоог үүсгэхэд ашигладаг file26-р хуудасны "Програм хангамжийн програмыг үүсгэх, эмхэтгэх" болон "BFM" хэсэгт тайлбарласны дагуу Files Дизайныг загварчлахад ашигласан” хуудас 27. DDR хянагчийн тохиргооны бүртгэлийн талаарх дэлгэрэнгүй мэдээллийг Microsemi SmartFusion2 Өндөр хурдны цуваа ба DDR интерфейсийн хэрэглэгчийн гарын авлага.
Хуучинampтохиргооны le file синтаксийг Зураг 2-3-т үзүүлэв. Үүнд ашигласан бүртгэлийн нэрс file -д тодорхойлсонтой ижил байна Microsemi SmartFusion2 Өндөр хурдны цуваа ба DDR интерфейсийн хэрэглэгчийн гарын авлага

Зураг 2-3 • Тохиргоо File Синтакс Example
Систем бүтээгчийн дагалдах хэрэгслийн хуудас
Дагалдах төхөөрөмжүүдийн хуудсанд DDR хянагч бүрийн хувьд тусдаа дэд систем бий болно (FDDR-д зориулсан Fabric DDR дэд систем ба MDDR-д зориулсан MSS DDR FIC дэд систем). Та эдгээр дэд систем бүрт Fabric AMBA Master (AXI/AHBLite гэж тохируулагдсан) цөмийг нэмж, DDR хянагчдад даавууны мастер хандалтыг идэвхжүүлж болно. Үүсгэх үед System Builder нь автобусны цөмүүдийг (нэмэлт нэмсэн AMBA Мастерийн төрлөөс хамаарч) автоматаар үүсгэж, автобусны цөмийн мастер BIF болон холбогдох дэд системүүдийн (FDDR/MDDR) цаг болон дахин тохируулах пинүүдийг зохих пин бүлгүүдийн доор харуулна. дээд. Таны хийх ёстой зүйл бол BIF-ийг загварт оруулах тохиромжтой Fabric Master цөмтэй холбох явдал юм. MDDR-ийн хувьд MSS DDR FIC дэд системд Fabric AMBA Master цөмийг нэмэх нь сонголттой; Cortex-M3 нь энэ дэд системийн үндсэн мастер юм. Зураг 2-4-т System Builder Peripherics хуудсыг харуулав.

Зураг 2-4 • Систем бүтээгчийн захын төхөөрөмжүүдийн хуудас

Систем бүтээгчийн цагны тохиргооны хуудас
Цагийн тохиргооны хуудсанд DDR хянагч бүрийн хувьд та DDR (MDDR ба/эсвэл FDDR) дэд систем тус бүртэй холбоотой цагийн давтамжийг зааж өгөх ёстой.
MDDR-ийн хувьд та дараахийг зааж өгөх ёстой:

• MDDR_CLK – Энэ цаг нь DDR Controller-ийн ажиллах давтамжийг тодорхойлдог бөгөөд таны гадаад DDR санах ой ажиллахыг хүссэн цагийн давтамжтай тохирч байх ёстой. Энэ цаг нь M3_CLK (Cortex-M3 ба MSS Үндсэн цаг, Зураг 2-5)-ийн олон тоогоор тодорхойлогддог. MDDR_CLK нь 333 МГц-ээс бага байх ёстой.
• DDR_FIC_CLK – Хэрэв та мөн FPGA материалаас MDDR-д хандахаар сонгосон бол DDR_FIC_CLK-г зааж өгөх хэрэгтэй. Энэ цагийн давтамж нь MDDR_CLK-ийн харьцаагаар тодорхойлогддог бөгөөд MDDR-д ханддаг FPGA дэд системийн ажиллаж байгаа давтамжтай тохирч байх ёстой.

Зураг 2-5 • Cortex-M3 ба MSS үндсэн цаг; MDDR цаг

FDDR-ийн хувьд та дараахийг зааж өгөх ёстой:

• FDDR_CLK – DDR Controller-ийн ажиллах давтамжийг тодорхойлох ба таны гадаад DDR санах ой ажиллахыг хүссэн цагийн давтамжтай таарч байх ёстой. Энэ цаг нь M3_CLK (MSS болон Cortex-M3 цаг, Зураг 2-5)-ийн олон тоогоор тодорхойлогддог гэдгийг анхаарна уу. FDDR_CLK нь 20 МГц ба 333 МГц дотор байх ёстой.
• FDDR_SUBSYSTEM_CLK – Энэ цагийн давтамж нь FDDR_CLK-ийн харьцаагаар тодорхойлогддог бөгөөд FDDR-д ханддаг FPGA даавууны дэд системийн ажиллаж байгаа давтамжтай тохирч байх ёстой.

Зураг 2-6 • Даавуун DDR цаг
SERDESIF тохиргоо
SERDESIF блокууд нь System Builder-ийн үүсгэсэн загварт бүтээгдээгүй. Гэсэн хэдий ч бүх SERDESIF блокуудын хувьд эхлүүлэх дохио нь System Builder цөмийн интерфейс дээр байдаг бөгөөд Зураг 2-7-д үзүүлсэн шиг дараагийн шатлалын түвшинд SERDESIF цөмд холбогдож болно.Зураг 2-7 • SERDESIF захын эхлүүлэх холболт
DDR тохиргооны бүртгэлтэй адил SERDES блок бүр ажиллах үед ачаалагдах ёстой тохиргооны бүртгэлтэй байдаг. Та эдгээр бүртгэлийн утгуудыг импортлох эсвэл Өндөр хурдны цуваа интерфэйсийн тохируулагчийг (Зураг 2-8) ашиглан PCIe эсвэл EPCS параметрүүдийг оруулах боломжтой бөгөөд бүртгэлийн утгуудыг танд автоматаар тооцоолно. Дэлгэрэнгүйг -ээс үзнэ үү SERDES Configurator хэрэглэгчийн гарын авлага.Зураг 2-8 • Өндөр хурдны цуваа интерфэйс тохируулагч
Хэрэглэгчийн логикоо System Builder блок болон SERDES блоктой нэгтгэсний дараа та дээд түвшний SmartDesign-аа үүсгэж болно. Энэ нь бүх HDL болон BFM үүсгэдэг fileтаны дизайныг хэрэгжүүлэх, загварчлахад зайлшгүй шаардлагатай. Дараа нь та дизайны урсгалын үлдсэн хэсгийг үргэлжлүүлж болно.

SmartDesign ашиглан DDR болон SERDESIF блокуудыг ашиглан дизайн хийх

Энэ хэсэгт SmartFusion2 System Builder ашиглахгүйгээр иж бүрэн "эхлүүлэх" шийдлийг хэрхэн нэгтгэх талаар тайлбарласан болно. Зорилго нь хэрэв та Систем бүтээгчийг ашиглахыг хүсэхгүй байгаа бол юу хийх ёстойгоо ойлгоход тань туслах явдал юм. Энэ хэсэгт мөн System Builder хэрэглүүр нь танд юу бүтээдэг талаар тайлбарласан болно. Энэ хэсэгт хэрхэн хийхийг тайлбарлана:

• DDR хянагч болон SERDESIF тохиргооны регистрийн тохиргооны өгөгдлийг оруулна уу.
• DDR хянагч болон SERDESIF тохиргооны бүртгэлд тохиргооны өгөгдлийг дамжуулахад шаардлагатай Fabric Cores-ийг үүсгэн холбоно уу.

DDR хянагчийн тохиргоо
MSS DDR (MDDR) болон Fabric DDR (FDDR) хянагчуудыг гадаад DDR санах ойн тохиргооны шаардлагад (DDR горим, PHY өргөн, тэсрэлт горим, ECC гэх мэт) нийцүүлэн динамикаар (ажлын үед) тохируулсан байх ёстой. MDDR/FDDR тохируулагч руу оруулсан өгөгдлийг CMSIS SystemInit() функцээр DDR хянагчийн тохиргооны бүртгэлд бичдэг. Тохируулагч нь өөр өөр төрлийн тохиргооны өгөгдлийг оруулах гурван өөр табтай:

• Ерөнхий өгөгдөл (DDR горим, Өгөгдлийн өргөн, Цагийн давтамж, ECC, Даавууны интерфейс, Хөтөчийн хүч)
• Санах ойг эхлүүлэх өгөгдөл (Тэсвэрлэлтийн урт, тэсрэх дараалал, Хугацааны горим, Хоцролт гэх мэт)
• Санах ойн цаг хугацааны өгөгдөл

Гадаад DDR санах ойнхоо техникийн үзүүлэлтүүдийг харна уу, DDR хянагчийг гадаад DDR санах ойнхоо шаардлагад нийцүүлэн тохируулна уу.
DDR тохиргооны талаарх дэлгэрэнгүй мэдээллийг эндээс үзнэ үү SmartFusion2 MSS DDR тохиргооны хэрэглэгчийн гарын авлага.
SERDESIF тохиргоо
SmartDesign зураг дээрх SERDES блок дээр давхар товшоод SERDES-ийг тохируулах Тохируулагчийг нээнэ үү (Зураг 3-1). Та эдгээр бүртгэлийн утгуудыг импортлох эсвэл SERDES тохируулагчийг ашиглан PCIe эсвэл EPCS параметрүүдийг оруулах боломжтой бөгөөд бүртгэлийн утгуудыг автоматаар тооцоолно. Дэлгэрэнгүйг -ээс үзнэ үү SERDES Configurator хэрэглэгчийн гарын авлага.Зураг 3-1 • Өндөр хурдны цуваа интерфэйс тохируулагч
FPGA дизайныг эхлүүлэх дэд системийг бий болгох
DDR болон SERDESIF блокуудыг эхлүүлэхийн тулд та FPGA бүтцэд эхлүүлэх дэд системийг үүсгэх ёстой. FPGA бүтээмжийг эхлүүлэх дэд систем нь өгөгдлийг Cortex-M3-аас DDR болон SERDESIF тохиргооны бүртгэл рүү шилжүүлж, эдгээр блокуудыг ажиллуулахад шаардлагатай дахин тохируулах дарааллыг удирдаж, эдгээр блокууд таны дизайны бусад хэсгүүдтэй холбогдоход бэлэн болсон үед дохио өгдөг. Эхлүүлэх дэд системийг бий болгохын тулд та дараахь зүйлийг хийх ёстой.

• MSS дотор FIC_2-г тохируулна уу
• CoreConfigP болон CoreResetP цөмүүдийг үүсгэн тохируулна уу
• Чип дээрх 25/50MHz RC осцилляторыг үүсгэнэ үү
• Системийг дахин тохируулах (SYSRESET) макро үүсгэнэ үү
• Эдгээр бүрэлдэхүүн хэсгүүдийг захын төхөөрөмж бүрийн тохиргооны интерфейс, цаг, дахин тохируулах болон PLL түгжээний портуудад холбоно уу.

MSS FIC_2 APB тохиргоо
MSS FIC_2-г тохируулахын тулд:

1. MSS тохируулагчаас FIC_2 тохируулагчийн харилцах цонхыг нээнэ үү (Зураг 3-2).
2. Cortex-M3 ашиглан захын төхөөрөмжийг эхлүүлэхийг сонгоно уу.
3. Таны системээс хамааран дараах нүднүүдийн аль нэгийг эсвэл хоёуланг нь шалгана уу.
   – MSS DDR
   – Даавуун DDR ба/эсвэл SERDES блокууд
4. OK товчийг дараад MSS үүсгэхийн тулд үргэлжлүүлнэ үү (та MSS-ийг дизайны шаардлагад бүрэн тохируулах хүртэл энэ үйлдлийг хойшлуулж болно). FIC_2 портууд (FIC_2_APB_MASTER, FIC_2_APB_M_PCLK болон FIC_2_APB_M_RESET_N) одоо MSS интерфэйс дээр гарч ирсэн бөгөөд CoreConfigP болон CoreResetP цөмд холбогдох боломжтой.

Зураг 3-2 • MSS FIC_2 тохируулагч

CoreConfigP
CoreConfigP-г тохируулахын тулд:

1. CoreConfigP-г өөрийн SmartDesign-д (ихэвчлэн MSS-г үүсгэсэн) үүсгэнэ үү.
   Энэ гол цөмийг Libero каталогоос (Захын төхөөрөмжүүдийн доор) олж болно.
2. Тохируулагчийг нээхийн тулд цөм дээр давхар товшино уу.
3. Ямар дагалдах төхөөрөмжүүдийг эхлүүлэх шаардлагатайг зааж өгөхийн тулд цөмийг тохируулна уу (Зураг 3-3)

Зураг 3-3 • CoreConfigP харилцах цонх

CoreResetP
CoreResetP-г тохируулахын тулд:

1. CoreResetP-г өөрийн SmartDesign (ихэвчлэн MSS-г үүсгэсэн)-д суулгаарай.
   Энэ гол цөмийг Libero каталогийн захын төхөөрөмжүүдийн доороос олж болно.
2. Тохируулагчийг нээхийн тулд SmartDesign Canvas доторх гол хэсэгт давхар товшино уу (Зураг 3-4).
3. Цөмийг дараах байдлаар тохируулна уу:
   – Гадаад дахин тохируулах үйлдлийг зааж өгнө үү (EXT_RESET_OUT баталгаажсан). Дөрвөн сонголтоос аль нэгийг нь сонгоно уу:
   o EXT_RESET_OUT хэзээ ч батлагдаагүй
   o EXT_RESET_OUT хүчдэлийг дахин тохируулсан бол (POWER_ON_RESET_N) баталгаажна
   o Хэрэв FAB_RESET_N батлагдвал EXT_RESET_OUT баталгаажна
   o EXT_RESET_OUT нь цахилгааныг дахин тохируулсан бол (POWER_ON_RESET_N) эсвэл FAB_RESET_N баталгаажсан байна
   – Төхөөрөмжийн эзлэхүүнийг зааж өгнө үүtagд. Сонгосон утга нь ботьтой тохирч байх ёстойtage та Libero Project Settings харилцах цонхонд сонгосон.
   – Загвардаа ямар дагалдах хэрэгслийг ашиглаж байгаагаа харуулахын тулд тохирох хайрцгийг шалгана уу.
   – Гадаад DDR санах ойг тохируулах хугацааг зааж өгнө үү. Энэ нь таны хэрэглүүрт ашигласан бүх DDR санах ойн (MDDR ба FDDR) хамгийн их утга юм. Энэ параметрийг тохируулахын тулд гадаад DDR санах ойн үйлдвэрлэгчийн мэдээллийн хуудсыг үзнэ үү. 200us нь 2MHz давтамжтай DDR3 болон DDR200 санах ойн хувьд сайн өгөгдмөл утга юм. Энэ нь цахиур дээр ажиллах симуляци болон ажиллах системийг баталгаажуулах маш чухал параметр юм. Тохируулах хугацааны буруу утга нь симуляцийн алдааг үүсгэж болзошгүй. Энэ параметрийг тохируулахын тулд DDR санах ойн үйлдвэрлэгчийн мэдээллийн хуудсыг үзнэ үү.
   – Загварынхаа SERDES блок бүрийн хувьд тохирох нүдийг чагтална уу:
   o PCIe ашигладаг
   o PCIe Hot Reset-ийн дэмжлэг шаардлагатай
   o PCIe L2/P2-ийн дэмжлэг шаардлагатай

Жич: Хэрэв та 090 die(M2S090) ашиглаж байгаа бөгөөд таны загвар SERDESIF ашигладаг бол "PCIe-д ашигласан", "PCIe HotReset дэмжлэгийг оруулах" болон "PCIe L2/P2 дэмжлэгийг оруулах" гэсэн нүднүүдийг сонгох шаардлагагүй. Хэрэв та 090-ээс өөр төхөөрөмж ашиглаж байгаа бөгөөд нэг буюу хэд хэдэн SERDESIF блок ашиглаж байгаа бол тохирох SERDESIF хэсгийн дөрвөн нүдийг бүгдийг нь шалгах хэрэгтэй.
Жич: Энэ тохируулагч дээр байгаа сонголтуудын талаарх дэлгэрэнгүй мэдээллийг CoreResetP гарын авлагаас авна уу.

Зураг 3-4 • CoreResetPConfigurator

25/50MHz Oscillator Instantiation
CoreConfigP болон CoreResetP нь чип дээрх 25/50MHz RC осциллятороор ажилладаг. Та 25/50 МГц-ийн осцилляторыг үүсгэж, эдгээр цөмд холбох ёстой.

1. Чип Осцилляторын цөмийг өөрийн SmartDesign (ихэвчлэн MSS-ийг үүсгэсэн)-д суулгаарай. Энэ гол цөмийг Libero каталогоос Clock & Management хэсгээс олж болно.
2. Зураг 3-5-д үзүүлсэн шиг RC осциллятор нь FPGA даавууг жолоодохоор энэ цөмийг тохируулна уу.

Зураг 3-5 • Чип Осцилляторын тохируулагч

Системийг дахин тохируулах (SYSRESET) Instantiation
SYSRESET макро нь таны загварт төхөөрөмжийн түвшинг дахин тохируулах боломжийг олгодог. POWER_ON_RESET_N гаралтын дохио нь чип асаалттай эсвэл DEVRST_N гадаад зүүг баталгаажуулах/таслах бүрд батлагддаг/тасардаг (Зураг 3-6).
SYSRESET макрог өөрийн SmartDesign-д (ихэвчлэн MSS-г үүсгэсэн) үүсгэнэ үү. Энэ макрог Макро номын сангийн Libero каталогоос олж болно. Энэ макро тохиргоо хийх шаардлагагүй.

Зураг 3-6 • SYSRESET макро

Нийтлэг холболт
Та дизайндаа MSS, FDDR, SERDESIF, OSC, SYSRESET, CoreConfigP болон CoreResetP цөмүүдийг үүсгэн тохируулсны дараа тэдгээрийг холбож, захын эхлэлийн дэд системийг үүсгэх хэрэгтэй. Энэ баримт бичигт холболтын тайлбарыг хялбарчлахын тулд үүнийг CoreConfigP болон CoreResetP холбоотой холболтуудтай холбоотой APB3-д нийцсэн тохиргооны өгөгдлийн замын холболтод хуваасан.
Тохиргооны өгөгдлийн зам холболт
Зураг 3-7-д CoreConfigP-г MSS FIC_2 дохио болон захын төхөөрөмжүүдийн APB3-тай нийцсэн тохиргооны интерфейстэй хэрхэн холбохыг харуулав.
Хүснэгт 3-1 • Тохиргооны өгөгдлийн зам порт/BIF холболтууд

FROM Порт/автобусны интерфейс (BIF)/ Бүрэлдэхүүн хэсэг	TO Порт / Автобусны интерфейс (BIF) / Бүрэлдэхүүн хэсэг
APB S УРЬДЧИЛСАН ТОХИРУУЛГА байхгүй/ CoreConfigP	APB S УРЬДЧИЛСАН БАЙГҮЙ/ SDIF<0/1/2/3>	APB S УРЬДЧИЛСАН БАЙГҮЙ FDDR	MDDR APB S PRESE TN/MSS
APB S PCLK/ CoreConfigP	APB S PCLK/SDIF	APB S PCLK/FDDR	MDDR APB S POLK/ MSS
MDDR APBmslave/ CoreConfig			MDDR APB SLAVE (BIF)/MSS
SDIF<0/1/2/ 3> APBmsslave/Config	APB SLAVE (BIF)/ SDIF<0/1/2/3>
FDDR APBmslave		APB SLAVE (BIF)/ FDDR
FIC 2 APBmmaster/ CoreConfigP			FIC 2 APB MASTER/ MSS

Зураг 3-7 • FIC_2 APB3 Дэд системийн холболт

Цаг болон холболтыг дахин тохируулна
Зураг 3-8 нь CoreResetP-г гадаад дахин тохируулах эх үүсвэрүүд болон захын төхөөрөмжийн үндсэн дахин тохируулах дохиотой хэрхэн холбохыг харуулж байна. Энэ нь мөн CoreResetP-ийг захын төхөөрөмжүүдийн цагийн синхрончлолын төлөвийн дохиотой (PLL түгжих дохио) хэрхэн холбохыг харуулдаг. Үүнээс гадна, энэ нь CoreConfigP болон CoreResetP хэрхэн холбогдсоныг харуулдаг.

Зураг 3-8 • Үндсэн SF2Reset дэд системийн холболт

Програм хангамжийн програмыг үүсгэх, эмхэтгэх

Та LiberoSoC-с программыг экспортлох үед (Дизайн урсгалын цонх > Програм хангамжийг экспортлох > Програм хангамжийг экспортлох) Libero дараахыг үүсгэдэг. files-д /firmware/drivers_config/ sys_config хавтас:

• sys_config.c – Захын регистрүүдийн утгыг агуулсан өгөгдлийн бүтцийг агуулсан.
• sys_config.h – Загварт ямар дагалдах хэрэгслийг ашиглаж, эхлүүлэх шаардлагатайг тодорхойлсон #define хэллэгүүдийг агуулна.
• sys_config_mddr_define.h – Бүртгэлийн тохиргооны харилцах цонхонд оруулсан MDDR хянагчийн тохиргооны өгөгдлийг агуулна.
• sys_config_fddr_define.h – Бүртгэлийн тохиргоо харилцах цонхонд оруулсан FDDR хянагчийн тохиргооны өгөгдлийг агуулна.
• sys_config_mss_clocks.h - Энэ file MSS CCC тохируулагч дээр тодорхойлсон MSS цагийн давтамжуудыг агуулна. Эдгээр давтамжийг CMSIS кодоор ашигладаг бөгөөд тэдгээр нь захын цаг (PCLK) давтамжид хандах ёстой MSS драйверуудын ихэнхийг цагийн зөв мэдээллээр хангадаг (жишээлбэл, MSS UART дамжуулах хурд хуваагч нь дамжуулах хурд ба PCLK давтамжийн функц юм. ).
• sys_config_SERDESIF_ .c – SERDESIF_ агуулсан SERDESIF_-д өгсөн тохиргооны өгөгдлийг бүртгэх дизайн бүтээхэд блокийн тохиргоо.
• sys_config_SERDESIF_ .h – PMA_READY-д (зөвхөн PCIe горимд) санал авах шаардлагатай регистрийн тохиргооны хосын тоо болон эгнээний дугаарыг заасан #define хэллэгүүдийг агуулна.

Эдгээр fileCMSIS кодыг зохих ёсоор эмхэтгэхийн тулд s шаардлагатай бөгөөд захын тохиргооны өгөгдөл болон MSS-ийн цагийн тохиргооны мэдээлэл зэрэг таны одоогийн дизайнтай холбоотой мэдээллийг агуулна.
Эдгээрийг засварлаж болохгүй fileгараар; холбогдох дагалдах төхөөрөмжүүдийг агуулсан SmartDesign бүрэлдэхүүн хэсгүүдийг үүсгэх бүрт тэдгээр нь харгалзах бүрэлдэхүүн хэсэг/захын лавлахууд руу үүсгэгддэг. Хэрэв нэмэлт төхөөрөмжүүдийн тохиргооны өгөгдөлд ямар нэгэн өөрчлөлт орсон бол та шинэчлэгдсэн программ хангамжийг оруулахын тулд програмын төслүүдийг дахин экспортлох хэрэгтэй. files (дээрх жагсаалтыг харна уу) руу экспортлогдож байна / firmware/drivers_config/sys_config хавтас.
Програм хангамжийг экспортлох үед Libero SoC програм хангамжийн төслүүдийг бий болгодог: таны дизайны тохиргоог хийх номын сан files болон драйверуудыг эмхэтгэсэн.
Хэрэв та үүсгэх төслийг шалгана уу Програм хангамжийг экспортлох үед та үндсэн.c болон хэрэглэгчийн C/H-г засварлах боломжтой программ хангамжийн төслийг хадгалах SoftConsole/IAR/Keil программ хангамжийн төсөл үүсгэгддэг. fileс. CMSIS кодыг зөв эмхэтгэхийн тулд SoftConSole/IAR/Keil төслийг нээгээд өөрийн програм хангамжийн программыг өөрийн техник хангамжийн загварт тохируулан зөв тохируулаарай.

BFM Files Дизайныг загварчлахад ашигладаг

Та өөрийн дизайнтай холбоотой нэмэлт төхөөрөмжүүдийг агуулсан SmartDesign бүрэлдэхүүн хэсгүүдийг үүсгэх үед симуляци file-д холбогдох захын төхөөрөмжүүдэд тохирох s-ууд үүсдэг /симуляцийн лавлах:

• test.bfm - Дээд түвшний BFM file Энэ нь эхлээд SmartFusion2 MSS Cortex-M3 процессорыг ашигладаг аливаа симуляцийн үед хийгддэг. Энэ нь peripheral_init.bfm болон user.bfm-г дарааллаар нь гүйцэтгэдэг.
• MDDR_init.bfm - Хэрэв таны дизайн MDDR ашигладаг бол Libero үүнийг үүсгэдэг file; Энэ нь таны оруулсан MSS DDR тохиргооны бүртгэлийн өгөгдлийн (Бүртгэлийг засах харилцах цонх эсвэл MSS_MDDR GUI ашиглан) MSS DDR Controller регистрүүдэд бичихийг дуурайлган бичих BFM бичих командуудыг агуулдаг.
• FDDR_init.bfm – Хэрэв таны дизайн FDDR ашигладаг бол Libero үүнийг үүсгэдэг file; Энэ нь Fabric DDR Controller регистрт таны оруулсан Fabric DDR тохиргооны бүртгэлийн өгөгдлийн бичгийг дуурайлган бичих BFM бичих командуудыг агуулдаг (Registers Edit харилцах цонх эсвэл FDDR GUI ашиглан).
• SERDESIF_ _init.bfm – Хэрэв таны дизайн нэг буюу хэд хэдэн SERDESIF блок ашигладаг бол Libero үүнийг үүсгэдэг file SERDESIF_ тус бүрийн хувьд ашигласан блокууд; Энэ нь таны оруулсан SERDESIF тохиргооны бүртгэлийн өгөгдлийн бичгийг дуурайлган хийх BFM бичих командуудыг агуулдаг (Бүртгэлийг засах харилцах цонхыг ашиглан эсвэл SERDESIF_ GUI) SERDESIF_ руу бүртгэлүүд. Хэрэв SERDESIF блокыг PCIe гэж тохируулсан бол энэ file Мөн регистрийн тохиргооны 2 үе шатыг төгс дарааллаар нь гүйцэтгэхийг хянадаг #define хэллэгүүдтэй.
• user.bfm – Хэрэглэгчийн командуудыг агуулна. Эдгээр тушаалуудыг peripheral_init.bfm дууссаны дараа гүйцэтгэнэ. Үүнийг засна уу file BFM командаа оруулахын тулд.
• SERDESIF_ _user.bfm – Хэрэглэгчийн командуудыг агуулна. Үүнийг засна уу file BFM командаа оруулахын тулд. Хэрэв та SERDESIF_-г тохируулсан бол үүнийг ашиглаарай BFM PCIe симуляцийн горимд болон AXI/AHBLite мастер болгон блоклох. Хэрэв та SERDESIF_-г тохируулсан бол RTL симуляцийн горимд блок хийвэл танд хэрэггүй болно file.

Та симуляцийг дуудах болгондоо дараах хоёр симуляци хийнэ files-г дахин үүсгэсэн байна /шинэчилсэн агуулга бүхий симуляцийн лавлах:

• subsystem.bfm – Таны загварт ашигласан захын төхөөрөмж тус бүрд тохирох peripheral_init.bfm-ийн тодорхой хэсгийг зааж өгөх #define хэллэгүүдийг агуулна.
• operipheral_init.bfm – Үндсэн() процедурыг оруулахаас өмнө Cortex-M3 дээр ажилладаг CMSIS:: SystemInit() функцийг дуурайдаг BFM процедурыг агуулсан. Энэ нь загварт ашигласан аливаа захын төхөөрөмжийн тохиргооны өгөгдлийг зөв захын тохиргооны бүртгэлд хуулж, дараа нь эдгээр нэмэлт төхөөрөмжүүдийг ашиглах боломжтой гэдгээ батлахын өмнө бүх нэмэлт төхөөрөмжүүд бэлэн болтол хүлээнэ. Энэ нь MDDR_init.bfm болон FDDR_init.bfm-ийг гүйцэтгэдэг.

Эдгээрийг ашиглан үүсгэсэн fileТаны дизайн дахь DDR хянагчууд SmartFusion2 төхөөрөмж дээр юу тохиолдохыг дуурайлган автоматаар тохируулагдсан болно. Та user.bfm-г засварлаж болно file дизайныг дуурайхад шаардлагатай командуудыг нэмэх боломжтой (Cortex-M3 бол мастер). Эдгээр командууд нь захын төхөөрөмжийг эхлүүлсний дараа гүйцэтгэгдэнэ. test.bfm, subsystem.bfm, peripheral_init.bfm, MDDR_init.bfm, FDDR_init.bfm-г бүү засварлаарай files ба SERDESIF_ _init.bfm files.

Бүтээгдэхүүний дэмжлэг

Microsemi SoC Products Group нь Хэрэглэгчийн үйлчилгээ, Хэрэглэгчийн техникийн дэмжлэг үзүүлэх төв, webсайт, цахим шуудан, дэлхий даяарх борлуулалтын алба.
Энэ хавсралт нь Microsemi SoC Products Group-тэй холбоо барьж, эдгээр тусламж үйлчилгээг ашиглах тухай мэдээллийг агуулна.
Харилцагчийн үйлчилгээ
Бүтээгдэхүүний үнэ, бүтээгдэхүүний шинэчлэл, шинэчлэлтийн мэдээлэл, захиалгын байдал, зөвшөөрөл гэх мэт техникийн бус бүтээгдэхүүний дэмжлэг авахын тулд Хэрэглэгчийн үйлчилгээтэй холбогдоно уу.
Хойд Америкаас залгана уу 800.262.1060
Дэлхийн бусад орноос залгана уу 650.318.4460
Дэлхийн хаанаас ч факс, 408.643.6913
Хэрэглэгчийн техникийн дэмжлэг үзүүлэх төв
Microsemi SoC Products Group нь Хэрэглэгчийн Техникийн Дэмжлэгийн Төвийг өндөр ур чадвартай инженерүүдээр ажиллуулж, Microsemi SoC бүтээгдэхүүний талаарх таны техник хангамж, програм хангамж, дизайны асуултуудад хариулахад тусална. Хэрэглэгчийн техникийн дэмжлэг үзүүлэх төв нь хэрэглээний тэмдэглэл, дизайны мөчлөгийн нийтлэг асуултуудын хариулт, мэдэгдэж буй асуудлуудын баримт бичиг, янз бүрийн түгээмэл асуултуудыг бий болгоход маш их цаг зарцуулдаг. Тиймээс, бидэнтэй холбогдохын өмнө манай онлайн эх сурвалжтай танилцана уу. Бид таны асуултанд аль хэдийн хариулсан байх магадлалтай.
Техникийн дэмжлэг
Хэрэглэгчийн дэмжлэгт зочилно уу webсайт (www.microsemi.com/soc/support/search/default.aspx) нэмэлт мэдээлэл, дэмжлэг авах. Хайлт хийх боломжтой олон хариултууд web эх сурвалж нь диаграмм, зураг чимэглэл, бусад эх сурвалжийн холбоосыг агуулдаг webсайт.
Webсайт
Та SoC-ийн нүүр хуудаснаас техникийн болон техникийн бус төрөл бүрийн мэдээллийг үзэх боломжтой www.microsemi.com/soc.
Хэрэглэгчийн техникийн дэмжлэгийн төвтэй холбоо барьж байна
Техникийн дэмжлэгийн төвд өндөр ур чадвартай инженерүүд ажилладаг. Техникийн дэмжлэг үзүүлэх төвтэй цахим шуудангаар эсвэл Microsemi SoC Products Group-ээр дамжуулан холбогдож болно webсайт.
Имэйл
Та техникийн асуултаа манай цахим шуудангийн хаяг руу илгээж, имэйл, факс, утсаар хариу авах боломжтой. Түүнчлэн, хэрэв танд дизайн хийхэд асуудал тулгарвал загвараа имэйлээр илгээх боломжтой fileтусламж авах.
Бид өдрийн турш имэйл хаягаа байнга хянаж байдаг. Бидэнд хүсэлтээ илгээхдээ өөрийн овог нэр, компанийн нэр, холбоо барих мэдээллээ оруулахаа мартуузай.
Техникийн тусламжийн имэйл хаяг нь soc_tech@microsemi.com.
Миний хэрэг
Microsemi SoC Products Group-ийн хэрэглэгчид техникийн хэргийг онлайнаар илгээж, хянах боломжтой Миний хэрэг.
АНУ-аас гадна
АНУ-ын цагийн бүсээс гадуур тусламж хэрэгтэй байгаа үйлчлүүлэгчид техникийн дэмжлэгтэй имэйлээр холбогдож болно (soc_tech@microsemi.com) эсвэл орон нутгийн борлуулалтын албатай холбогдоно уу. Борлуулалтын албаны жагсаалтыг эндээс авах боломжтой www.microsemi.com/soc/company/contact/default.aspx.
ITAR техникийн дэмжлэг
Олон улсын зэвсгийн наймааны журмаар (ITAR) зохицуулагддаг RH болон RT FPGA-ийн техникийн дэмжлэг авахыг хүсвэл бидэнтэй холбогдоно уу. soc_tech_itar@microsemi.com. Эсвэл Миний тохиолдлууд дотроос ITAR унадаг жагсаалтаас Тийм гэснийг сонгоно уу. ITAR-ийн зохицуулалттай Microsemi FPGA-ийн бүрэн жагсаалтыг ITAR-д зочилно уу web хуудас.
Microsemi корпораци (NASDAQ: MSCC) нь хагас дамжуулагчийн шийдлүүдийн цогц багцыг санал болгодог: сансар, батлан ​​хамгаалах, аюулгүй байдал; аж ахуйн нэгж, харилцаа холбоо; аж үйлдвэрийн болон өөр эрчим хүчний зах зээл. Бүтээгдэхүүн нь өндөр хүчин чадалтай, өндөр найдвартай аналог болон RF төхөөрөмжүүд, холимог дохио ба RF-ийн нэгдсэн хэлхээ, тохируулж болох SoC, FPGA, бүрэн дэд системүүд орно. Microsemi нь Калифорниа мужийн Алисо Виежо хотод байрладаг. Дэлгэрэнгүй мэдээллийг эндээс авна уу www.microsemi.com.
© 2014 Microsemi корпораци. Бүх эрх хуулиар хамгаалагдсан. Microsemi болон Microsemi лого нь Microsemi корпорацийн худалдааны тэмдэг юм. Бусад бүх барааны тэмдэг, үйлчилгээний тэмдэг нь тус тусын эздийнхээ өмч юм.

5-02-00384-1/08.14Microsemi корпорацийн төв байр
One Enterprise, Aliso Viejo CA 92656 АНУ
АНУ-д: +1 949-380-6100
Борлуулалт: +1 949-380-6136
Факс: +1 949-215-4996

Баримт бичиг / нөөц

Microsemi SmartFusion2 DDR хянагч ба цуврал өндөр хурдны хянагч [pdf] Хэрэглэгчийн гарын авлага SmartFusion2 DDR хянагч ба цуврал өндөр хурдны хянагч, SmartFusion2 DDR, хянагч ба цуврал өндөр хурдны хянагч, өндөр хурдны хянагч

Лавлагаа

• Хэрэглэгчийн гарын авлага