Microsemi SmartFusion2 DDR መቆጣጠሪያ እና ተከታታይ የከፍተኛ ፍጥነት መቆጣጠሪያ የተጠቃሚ መመሪያ

SmartFusion2
የ DDR መቆጣጠሪያ እና ተከታታይ ከፍተኛ ፍጥነት መቆጣጠሪያ
የማስጀመሪያ ዘዴ
የተጠቃሚ መመሪያ

ይዘቶች መደበቅ

1 መግቢያ

2 የኦፕሬሽን ጽንሰ-ሐሳብ

3 የ DDR እና SERDESIF ብሎኮችን በመጠቀም ንድፍ ለመፍጠር ሲስተም ገንቢን በመጠቀም

4 ዲዲ እና SERDESIF ብሎኮችን በመጠቀም ዲዛይን ለመፍጠር SmartDesignን መጠቀም

5 የ Firmware መተግበሪያን መፍጠር እና ማጠናቀር

6 ቢኤፍኤም File■ ንድፉን ለመምሰል ይጠቅማል

መግቢያ

የ SmartFusion2 መሣሪያን በመጠቀም ንድፍ ሲፈጥሩ ከሁለቱ የ DDR ተቆጣጣሪዎች (FDDR ወይም MDR) ወይም ማንኛውንም ተከታታይ ከፍተኛ ፍጥነት መቆጣጠሪያ (SERDESIF) ብሎኮችን ከተጠቀሙ፣ የእነዚህ ብሎኮች ውቅር መዝገቦችን በሩጫ ጊዜ ማስጀመር አለብዎት። ጥቅም ላይ ሊውሉ ይችላሉ. ለ example, ለ DDR መቆጣጠሪያ, የ DDR ሁነታ ማዘጋጀት አለበት (DDR3/DDR2 / LPDDR), PHY ስፋት, ፍንዳታ ሁነታ እና ECC.
በተመሳሳይ፣ ለ SERDESIF ብሎክ እንደ PCIe የመጨረሻ ነጥብ ጥቅም ላይ የዋለው፣ PCIE BARን ወደ AXI (ወይም AHB) መስኮት ማዘጋጀት አለብዎት።
ይህ ሰነድ የ DDR መቆጣጠሪያውን እና SERDESIF ብሎኮችን በኃይል የሚጀምር የሊቦ ዲዛይን ለመፍጠር አስፈላጊ የሆኑትን ደረጃዎች ይገልጻል። እንዲሁም በተሰቀለው የንድፍ ፍሰት ውስጥ ጥቅም ላይ የሚውለውን የጽኑ ትዕዛዝ ኮድ ከLibo SOC እንዴት ማመንጨት እንደሚቻል ይገልጻል።
ስለ ኦፕሬሽኖች ንድፈ ሃሳብ ዝርዝር መግለጫ በመጀመሪያ ቀርቧል.
የሚቀጥለው ክፍል በዲዛይኑ ውስጥ DDR ወይም SERDESIF ብሎኮችን እየተጠቀሙ ከሆነ ኃይለኛ የንድፍ መሳሪያ የሆነውን Libo SoC System Builderን በመጠቀም እንዴት እንዲህ አይነት ንድፍ መፍጠር እንደሚችሉ ይገልፃል።
የሚቀጥለው ክፍል SmartFusion2 System Builderን ሳይጠቀሙ እንዴት የተሟላ 'የመጀመሪያነት' መፍትሄን በአንድ ላይ ማስቀመጥ እንደሚቻል ይገልጻል። ይህ የስርዓት መገንቢያውን ለመጠቀም ካልፈለጉ ምን መደረግ እንዳለበት ለማብራራት ያግዛል፣ እና እንዲሁም የስርዓት መገንቢያ መሳሪያ ለእርስዎ ምን እንደሚያመነጭ ይገልጻል። ይህ ክፍል የሚመለከተው፡-

ለ DDR መቆጣጠሪያ እና ለ SERDESIF ውቅር መመዝገቢያ የውቅር ውሂብ መፍጠር

የውቅር ውሂብን ወደ ተለያዩ ASIC ውቅር መዝገቦች ለማስተላለፍ የሚያስፈልገው የ FPGA አመክንዮ መፍጠር

በመጨረሻም የተፈጠረውን እንገልፃለን fileከ፡-

የ firmware 'initialization' መፍትሄ መፍጠር።
ለ DDR 'initialization' መፍትሄ የንድፍ ማስመሰል.

ስለ DDR መቆጣጠሪያ እና የ SERDESIF ውቅር መዝገቦች ዝርዝሮችን ለማግኘት፣ ይመልከቱ የማይክሮሴሚ SmartFusion2 ባለከፍተኛ ፍጥነት ተከታታይ እና የ DDR በይነገጽ የተጠቃሚ መመሪያ።

የኦፕሬሽን ጽንሰ-ሐሳብ

የፔሪፈራል ማስጀመሪያ መፍትሄ የሚከተሉትን ዋና ዋና ክፍሎች ይጠቀማል።

የCMSIS SystemInit() ተግባር፣ በCortex-M3 ላይ የሚሰራ እና የማስጀመር ሂደቱን የሚያቀናብር።
የCoreConfigP soft IP core፣ የፔሪፈራል ውቅር መዝገቦችን ያስጀምራል።

የMSS፣ DDR ተቆጣጣሪዎች እና የSERDESIF ብሎኮችን ዳግም ማስጀመሪያ ቅደም ተከተል የሚያስተዳድረው CoreResetP soft IP core።

የዳርቻው አጀማመር ሂደት እንደሚከተለው ይሰራል።

ዳግም ሲጀመር Cortex-M3 የCMSIS SystemInit() ተግባርን ያካሂዳል። ይህ ተግባር የመተግበሪያው ዋና() ተግባር ከመፈጸሙ በፊት በራስ-ሰር ይፈጸማል።
የCoreResetP ውፅዓት ሲግናል MSS_HPMS_READY በጅማሬው ሂደት መጀመሪያ ላይ የተረጋገጠ ሲሆን ይህም MSS እና ሁሉም ተጓዳኝ አካላት (ከኤምዲአር በስተቀር) ለግንኙነት ዝግጁ መሆናቸውን ያሳያል።
የSystemInit() ተግባር የውቅረት መረጃን ለDDR ተቆጣጣሪዎች እና የSERDESIF ውቅረት መመዝገቢያዎችን በMSS FIC_2 APB3 አውቶቡስ ይጽፋል። ይህ በይነገጽ በFPGA ጨርቅ ውስጥ ፈጣን ከሆነው ለስላሳ CoreConfigP ኮር ጋር ተገናኝቷል።

ሁሉም መዝገቦች ከተዋቀሩ በኋላ የSystemInit () ተግባር የመመዝገቢያ ውቅረት ደረጃ መጠናቀቁን ለማመልከት ወደ CoreConfigP መቆጣጠሪያ መመዝገቢያዎች ይጽፋል; የCoreConfigP ውፅዓት ምልክቶች CONFIG1_DONE እና CONIG2_DONE ተረጋግጠዋል።
በንድፍ ውስጥ ጥቅም ላይ በሚውሉት ተጓዳኝ አካላት ላይ በመመስረት ሁለት የመመዝገቢያ ውቅረት (CONFIG1 እና CONFIG2) ደረጃዎች አሉ።
ከMDR/FDDR አንዱ ወይም ሁለቱም ጥቅም ላይ ከዋሉ እና የትኛውም የ SERDESIF ብሎኮች በንድፍ ውስጥ ጥቅም ላይ ካልዋሉ፣ አንድ የመመዝገቢያ ውቅረት ደረጃ ብቻ አለ። ሁለቱም የCoreConfigP ውፅዓት ሲግናሎች CONFIG1_DONE እና CONIG2_DONE ያለ ምንም መጠበቅ/መዘግየት ተያይዘዋል።
በንድፍ ውስጥ አንድ ወይም ከዚያ በላይ የ SERDESIF ብሎኮች ከPCIe ውጪ ጥቅም ላይ ከዋሉ፣ የመመዝገቢያ ውቅር አንድ ደረጃ ብቻ ነው። CONFIG1_DONE እና CONIG2_DONE ምንም ሳይጠብቁ/ ሳይዘገዩ አንድ በአንድ ይያዛሉ።
አንድ ወይም ከዚያ በላይ የ SERDESIF ብሎኮች በ PCIe ሞድ ውስጥ ጥቅም ላይ ከዋሉ ፣ የመመዝገቢያ ውቅር ሁለት ደረጃዎች አሉ። CONFIG1_DONE የተረጋገጠው የመጀመሪያው የምዝገባ ውቅረት ከተጠናቀቀ በኋላ ነው። የSERDESIF ስርዓት እና የሌይን መዝገቦች በዚህ ደረጃ ተዋቅረዋል። SERDESIF በፒሲኢ-ያልሆነ ሁኔታ ከተዋቀረ የCONFIG2_DONE ሲግናል እንዲሁ ወዲያውኑ ተረጋግጧል።

ሁለተኛው የመመዝገቢያ ውቅረት ደረጃ ይከተላል (SERDESIF በ PCIE ሁነታ ከተዋቀረ). በሁለተኛው ምዕራፍ ውስጥ የተከሰቱት የተለያዩ ክስተቶች የሚከተሉት ናቸው።
– CoreResetP PHY_RESET_N እና CORE_RESET_N ምልክቶችን ከእያንዳንዱ ጥቅም ላይ ከዋለ የSERDESIF ብሎኮች ያስወግዳል። እንዲሁም ሁሉም የSERDESIF ብሎኮች ዳግም ካልተጀመሩ በኋላ SDIF_RELEASED የውጤት ሲግናልን ያረጋግጣል። ይህ SDIF_RELEASED ሲግናል ለCoreConfigP የSERDESIF ኮር ዳግም ማስጀመር እንደወጣ እና ለሁለተኛው የመመዝገቢያ ውቅረት ዝግጁ መሆኑን ለማመልከት ይጠቅማል።
– አንዴ SDIF_RELEASED ሲግናል ከተረጋገጠ የSystemInit() ተግባር በተገቢው የSERDESIF መስመር ላይ PMA_READYን ለማረጋገጥ ድምጽ መስጠት ይጀምራል። አንዴ PMA_READY ከተረጋገጠ፣ ሁለተኛው የSERDESIF መመዝገቢያ (ፒሲኢይ መመዝገቢያ) በSystemInit() ተግባር ተዋቅሯል/ይፃፋል።
ሁሉም የ PCIE መዝገቦች ከተዋቀሩ በኋላ የSystemInit () ተግባር የሁለተኛው ዙር የምዝገባ ውቅረት መጠናቀቁን ለማመልከት ወደ CoreConfigP መቆጣጠሪያ መመዝገቢያዎች ይጽፋል; የCoreConfigP ውፅዓት ሲግናል CONIG2_DONE የተረጋገጠ ነው።

ከላይ ከተጠቀሱት የሲግናል ማረጋገጫዎች/ማስረጃዎች በተጨማሪ CoreResetP የሚከተሉትን ተግባራት በማከናወን የተለያዩ ብሎኮችን ማስጀመርን ይቆጣጠራል።
- የ FDDR ዋና ዳግም ማስጀመርን በማቆም ላይ
- SERDESIFን ማረጋገጥ የPHY እና የ CORE ዳግም ማስጀመሪያዎችን ያግዳል።
- የ FDDR PLL (FPLL) መቆለፊያ ምልክት ክትትል. የFDDR AXI/AHBlite ዳታ በይነገጽ እና የFPGA ጨርቅ በትክክል መገናኘት መቻላቸውን ለማረጋገጥ FPLL ተቆልፎ መሆን አለበት።
- የ SERDESIF ብሎክ PLL (SPLL) መቆለፊያ ምልክቶችን መከታተል። SERDESIF AXI/AHBlite interface (PCIe mode) ወይም XAUI በይነገጽ ከFPGA ጨርቅ ጋር በትክክል መገናኘቱን ለማረጋገጥ SPLL ተቆልፎ መሆን አለበት።
– የውጪው የዲ.ዲ. ትዝታዎች እንዲረጋጉ እና በDDR ተቆጣጣሪዎች ለመድረስ ዝግጁ ለመሆን በመጠባበቅ ላይ።
ሁሉም ተጓዳኝ አካላት ጅምር ሲጨርሱ፣ CoreResetP የ INIT_DONE ምልክቱን ያረጋግጣል። የCoreConfigP የውስጥ መዝገብ INIT_DONE የተረጋገጠ ነው።
ከMDR/FDDR አንዱ ወይም ሁለቱም ጥቅም ላይ ከዋሉ እና የ DDR ማስጀመሪያው ጊዜ ላይ ከደረሰ የCoreResetP የውጤት ምልክት DDR_READY ተረጋግጧል። የዚህ ምልክት DDR_READY ማረጋገጥ DDR (MDDR/FDDR) ለግንኙነት ዝግጁ መሆኑን ለማመልከት ክትትል ሊደረግበት ይችላል።
አንድ ወይም ከዚያ በላይ የSERDESIF ብሎኮች ጥቅም ላይ ከዋሉ እና ሁለተኛው የመመዝገቢያ ውቅረት በተሳካ ሁኔታ ከተጠናቀቀ የCoreResetP የውጤት ምልክት SDIF_READY ተረጋግጧል። የዚህ ምልክት SDIF_READY ሁሉም የ SERDESIF ብሎኮች ለግንኙነት ዝግጁ መሆናቸውን ለማመልከት ክትትል ሊደረግበት ይችላል።

INIT_DONE እስኪረጋገጥ ሲጠብቅ የነበረው የSystemInit() ተግባር፣ ተጠናቀቀ እና የመተግበሪያው ዋና() ተግባር ተፈፅሟል። በዚያን ጊዜ ሁሉም ያገለገሉ የDDR መቆጣጠሪያዎች እና የSERDESIF ብሎኮች ተጀምረዋል፣ እና የfirmware መተግበሪያ እና የFPGA ጨርቅ አመክንዮ በአስተማማኝ ሁኔታ ከእነሱ ጋር መገናኘት ይችላሉ።

በዚህ ሰነድ ውስጥ የተገለጸው ዘዴ Cortex-M3 ከመተግበሪያው ዋና () ተግባር በፊት የተተገበረው የስርዓት ማስጀመሪያ ኮድ አካል ሆኖ የማስጀመር ሂደቱን በመፈጸም ላይ ነው።
ለFDDR/MDDR፣ SEREDES(የPCIe ሞድ ያልሆነ) እና SERDES (PCIe ሁነታ) የማስጀመሪያ ደረጃዎች በስእል 1-1፣ ስእል 1-2 እና ስእል 1-3 ላይ ያለውን የፍሰት ገበታዎች ይመልከቱ።
ምስል 1-4 የፔሪፈራል ጅምር የጊዜ ዲያግራምን ያሳያል።

የማይክሮሴሚ SmartFusion2 DDR መቆጣጠሪያ እና ተከታታይ የከፍተኛ ፍጥነት መቆጣጠሪያ - የጊዜ ዲያግራም 1

የማይክሮሴሚ SmartFusion2 DDR መቆጣጠሪያ እና ተከታታይ የከፍተኛ ፍጥነት መቆጣጠሪያ - የጊዜ ዲያግራም 2

ምስል 1-3 • SERDESIF (PCIe) የማስጀመሪያ ፍሰት ገበታ
በዚህ ሰነድ ውስጥ የተገለጸው የማስጀመሪያ አሰራር በCortex-M3 ላይ ምንም አይነት ኮድ ለማስኬድ እቅድ ባይኖረውም በመነሻ ሂደት ውስጥ Cortex-M3 ን እንዲያሄዱ ይጠይቃል። ምንም የማያደርግ መሰረታዊ የጽኑ ትዕዛዝ መተግበሪያ መፍጠር አለብህ (ቀላል loop፣ ለምሳሌample) እና በተሰቀለው የማይለዋወጥ ማህደረ ትውስታ (eNVM) ውስጥ ሊተገበር የሚችል ጭነት ስለዚህ የ DDR መቆጣጠሪያዎች እና SERDESIF ብሎኮች Cortex-M3 ቡት ሲጀምር ይጀመራሉ።

የ DDR እና SERDESIF ብሎኮችን በመጠቀም ንድፍ ለመፍጠር ሲስተም ገንቢን በመጠቀም

SmartFusion2 System Builder የስርአት-ደረጃ መስፈርቶችዎን እንዲይዙ የሚያግዝዎት እና እነዚህን መስፈርቶች የሚተገብር ንድፍ የሚያዘጋጅ ኃይለኛ የንድፍ መሳሪያ ነው። የስርዓት ገንቢው በጣም አስፈላጊ ተግባር የፔሪፈርል ኢንቲየላይዜሽን ንዑስ ስርዓት በራስ-ሰር መፍጠር ነው። በገጽ 17 ላይ "SmartDesign to design to create a design to create DDR and SERDESIF Blocks" በገጽ XNUMX ላይ ያለ ሲስተም ገንቢ እንዴት እንዲህ አይነት መፍትሄ መፍጠር እንደሚቻል በዝርዝር ይገልጻል።
ሲስተም ገንቢን እየተጠቀሙ ከሆነ፣ የእርስዎን DDR መቆጣጠሪያዎች እና SERDESIF ብሎኮችን በኃይል የሚጀምር ንድፍ ለመፍጠር የሚከተሉትን ተግባራት ማከናወን አለብዎት።

በመሣሪያ ባህሪያት ገጽ (ምስል 2-1) ውስጥ የትኞቹ የ DDR መቆጣጠሪያዎች ጥቅም ላይ እንደሚውሉ እና በንድፍዎ ውስጥ ምን ያህል የ SERDESIF ብሎኮች ጥቅም ላይ እንደሚውሉ ይግለጹ።
በማህደረ ትውስታ ገጹ ላይ የ DDR አይነት (DDR2/DDR3/LPDDR) እና የውቅር ውሂብዎን ለውጫዊ DDR ትውስታዎችዎ ይግለጹ። ለዝርዝር መረጃ የማህደረ ትውስታ ገጽ ክፍልን ይመልከቱ።

በPeripherals ገጽ ላይ፣ እንደ AHBlite/AXI የተዋቀሩ የጨርቅ ማስተሮችን ወደ የጨርቅ DDR ንኡስ ስርዓት እና/ወይም MSS DDR FIC ንዑስ ስርዓት (አማራጭ) ያክሉ።
በሰዓት ቅንጅቶች ገጽ ውስጥ ለ DDR ንዑስ ስርዓቶች የሰዓት ድግግሞሾችን ይግለጹ።

የንድፍ ዝርዝርዎን ይሙሉ እና ጨርስን ጠቅ ያድርጉ። ይህ ለ'ጅማሬ' መፍትሄ አስፈላጊ የሆነውን አመክንዮ ጨምሮ የሲስተም ገንቢውን ንድፍ ያመነጫል።
SERDESIF ብሎኮችን እየተጠቀሙ ከሆነ፣ በንድፍዎ ውስጥ ያሉትን የSERDESIF ብሎኮችን ማፍጠን እና የመነሻ ወደቦችን ከሲስተም Builder ከመነጨው ኮር ጋር ማገናኘት አለብዎት።

የስርዓት ገንቢ መሳሪያ ባህሪያት ገጽ
በመሣሪያ ባህሪያት ገጽ ውስጥ የትኞቹ የ DDR መቆጣጠሪያዎች (MDDR እና/ወይም FDDR) ጥቅም ላይ እንደሚውሉ እና በንድፍዎ ውስጥ ምን ያህል የ SERDESIF ብሎኮች ጥቅም ላይ እንደሚውሉ ይግለጹ (ምስል 2-1)።

ምስል 2-1 • የስርዓት ገንቢ መሳሪያ ባህሪያት ገጽ

የስርዓት ገንቢ ማህደረ ትውስታ ገጽ
MSS DDR (MDDR) ወይም Fabric DDR (FDDR) ለመጠቀም ከተቆልቋዩ ዝርዝር ውስጥ የማህደረ ትውስታ አይነትን ይምረጡ (ምስል 2-2)።

ምስል 2-2 • MSS ውጫዊ ማህደረ ትውስታ

አለብህ፡-

የ DDR ዓይነት (DDR2፣ DDR3 ወይም LPDDR) ይምረጡ።
የ DDR ማህደረ ትውስታን የመቆያ ጊዜን ይግለጹ። ትክክለኛውን የማህደረ ትውስታ ማቀናበሪያ ጊዜ ለማዘጋጀት የእርስዎን ውጫዊ የ DDR Memory Specifications ያማክሩ። የማህደረ ትውስታ ማቋቋሚያ ጊዜ በትክክል ካልተዘጋጀ የ DDR ማህደረ ትውስታ በትክክል መጀመር ላይሳካ ይችላል።
የ DDR መመዝገቢያ ውቅር ውሂብን ያስመጡ ወይም የእርስዎን DDR Memory Parameters ያዘጋጁ። ለዝርዝሮች፣ ይመልከቱ የማይክሮሴሚ SmartFusion2 ባለከፍተኛ ፍጥነት ተከታታይ እና የ DDR በይነገጽ የተጠቃሚ መመሪያ.

ይህ ውሂብ የ DDR መመዝገቢያ BFM እና የጽኑ ትዕዛዝ ውቅር ለመፍጠር ጥቅም ላይ ይውላል fileበገጽ 26 ላይ ባለው “የጽኑ ዌር መተግበሪያ መፍጠር እና ማጠናቀር” እና “BFM” ላይ እንደተገለጸው Files ንድፉን ለመምሰል ይጠቅማል” በገጽ 27 ላይ። ስለ DDR መቆጣጠሪያ ውቅር መዝገቦች ዝርዝሮችን ለማግኘት፣ ይመልከቱ የማይክሮሴሚ SmartFusion2 ባለከፍተኛ ፍጥነት ተከታታይ እና የ DDR በይነገጽ የተጠቃሚ መመሪያ።
አንድ የቀድሞampየማዋቀሪያው le file አገባብ በስእል 2-3 ይታያል። በዚህ ውስጥ ጥቅም ላይ የዋሉ የመመዝገቢያ ስሞች file በ ውስጥ ከተገለጹት ጋር ተመሳሳይ ናቸው የማይክሮሴሚ SmartFusion2 ባለከፍተኛ ፍጥነት ተከታታይ እና የ DDR በይነገጽ የተጠቃሚ መመሪያ

ምስል 2-3 • ውቅር File አገባብ ዘፀample
የስርዓት ገንቢ ተጓዳኝ ገጽ
በPeripherals ገጽ ላይ ለእያንዳንዱ የ DDR መቆጣጠሪያ የተለየ ንዑስ ስርዓት ተፈጥሯል (ጨርቅ DDR Subsystem ለ FDDR እና MSS DDR FIC ንዑስ ስርዓት ለኤምዲአር)። የጨርቅ AMBA ማስተር (እንደ AXI/AHBlite የተዋቀረ) ኮር በእያንዳንዱ በእነዚህ ንዑስ ስርዓቶች ላይ የጨርቅ ዋና መዳረሻን ለዲዲ ተቆጣጣሪዎች ማከል ትችላለህ። ሲፈጠር ሲስተም ገንቢ የአውቶቡሶችን ኮሮች (እንደ AMBA ማስተር አይነት እንደታከለው) በራስ ሰር ያፋጥናል እና የአውቶቡሱን ኮር ዋና BIF እና ሰዓቱን ያጋልጣል እና ተዛማጅ ስርአቶች (FDDR/MDDR) በተገቢው የፒን ቡድኖች ስር ያሉትን ፒን ዳግም ያስጀምራል። ከላይ. ማድረግ ያለብዎት ነገር ቢኖር ቢአይኤፍዎቹን በንድፍ ውስጥ ከሚፈጥሯቸው ተገቢው የጨርቅ ማስተር ኮሮች ጋር ማገናኘት ነው። በኤምዲአር ጉዳይ፣ የጨርቅ AMBA ማስተር ኮርን ወደ MSS DDR FIC ንዑስ ስርዓት ማከል አማራጭ ነው። Cortex-M3 በዚህ ንዑስ ስርዓት ላይ ነባሪ ማስተር ነው። ምስል 2-4 የስርዓት መገንቢያ ፔሪፈራል ገጽን ያሳያል።

ምስል 2-4 • የስርዓት ገንቢ ፔሪፈራል ገጽ

የስርዓት ገንቢ የሰዓት ቅንጅቶች ገጽ
በሰዓት ቅንጅቶች ገጽ ላይ ለእያንዳንዱ የ DDR መቆጣጠሪያ ከእያንዳንዱ DDR (MDDR እና/ወይም FDDR) ንዑስ ስርዓት ጋር የሚዛመዱ የሰዓት ድግግሞሾችን መግለጽ አለብዎት።
ለኤምዲአር፣ የሚከተለውን መግለጽ አለቦት፡-

MDR_CLK - ይህ ሰዓት የ DDR መቆጣጠሪያውን የክወና ድግግሞሹን የሚወስን ሲሆን ውጫዊ የ DDR ማህደረ ትውስታዎ እንዲሰራ ከሚፈልጉት የሰዓት ድግግሞሽ ጋር መዛመድ አለበት። ይህ ሰዓት እንደ M3_CLK ብዜት ይገለጻል (Cortex-M3 እና MSS Main Clock፣ ምስል 2-5)። MDR_CLK ከ333 ሜኸር ያነሰ መሆን አለበት።
DDR_FIC_CLK – እንዲሁም MDRን ከFPGA ጨርቅ ለመድረስ ከመረጡ፣ DDR_FIC_CLKን መግለጽ ያስፈልግዎታል። ይህ የሰዓት ድግግሞሽ እንደ MDR_CLK ሬሾ ነው የሚገለፀው እና የ FPGA ጨርቅ ንዑስ ስርዓት MDRን ከሚሰራበት ድግግሞሽ ጋር መመሳሰል አለበት።

ምስል 2-5 • Cortex-M3 እና MSS ዋና ሰዓት; MDR ሰዓቶች

ለFDDR፣ የሚከተሉትን መግለጽ አለቦት፡-

FDDR_CLK – የ DDR መቆጣጠሪያውን የክወና ድግግሞሹን የሚወስን እና ውጫዊ የ DDR ማህደረ ትውስታዎ እንዲሰራ ከሚፈልጉበት የሰዓት ድግግሞሽ ጋር መዛመድ አለበት። ይህ ሰዓት የM3_CLK ብዜት (MSS እና Cortex-M3 ሰዓት፣ ምስል 2-5) ብዜት እንደሆነ ልብ ይበሉ። FDDR_CLK በ20 MHz እና 333 MHz ውስጥ መሆን አለበት።

FDDR_SUBSYSTEM_CLK - ይህ የሰዓት ድግግሞሽ እንደ FDDR_CLK ጥምርታ ይገለጻል እና ወደ FDDR የሚደርሰው የ FPGA ጨርቅ ንዑስ ስርዓት ከሚሰራበት ድግግሞሽ ጋር መዛመድ አለበት።

ምስል 2-6 • የጨርቅ DDR ሰዓቶች
የ SERDESIF ውቅር
የSERDESIF ብሎኮች በSystem Builder የመነጨ ንድፍ ውስጥ ፈጣን አይደሉም። ይሁን እንጂ ለሁሉም የ SERDESIF ብሎኮች የመነሻ ምልክቶች በሲስተም Builder ኮር በይነገጽ ላይ ይገኛሉ እና በስእል 2-7 እንደሚታየው በሚቀጥለው የሥርዓት ተዋረድ ከ SERDESIF ኮሮች ጋር ሊገናኙ ይችላሉ።ምስል 2-7 • SERDESIF የፔሪፈርል ጅምር ግንኙነት
ከዲዲ ውቅር መዝገቦች ጋር በሚመሳሰል መልኩ፣ እያንዳንዱ የ SERDES ብሎክ እንዲሁ በሂደት ላይ መጫን ያለባቸው የውቅር መዝገቦች አሉት። የ PCIe ወይም EPCS መለኪያዎችን ለማስገባት እነዚህን የመመዝገቢያ ዋጋዎች ማስመጣት ወይም ከፍተኛ ፍጥነት ያለው ሲሪያል በይነገጽ ማዋቀሪያን መጠቀም ይችላሉ (ምስል 2-8) እና የመመዝገቢያ ዋጋዎች በራስ-ሰር ይሰላሉ። ለዝርዝሮች፣ ይመልከቱ የ SERDES ውቅረት የተጠቃሚ መመሪያ.ምስል 2-8 • ባለከፍተኛ ፍጥነት ተከታታይ በይነገጽ አዋቅር
አንዴ የተጠቃሚ አመክንዮዎን ከSystem Builder block እና SERDES ብሎክ ጋር ካዋሃዱ፣ የእርስዎን ከፍተኛ ደረጃ SmartDesign ማመንጨት ይችላሉ። ይህ ሁሉንም HDL እና BFM ያመነጫል fileንድፍዎን ለመተግበር እና ለማስመሰል አስፈላጊ የሆኑ ዎች. ከዚያ የቀረውን የንድፍ ፍሰት መቀጠል ይችላሉ.

ዲዲ እና SERDESIF ብሎኮችን በመጠቀም ዲዛይን ለመፍጠር SmartDesignን መጠቀም

ይህ ክፍል SmartFusion2 System Builderን ሳይጠቀሙ እንዴት የተሟላ 'የመጀመሪያነት' መፍትሄን በአንድ ላይ ማስቀመጥ እንደሚቻል ይገልጻል። ግቡ የስርዓት መገንቢያውን ለመጠቀም ካልፈለጉ ምን ማድረግ እንዳለቦት እንዲረዱ መርዳት ነው። ይህ ክፍል የSystem Builder መሣሪያ ለእርስዎ ምን እንደሚያመነጭም ይገልጻል። ይህ ክፍል እንዴት እንደሚደረግ ይገልጻል፡-

ለ DDR መቆጣጠሪያ እና ለ SERDESIF የውቅር መዝገቦች የውቅር ውሂብን ያስገቡ።
የውቅር ውሂቡን ወደ DDR ተቆጣጣሪዎች እና SERDESIF ውቅረት መመዝገቢያዎች ለማስተላለፍ የሚያስፈልጉትን የጨርቅ ኮርሶችን ያፋጥኑ እና ያገናኙ።

DDR መቆጣጠሪያ ውቅር
የኤምኤስኤስ DDR (MDDR) እና የጨርቅ DDR (FDDR) መቆጣጠሪያዎች ከውጫዊው የ DDR ማህደረ ትውስታ ውቅረት መስፈርቶች (DDR ሁነታ፣ PHY ስፋት፣ ፍንዳታ ሁነታ፣ ኢ.ሲ.ሲ.፣ ወዘተ.) ጋር ለማዛመድ በተለዋዋጭ (በአሂድ ጊዜ) መዋቀር አለባቸው። በMDR/FDDR አወቃቀሪ ውስጥ የገባው ውሂብ ለዲዲ ተቆጣጣሪ ውቅር መዝገቦች በCMSIS SystemInit() ተግባር ይፃፋል። የተለያዩ የውቅረት ውሂብን ለማስገባት ውቅሩ ሶስት የተለያዩ ትሮች አሉት፡

አጠቃላይ ውሂብ (DDR ሁነታ፣ የውሂብ ስፋት፣ የሰዓት ድግግሞሽ፣ ECC፣ የጨርቅ በይነገጽ፣ የመንዳት ጥንካሬ)
የማህደረ ትውስታ ማስጀመሪያ ውሂብ (የፍንዳታ ርዝመት፣ የፍንዳታ ትእዛዝ፣ የጊዜ አጠባበቅ ሁነታ፣ መዘግየት፣ ወዘተ.)
የማህደረ ትውስታ ጊዜ መረጃ

የውጫዊ DDR ማህደረ ትውስታዎን ዝርዝር ይመልከቱ እና የ DDR መቆጣጠሪያውን ከውጫዊ የ DDR ማህደረ ትውስታዎ መስፈርቶች ጋር እንዲዛመድ ያዋቅሩት።
ስለ DDR ውቅር ዝርዝሮች፣ ይመልከቱ SmartFusion2 MSS DDR ውቅር የተጠቃሚ መመሪያ።
የ SERDESIF ውቅር
SERDES ን ለማዋቀር ኮንፊገሬተሩን ለመክፈት በ SmartDesign ሸራ ውስጥ ያለውን የ SERDES እገዳን ሁለቴ ጠቅ ያድርጉ (ምስል 3-1)። የ PCIe ወይም EPCS መለኪያዎችን ለማስገባት እነዚህን የመመዝገቢያ ዋጋዎች ማስመጣት ወይም የ SERDES አወቃቀሩን መጠቀም ይችላሉ እና የመመዝገቢያ እሴቶቹ በራስ-ሰር ይሰላሉ። ለዝርዝሮች፣ ይመልከቱ የ SERDES ውቅረት የተጠቃሚ መመሪያ.ምስል 3-1 • ባለከፍተኛ ፍጥነት ተከታታይ በይነገጽ አዋቅር
የ FPGA ንድፍ ማስጀመሪያ ንዑስ ስርዓት መፍጠር
የ DDR እና SERDESIF ብሎኮችን ለመጀመር በFPGA ጨርቅ ውስጥ የማስጀመሪያ ንዑስ ስርዓት መፍጠር አለብዎት። የ FPGA ጨርቅ ማስጀመሪያ ንዑስ ሲስተም መረጃን ከ Cortex-M3 ወደ DDR እና SERDESIF ውቅረት መመዝገቢያ ያንቀሳቅሳል ፣እነዚህ ብሎኮች ወደ ሥራ እንዲገቡ የሚፈለጉትን የዳግም ማስጀመሪያ ቅደም ተከተሎችን ያስተዳድራል እና እነዚህ ብሎኮች ከተቀረው ንድፍዎ ጋር ለመገናኘት ዝግጁ ሲሆኑ ምልክቶችን ይሰጣል። የማስጀመሪያ ንዑስ ስርዓትን ለመፍጠር የሚከተሉትን ማድረግ አለብዎት:

በኤምኤስኤስ ውስጥ FIC_2ን አዋቅር
የCoreConfigP እና CoreResetP ኮሮችን ያፋጥኑ እና ያዋቅሩ

በቺፕ ላይ ያለውን 25/50MHz RC oscillatorን ያፋጥኑ
የስርዓት ዳግም ማስጀመር (SYSRESET) ማክሮን ያፋጥኑ
እነዚህን ክፍሎች ከእያንዳንዱ የዳርቻ ውቅር በይነገጾች፣ ሰዓቶች፣ ዳግም ማስጀመሪያዎች እና የ PLL መቆለፊያ ወደቦች ጋር ያገናኙ

MSS FIC_2 የኤፒቢ ውቅር
MSS FIC_2ን ለማዋቀር፡-

ከኤምኤስኤስ አወቃቀሩ የFIC_2 ውቅረት መገናኛ ሳጥንን ይክፈቱ (ምስል 3-2)።
Cortex-M3 ን በመጠቀም ተጓዳኝ አካላትን ማስጀመርን ይምረጡ።

በስርዓትዎ ላይ በመመስረት ከሚከተሉት አመልካች ሳጥኖች አንዱን ወይም ሁለቱንም ምልክት ያድርጉ።
- MSS DDR
- የጨርቅ DDR እና/ወይም SERDES ብሎኮች
እሺን ጠቅ ያድርጉ እና ኤም.ኤስ.ኤስን ለማመንጨት ይቀጥሉ (ኤምኤስኤስን ለዲዛይን መስፈርቶችዎ ሙሉ በሙሉ እስኪያዋቅሩት ድረስ ይህንን እርምጃ ለሌላ ጊዜ ማስተላለፍ ይችላሉ)። የFIC_2 ወደቦች (FIC_2_APB_MASTER፣ FIC_2_APB_M_PCLK እና FIC_2_APB_M_RESET_N) አሁን በኤምኤስኤስ በይነገጽ ተጋልጠዋል እና ከCoreConfigP እና CoreResetP ኮሮች ጋር ሊገናኙ ይችላሉ።

ምስል 3-2 • MSS FIC_2 አዋቅር

CoreConfigP
CoreConfigPን ለማዋቀር፡-

ፈጣን CoreConfigPን ወደ የእርስዎ SmartDesign (በተለምዶ ኤምኤስኤስ ፈጣን የሆነበት)።
ይህ አንኳር በሊቤሮ ካታሎግ (በPeripherals ስር) ውስጥ ይገኛል።
አወቃቀሩን ለመክፈት ዋናውን ሁለቴ ጠቅ ያድርጉ።

የትኛዎቹ ተጓዳኝ አካላት መጀመር እንዳለባቸው ለመለየት ዋናውን ያዋቅሩ (ምስል 3-3)

ምስል 3-3 • CoreConfigP መገናኛ ሳጥን

CoreResetP
CoreResetPን ለማዋቀር፡-

ፈጣን CoreResetPን ወደ የእርስዎ SmartDesign (በተለይ ኤምኤስኤስ የሚጣደፍበት)።
ይህ አንኳር በሊቤሮ ካታሎግ ውስጥ በPeripherals ስር ይገኛል።
አወቃቀሩን ለመክፈት በ SmartDesign Canvas ውስጥ ያለውን ኮር ሁለቴ ጠቅ ያድርጉ (ምስል 3-4)።
ዋናውን ወደ፡-
- የውጫዊ ዳግም ማስጀመር ባህሪን ይግለጹ (EXT_RESET_OUT የተረጋገጠ)። ከአራት አማራጮች ውስጥ አንዱን ይምረጡ፡-
o EXT_RESET_OUT በፍፁም አልተረጋገጠም።
o EXT_RESET_OUT የተረጋገጠው የመብራት ዳግም ማስጀመር (POWER_ON_RESET_N) ከተረጋገጠ ነው
FAB_RESET_N ከተረጋገጠ EXT_RESET_OUT የተረጋገጠ ነው።
o EXT_RESET_OUT የተረጋገጠው ኃይል ዳግም ከተጀመረ (POWER_ON_RESET_N) ወይም FAB_RESET_N ከተረጋገጠ ነው።
- የመሳሪያውን ጥራዝ ይግለጹtagሠ. የተመረጠው እሴት ከቮልtagሠ በሊቦ ፕሮጄክት ቅንጅቶች መገናኛ ሳጥን ውስጥ መርጠዋል።
- በንድፍዎ ውስጥ የትኞቹን ተጓዳኝ አካላት እንደሚጠቀሙ ለማመልከት ተገቢውን አመልካች ሳጥኖቹን ያረጋግጡ ።
– ውጫዊ DDR ትውስታ ቅንብር ጊዜ ይግለጹ. ይህ በእርስዎ መተግበሪያ (MDDR እና FDDR) ውስጥ ጥቅም ላይ ላሉ ሁሉም DDR ትውስታዎች ከፍተኛው ዋጋ ነው። ይህንን ግቤት ለማዋቀር የውጫዊውን የ DDR ማህደረ ትውስታ አቅራቢ ውሂብ ሉህ ይመልከቱ። 200us በ2ሜኸር ለሚሄዱ DDR3 እና DDR200 ትውስታዎች ጥሩ ነባሪ እሴት ነው። ይህ ለስራ ማስመሰል እና በሲሊኮን ላይ ያለውን የአሠራር ስርዓት ዋስትና ለመስጠት በጣም አስፈላጊ መለኪያ ነው. ለመቋቋሚያ ጊዜ ትክክለኛ ያልሆነ እሴት የማስመሰል ስህተቶችን ሊያስከትል ይችላል። ይህንን ግቤት ለማዋቀር የ DDR ማህደረ ትውስታ አቅራቢውን የውሂብ ሉህ ይመልከቱ።
- በንድፍዎ ውስጥ ላለው እያንዳንዱ የ SERDES ብሎክ፣ እንደ ሆነ ለማመልከት ተገቢውን ሳጥኖች ላይ ምልክት ያድርጉ።
o PCIe ጥቅም ላይ ይውላል
o ለ PCIe Hot Reset ድጋፍ ያስፈልጋል
o ለ PCIe L2/P2 ድጋፍ ያስፈልጋል

ማስታወሻ፡- 090 Die(M2S090) እየተጠቀሙ ከሆነ እና ንድፍዎ SERDESIFን የሚጠቀም ከሆነ ከሚከተሉት ማመሳከሪያ ሳጥኖች ውስጥ የትኛውንም ምልክት ማድረግ የለብዎትም፡ 'ለ PCIe ጥቅም ላይ የዋለ'፣ 'PCIe HotReset support' እና 'PCIe L2/P2 ድጋፍን ያካትቱ'። ማንኛውንም የ090 ያልሆነ መሳሪያ እየተጠቀሙ እና አንድ ወይም ከዚያ በላይ የSERDESIF ብሎኮችን እየተጠቀሙ ከሆነ አራቱንም አመልካች ሳጥኖች በተገቢው የSERDESIF ክፍል ውስጥ ምልክት ማድረግ አለብዎት።
ማስታወሻ፡- በዚህ አዋቅር ውስጥ ስላሉት አማራጮች ዝርዝሮችን ለማግኘት የCoreResetP Handbookን ይመልከቱ።

ምስል 3-4 • CoreResetPCConfigurator

25/50ሜኸ ኦስሲሊተር ኢንስታንቲሽን
CoreConfigP እና CoreResetP በቺፕ 25/50MHz RC oscillator ተዘግተዋል። 25/50MHz Oscillator አፋጣኝ ማድረግ እና ከእነዚህ ኮሮች ጋር ማገናኘት አለቦት።

የቺፕ ኦscillators ኮርን ወደ ስማርት ዲዛይን (በተለምዶ ኤምኤስኤስ የሚፈጥንበት) ያፋጥኑ። ይህ አንኳር በሰዓት እና አስተዳደር ስር በሊቦ ካታሎግ ውስጥ ይገኛል።
በስእል 3-5 እንደሚታየው የ RC oscillator የ FPGA ጨርቁን እንዲነዳ ይህንን ኮር ያዋቅሩት።

ምስል 3-5 • የቺፕ ኦስሲሊተሮች ማዋቀር

የስርዓት ዳግም ማስጀመር (SYSRESET) ፈጣን
የ SYSRESET ማክሮ ለዲዛይንዎ የመሣሪያ ደረጃ ዳግም ማስጀመር ተግባርን ይሰጣል። የPOWER_ON_RESET_N የውጤት ምልክቱ ቺፑ በተነሳ ቁጥር ወይም ውጫዊ ፒን DEVRST_N ሲረጋገጥ/በተረጋገጠ (ምስል 3-6) ይገለጻል።
የSYSRESET ማክሮን ወደ ስማርት ዲዛይን (በተለምዶ ኤምኤስኤስ የሚጣደፍበት) ውስጥ ያፋጥኑት። ይህ ማክሮ በማክሮ ቤተ መፃህፍት ስር ባለው የሊቦ ካታሎግ ውስጥ ይገኛል። የዚህ ማክሮ ውቅር አያስፈልግም።

ምስል 3-6 • SYSRESET ማክሮ

አጠቃላይ ግንኙነት
በንድፍዎ ውስጥ ያሉትን MSS፣ FDDR፣ SERDESIF፣ OSC፣ SYSRESET፣ CoreConfigP እና CoreResetP ኮሮችን በቅጽበት ካዋቀሩ በኋላ፣ የፔሪፌራል ጅምር ንዑስ ስርዓትን ለመመስረት ማገናኘት ያስፈልግዎታል። በዚህ ሰነድ ውስጥ ያለውን የግንኙነት መግለጫ ለማቃለል፣ ከCoreConfigP እና ከCoreResetP ተዛማጅ ግንኙነቶች ጋር በተገናኘው የAPB3 ኮምፓሊየንት የውቅር ውሂብ መንገድ ግንኙነት ተከፋፍሏል።
የውቅር የውሂብ ዱካ ግንኙነት
ምስል 3-7 CoreConfigPን ከኤምኤስኤስ FIC_2 ሲግናሎች እና ከፔሪፈራሎች APB3 ጋር የሚያከብር ውቅር በይነገጾችን እንዴት ማገናኘት እንደሚቻል ያሳያል።
ሠንጠረዥ 3-1 • የውቅር የውሂብ ዱካ ወደብ/BIF ግንኙነቶች

ከ ወደብ / የአውቶቡስ በይነገጽ (BIF)/ አካል	ለ ወደብ/አውቶቡስ በይነገጽ (ቢአይኤፍ)/አካል
APB S PRESET N/ CoreConfigP	APB S PRESET N/ SDIF<0/1/2/3>	APB S PRESET N/ ኤፍዲአር	ኤምዲአር ኤፒቢ ኤስ ቅድመ ሁኔታ TN/MSS
APB S PCLK/ CoreConfigP	APB S PCLK/SDIF	APB S PCLK/FDDR	MDR APB S POLK/ MSS
MDR APBmslave/ CoreConfig			MDR ኤፒቢ ባሪያ (ቢአይኤፍ)/ኤምኤስኤስ
SDIF<0/1/2/ 3> APBmslave/Config	ኤፒቢ ባሪያ (BIF)/ SDIF<0/1/2/3>
FDDR APBmslave		ኤፒቢ ባሪያ (BIF)/ FDDR
FIC 2 APBmmaster/ CoreConfigP			FIC 2 ኤፒቢ ማስተር/ኤምኤስኤስ

ምስል 3-7 • FIC_2 APB3 ንዑስ ስርዓት ግንኙነት

ሰዓቶችን እና ግንኙነትን ዳግም ያስጀምራል
ምስል 3-8 CoreResetP ን ከውጫዊ ዳግም ማስጀመሪያ ምንጮች እና ከፔሪፈራል ኮር ዳግም ማስጀመሪያ ምልክቶች ጋር እንዴት ማገናኘት እንደሚቻል ያሳያል። እንዲሁም CoreResetPን ከተጓዳኝ የሰዓት ማመሳሰል ሁኔታ ምልክቶች (PLL መቆለፊያ ምልክቶች) ጋር እንዴት ማገናኘት እንደሚቻል ያሳያል። በተጨማሪም፣ CoreConfigP እና CoreResetP እንዴት እንደተገናኙ ያሳያል።

ምስል 3-8 • የኮር SF2ዳግም ማስጀመር ንዑስ ስርዓት ግንኙነት

የ Firmware መተግበሪያን መፍጠር እና ማጠናቀር

Firmware ን ከLiboSoC ወደ ውጭ ሲልኩ (የዲዛይን ፍሰት መስኮት> Firmware ወደ ውጭ መላክ> Firmware ወደ ውጭ መላክ) ሊቦሮ የሚከተሉትን ያመነጫል fileውስጥ s /firmware/drivers_config/ sys_config አቃፊ፡

sys_config.c - ለቀጣይ መዝገቦች እሴቶችን የሚይዙ የውሂብ አወቃቀሮችን ይዟል.
sys_config.h - በንድፍ ውስጥ የትኞቹ ተጓዳኝ አካላት ጥቅም ላይ እንደሚውሉ እና መጀመር ያለባቸውን የሚገልጹ #define መግለጫዎችን ይዟል።

sys_config_mddr_define.h - በመመዝገቢያ ውቅር ሳጥን ውስጥ የገባውን የኤምዲአር መቆጣጠሪያ ውቅር ውሂብን ይዟል።
sys_config_fddr_define.h - በመመዝገቢያ ውቅር ሳጥን ውስጥ የገባውን የFDDR መቆጣጠሪያ ውቅር መረጃን ይዟል።
sys_config_mss_clocks.h - ይህ file በኤምኤስኤስ ሲሲሲ አዋቅር ላይ እንደተገለጸው የኤምኤስኤስ የሰዓት ድግግሞሾችን ይዟል። እነዚህ ድግግሞሾች በCMSIS ኮድ ለብዙዎቹ የኤምኤስኤስ ሾፌሮች ትክክለኛውን የሰዓት መረጃ ለማቅረብ ያገለግላሉ እነሱም የፔሪፈራል ሰዓት (PCLK) ድግግሞሽ መዳረሻ ሊኖራቸው ይገባል (ለምሳሌ MSS UART baud ተመን አካፋዮች የባውድ ተመን እና የ PCLK ድግግሞሽ ተግባር ናቸው። ).

sys_config_SERDESIF_ .ሐ - SERDESIF_ን ይይዛል በ SERDESIF_ ጊዜ የቀረበ የውቅር ውሂብ ይመዝገቡ በንድፍ ፈጠራ ውስጥ አግድ ውቅር.
sys_config_SERDESIF_ .ሰ - የመመዝገቢያ ውቅረት ጥንዶችን ቁጥር እና ለPMA_READY (በ PCIe ሁነታ ብቻ) መመረጥ ያለበትን የሌይን ቁጥር የሚገልጹ #define መግለጫዎችን ይዟል።

እነዚህ fileየCMSIS ኮድ በትክክል እንዲጠናቀር እና የአሁኑን ንድፍዎን በተመለከተ መረጃ እንዲይዝ ያስፈልጋል፣የአካባቢ ውቅር ውሂብ እና የ MSS የሰዓት ውቅር መረጃን ጨምሮ።
እነዚህን አታርትዑ files በእጅ; የSmartDesign ክፍሎቹ በሚፈጠሩበት ጊዜ ሁሉ ወደ ተጓዳኝ አካል/አከባቢ ማውጫዎች ይፈጠራሉ። በማናቸውም ተጓዳኝ አካላት የውቅር ውሂብ ላይ ማንኛቸውም ለውጦች ከተደረጉ የተሻሻለው firmware እንዲችል የጽኑ ትዕዛዝ ፕሮጄክቶቹን እንደገና ወደ ውጭ መላክ ያስፈልግዎታል files (ከላይ ያለውን ዝርዝር ይመልከቱ) ወደ ውጭ ይላካሉ / firmware/drivers_config/sys_config አቃፊ።
firmware ን ወደ ውጭ በሚልኩበት ጊዜ ሊቦሮ ሶሲ የጽኑ ዌር ፕሮጄክቶቹን ይፈጥራል፡ የንድፍ ውቅርዎ ያለበት ቤተ-መጽሐፍት። fileኤስ እና አሽከርካሪዎች ተሰብስበዋል.
የፍጠር ፕሮጄክትን ካረጋገጡ ፈርምዌርን ወደ ውጭ በሚልኩበት ጊዜ አመልካች ሳጥን የመተግበሪያውን ፕሮጀክት የሚይዝ የሶፍት መሥሪያ SoftConsole/IAR/Keil ፕሮጀክት ተፈጥሯል ዋና.c እና ተጠቃሚ C/H አርትዕ ማድረግ የሚችሉበት። fileኤስ. የሲኤምኤስአይኤስ ኮድ በትክክል ለማጠናቀር የSoftConSole/IAR/Keil ፕሮጄክትን ይክፈቱ እና የfirmware መተግበሪያዎን ከሃርድዌር ንድፍዎ ጋር እንዲዛመድ በትክክል እንዲዋቀር ያድርጉ።

ቢኤፍኤም File■ ንድፉን ለመምሰል ይጠቅማል

ከንድፍዎ ጋር የተቆራኙትን ተጓዳኝ አካላትን የያዙ የ SmartDesign ክፍሎችን ሲፈጥሩ ማስመሰል fileከሚመለከታቸው ተጓዳኝ አካላት ጋር የሚዛመዱ ዎች በ ውስጥ ይፈጠራሉ። / የማስመሰል ማውጫ፡

ሙከራ.bfm - ከፍተኛ-ደረጃ BFM file ስማርትFusion2 MSS Cortex-M3 ፕሮሰሰርን በሚለማመድ ማንኛውም ሲሙሌሽን ጊዜ መጀመሪያ የሚፈጸም። እንደ ቅደም ተከተላቸው peripheral_init.bfm እና user.bfm ያስፈጽማል።
MDR_init.bfm - ንድፍዎ ኤምዲአርን የሚጠቀም ከሆነ ሊቦሮ ይህንን ያመነጫል። file; እርስዎ ያስገቡትን የኤምኤስኤስ ዲዲ ውቅረት መመዝገቢያ ውሂብ (የአርትዖት ሬጅስተርስ መገናኛ ሳጥንን በመጠቀም ወይም በ MSS_MDDR GUI) ወደ MSS DDR መቆጣጠሪያ መመዝገቢያዎች የሚፅፉትን የBFM ፅሁፍ ትዕዛዞችን ይዟል።

FDDR_init.bfm - ንድፍዎ FDDRን የሚጠቀም ከሆነ ሊቦሮ ይህንን ያመነጫል። file; ያስገቡትን የጨርቅ DDR ውቅር መመዝገቢያ ውሂብን (የአርትዖት ሬጅስተርስ መገናኛ ሳጥንን በመጠቀም ወይም በ FDDR GUI ውስጥ) ወደ የጨርቅ DDR መቆጣጠሪያ መመዝገቢያዎች የሚጽፉ የBFM መጻፊያ ትዕዛዞችን ይዟል።
SERDESIF_ _init.bfm - ንድፍዎ አንድ ወይም ከዚያ በላይ የ SERDESIF ብሎኮችን የሚጠቀም ከሆነ ሊቦሮ ይህንን ያመነጫል። file ለእያንዳንዱ SERDESIF_ ያገለገሉ እገዳዎች; ያስገቡትን የ SERDESIF ውቅር መመዝገቢያ ውሂብን የሚጽፉ የBFM ፅሁፍ ትዕዛዞችን ይዟል (የአርትዖት ሬጅስተርስ መገናኛ ሳጥንን በመጠቀም ወይም በSERDESIF_ ውስጥ) GUI) ወደ SERDESIF_ ይመዘግባል. የ SERDESIF እገዳ እንደ PCIe ከተዋቀረ ይህ file እንዲሁም የ 2 መመዝገቢያ ውቅረት ደረጃዎችን በተሟላ ቅደም ተከተል የሚቆጣጠሩ አንዳንድ #define መግለጫዎች አሉት።
ተጠቃሚ.bfm - የተጠቃሚ ትዕዛዞችን ይይዛል። እነዚህ ትዕዛዞች የሚፈጸሙት peripheral_init.bfm ከተጠናቀቀ በኋላ ነው። ይህንን ያርትዑ file የእርስዎን BFM ትዕዛዞች ለማስገባት.

SERDESIF_ _user.bfm - የተጠቃሚ ትዕዛዞችን ይይዛል። ይህንን ያርትዑ file የእርስዎን BFM ትዕዛዞች ለማስገባት. SERDESIF_ን ካዋቀሩ ይህንን ይጠቀሙ በ BFM PCIe የማስመሰል ሁነታ እና እንደ AXI/AHBlite ማስተር አግድ። SERDESIF_ን ካዋቀሩ በ RTL የማስመሰል ሁነታ ላይ አግድ, ይህ አያስፈልገዎትም file.

በእያንዳንዱ ጊዜ ማስመሰልን ሲጠሩ፣ የሚከተሉት ሁለት ማስመሰል files ወደ እንደገና የተፈጠሩ ናቸው / የማስመሰል ማውጫ ከዘመኑ ይዘቶች ጋር፡-

subsystem.bfm - በንድፍዎ ውስጥ ጥቅም ላይ የሚውለውን ለእያንዳንዱ የዳርቻው ክፍል # ፍቺ መግለጫዎችን ይዟል፣ ይህም የፔሪፈራል_init.bfmን ከእያንዳንዱ ዳር የሚመጣጠንን የተወሰነ ክፍል ይገልፃል።

operipheral_init.bfm - ወደ ዋናው() አሰራር ከመግባትዎ በፊት CMSIS:: SystemInit() ተግባር በ Cortex-M3 ላይ የሚሰራውን የBFM አሰራር ይይዛል። በንድፍ ውስጥ ጥቅም ላይ የሚውለውን ለማንኛውም የዳርቻ ውቅር መረጃ ወደ ትክክለኛው የዳርቻ ውቅር መዝገቦች ይገለብጣል እና እነዚህን መጠቀሚያዎች መጠቀም እንደሚችሉ ከማረጋገጡ በፊት ሁሉም ተጓዳኝ አካላት ዝግጁ እንዲሆኑ ይጠብቃል። MDR_init.bfm እና FDDR_init.bfmን ይሰራል።

እነዚህን የመነጩ በመጠቀም fileበSmartFusion2 መሣሪያ ላይ የሚሆነውን በማስመሰል በንድፍዎ ውስጥ ያሉት የDD ተቆጣጣሪዎች በራስ-ሰር ተዋቅረዋል። ተጠቃሚውን bfm ማርትዕ ይችላሉ። file ንድፍዎን ለማስመሰል የሚያስፈልጉትን ማንኛውንም ትዕዛዞች ለመጨመር (ኮርቴክስ-ኤም 3 ዋና ነው)። እነዚህ ትእዛዞች የሚፈጸሙት ተጓዳኝ አካላት ከተጀመሩ በኋላ ነው። test.bfm፣ subsystem.bfm፣peripheral_init.bfm፣MDR_init.bfm፣ FDDR_init.bfmን አያርትዑ። fileኤስ እና SERDESIF_ _init.bfm files.

የምርት ድጋፍ

የማይክሮሴሚ ሶሲ ምርቶች ቡድን የደንበኛ አገልግሎትን፣ የደንበኛ ቴክኒካል ድጋፍ ማእከልን ጨምሮ ምርቶቹን በተለያዩ የድጋፍ አገልግሎቶች ይደግፋል። webጣቢያ፣ የኤሌክትሮኒክስ መልእክት እና የአለም አቀፍ የሽያጭ ቢሮዎች።
ይህ አባሪ የማይክሮሴሚ ሶሲ ምርቶች ቡድንን ስለማግኘት እና እነዚህን የድጋፍ አገልግሎቶች ስለመጠቀም መረጃ ይዟል።
የደንበኛ አገልግሎት
እንደ የምርት ዋጋ አሰጣጥ፣ የምርት ማሻሻያ፣ የዝማኔ መረጃ፣ የትዕዛዝ ሁኔታ እና ፍቃድ ላሉ ቴክኒካዊ ያልሆኑ የምርት ድጋፍ የደንበኛ አገልግሎትን ያግኙ።
ከሰሜን አሜሪካ, ይደውሉ 800.262.1060
ከተቀረው አለም ይደውሉ 650.318.4460
ፋክስ፣ ከየትኛውም አለም፣ 408.643.6913
የደንበኛ የቴክኒክ ድጋፍ ማዕከል
የማይክሮሴሚ ሶሲ ምርቶች ቡድን የደንበኛ ቴክኒካል ድጋፍ ማእከልን በከፍተኛ ችሎታ ካላቸው መሐንዲሶች ጋር በሰራተኛ ሲሆን እነዚህም የእርስዎን ሃርድዌር፣ ሶፍትዌሮች እና የማይክሮሴሚ ሶሲ ምርቶች የንድፍ ጥያቄዎችን ሊመልሱ ይችላሉ። የደንበኛ ቴክኒካል ድጋፍ ማእከል የማመልከቻ ማስታወሻዎችን፣ ለጋራ የንድፍ ዑደት ጥያቄዎች መልሶችን፣ የታወቁ ጉዳዮችን እና የተለያዩ ተደጋጋሚ ጥያቄዎችን በመፍጠር ብዙ ጊዜ ያሳልፋል። ስለዚህ፣ እኛን ከማነጋገርዎ በፊት፣ እባክዎን የመስመር ላይ ሃብቶቻችንን ይጎብኙ። ለጥያቄዎችህ ቀደም ብለን መልስ ሰጥተናል።
የቴክኒክ ድጋፍ
የደንበኛ ድጋፍን ይጎብኙ webጣቢያ (www.microsemi.com/soc/support/search/default.aspx) ለበለጠ መረጃ እና ድጋፍ። በፍለጋው ላይ ብዙ መልሶች ይገኛሉ web መርጃዎች ንድፎችን, ምሳሌዎችን እና ሌሎች ምንጮችን በ ላይ አገናኞችን ያካትታሉ webጣቢያ.
Webጣቢያ
በ SoC መነሻ ገጽ ላይ የተለያዩ ቴክኒካል እና ቴክኒካዊ ያልሆኑ መረጃዎችን ማሰስ ይችላሉ። www.microsemi.com/soc.
የደንበኛ የቴክኒክ ድጋፍ ማእከልን ማነጋገር
ከፍተኛ ችሎታ ያላቸው መሐንዲሶች የቴክኒክ ድጋፍ ማእከልን ይሠራሉ። የቴክኒክ ድጋፍ ማእከልን በኢሜል ወይም በማይክሮሴሚ ሶሲ ምርቶች ቡድን በኩል ማግኘት ይቻላል webጣቢያ.
ኢሜይል
የቴክኒክ ጥያቄዎችዎን ወደ ኢሜል አድራሻችን መላክ እና መልሶችን በኢሜል፣ በፋክስ ወይም በስልክ ማግኘት ይችላሉ። እንዲሁም የንድፍ ችግሮች ካጋጠሙዎት ንድፍዎን በኢሜል መላክ ይችላሉ files እርዳታ ለመቀበል.
ቀኑን ሙሉ የኢሜል መለያውን በቋሚነት እንቆጣጠራለን። ጥያቄዎን ወደ እኛ በሚልኩበት ጊዜ እባክዎን ሙሉ ስምዎን ፣ የኩባንያዎን ስም እና የእውቂያ መረጃዎን ለጥያቄዎ ቀልጣፋ ሂደት ማካተትዎን ያረጋግጡ።
የቴክኒክ ድጋፍ ኢሜይል አድራሻ ነው። soc_tech@microsemi.com.
የእኔ ጉዳዮች
የማይክሮሴሚ ሶሲ ምርቶች ቡድን ደንበኞች ወደ በመሄድ ቴክኒካል ጉዳዮችን በመስመር ላይ ማስገባት እና መከታተል ይችላሉ። የእኔ ጉዳዮች.
ከአሜሪካ ውጪ
ከዩኤስ የሰዓት ሰቆች ውጭ እርዳታ የሚፈልጉ ደንበኞች የቴክኒክ ድጋፍን በኢሜል ማግኘት ይችላሉ (soc_tech@microsemi.com) ወይም የአካባቢውን የሽያጭ ቢሮ ያነጋግሩ። የሽያጭ ቢሮ ዝርዝሮች በ ላይ ይገኛሉ www.microsemi.com/soc/company/contact/default.aspx.
ITAR የቴክኒክ ድጋፍ
በአለምአቀፍ የትራፊክ በጦር መሳሪያ ደንብ (ITAR) የሚተዳደሩ በ RH እና RT FPGAs ላይ ቴክኒካዊ ድጋፍ ለማግኘት በ በኩል ያግኙን soc_tech_itar@microsemi.com. በአማራጭ፣ በእኔ ጉዳዮች ውስጥ፣ በ ITAR ተቆልቋይ ዝርዝር ውስጥ አዎ የሚለውን ይምረጡ። በITAR ቁጥጥር የሚደረግባቸው የማይክሮሴሚ FPGAዎች ዝርዝር ለማግኘት፣ ITARን ይጎብኙ web ገጽ.
የማይክሮሴሚ ኮርፖሬሽን (NASDAQ፡ MSCC) አጠቃላይ የሴሚኮንዳክተር መፍትሄዎችን ያቀርባል ለ፡- ኤሮስፔስ, መከላከያ እና ደህንነት; ኢንተርፕራይዝ እና ግንኙነቶች; እና የኢንዱስትሪ እና አማራጭ የኃይል ገበያዎች. ምርቶች ከፍተኛ አፈጻጸም ያላቸው፣ ከፍተኛ ተዓማኒነት ያላቸው የአናሎግ እና RF መሳሪያዎች፣ የተቀላቀሉ ሲግናል እና RF የተቀናጁ ሰርኮች፣ ሊበጁ የሚችሉ ሶሲዎች፣ FPGAs እና ሙሉ ንዑስ ስርዓቶችን ያካትታሉ። የማይክሮሴሚ ዋና መሥሪያ ቤት በአሊሶ ቪጆ ፣ ካሊፎርኒያ ነው። የበለጠ ይረዱ www.microsemi.com.
© 2014 Microsemi ኮርፖሬሽን. መብቱ በህግ የተጠበቀ ነው. የማይክሮሴሚ እና የማይክሮሴሚ አርማ የማይክሮሴሚ ኮርፖሬሽን የንግድ ምልክቶች ናቸው። ሁሉም ሌሎች የንግድ ምልክቶች እና የአገልግሎት ምልክቶች የየባለቤቶቻቸው ንብረት ናቸው።

5-02-00384-1/08.14የማይክሮሴሚ ኮርፖሬት ዋና መሥሪያ ቤት
አንድ ድርጅት፣ አሊሶ ቪጆ CA 92656 አሜሪካ
በአሜሪካ ውስጥ፡ +1 949-380-6100
ሽያጮች፡ +1 949-380-6136
ፋክስ፡ +1 949-215-4996

ሰነዶች / መርጃዎች

Microsemi SmartFusion2 DDR መቆጣጠሪያ እና ተከታታይ ከፍተኛ ፍጥነት መቆጣጠሪያ [pdf] የተጠቃሚ መመሪያ
SmartFusion2 DDR መቆጣጠሪያ እና ተከታታይ የከፍተኛ ፍጥነት መቆጣጠሪያ፣ SmartFusion2 DDR፣ ተቆጣጣሪ እና ተከታታይ ከፍተኛ ፍጥነት መቆጣጠሪያ፣ ከፍተኛ ፍጥነት መቆጣጠሪያ

ዋቢዎች

የተጠቃሚ መመሪያ