SmartFusion2
DDR Controller sy Serial High Speed ​​Controller
Fomba fanombohana
Torolàlana ho an'ny mpampiasa

Sava lalana

Rehefa mamorona famolavolana mampiasa fitaovana SmartFusion2 ianao, raha mampiasa ny iray amin'ireo mpifehy DDR roa ianao (FDDR na MDDR) na ny iray amin'ireo sakana Serial High speed controller (SERDESIF), dia tsy maintsy atombokao ny rejisitry ny fandrindrana ireo sakana ireo amin'ny fotoana fandehanana vao azo ampiasaina. Ho an'ny example, ho an'ny mpanara-maso DDR, tsy maintsy mametraka ny fomba DDR (DDR3/DDR2/LPDDR) ianao, ny sakany PHY, ny maody burst ary ny ECC.
Toy izany koa, ho an'ny sakana SERDESIF ampiasaina ho teboka farany amin'ny PCIe, dia tsy maintsy mametraka ny PCIE BAR amin'ny varavarankely AXI (na AHB) ianao.
Ity antontan-taratasy ity dia mamaritra ny dingana ilaina amin'ny famoronana endrika Libero izay manomboka mandeha ho azy ny fanaraha-maso DDR sy ny sakana SERDESIF rehefa miakatra. Izy io koa dia mamaritra ny fomba hamoronana ny kaody firmware avy amin'ny Libero SOC izay ampiasaina amin'ny fikorianan'ny famolavolana napetraka.
Ny famaritana amin'ny antsipiriany momba ny teoria momba ny asa dia omena voalohany.
Ny fizarana manaraka dia mamaritra ny fomba hamoronana endrika toy izany amin'ny fampiasana ny Libero SoC System Builder, fitaovana famolavolana mahery vaika izay, ankoatry ny endri-javatra hafa, dia mamorona ny vahaolana 'initialization' ho anao raha mampiasa sakana DDR na SERDESIF ianao amin'ny famolavolanao.
Ny fizarana manaraka dia manoritsoritra ny fomba fametrahana vahaolana 'fampidirana' tanteraka nefa tsy mampiasa ny SmartFusion2 System Builder. Izany dia manampy amin'ny fanazavana izay tokony hatao raha tsy te-hampiasa ny System Builder ianao, ary koa mamaritra ny tena ateraky ny System Builder ho anao. Ity fizarana ity dia miresaka:

• Ny famoronana ny angon-drakitra fanamafisam-peo ho an'ny mpifehy DDR sy ny rejisitra fanamafisam-peo SERDESIF
• Ny famoronana ny lojikan'ny FPGA dia takiana amin'ny famindrana ny angon-drakitra fikirakirana amin'ny rejisitra fanamafisana ASIC samihafa

Farany dia mamaritra ny vokarina filemifandraika amin'ny:

• Ny famoronana vahaolana 'initialization' firmware.
• Ny simulation ny famolavolana ho an'ny DDR 'initialization' vahaolana.

Ho an'ny antsipiriany momba ny rejisitra fanamafisam-peo DDR sy SERDESIF, jereo ny Microsemi SmartFusion2 High Speed ​​Serial sy DDR Interfaces Torolàlana ho an'ny mpampiasa.

Theory of Operation

Ny vahaolana fanombohana periferika dia mampiasa ireto singa lehibe manaraka ireto:

• Ny fiasa CMSIS SystemInit(), izay mandeha amin'ny Cortex-M3 ary mandrindra ny dingana fanombohana.
• Ny CoreConfigP soft IP core, izay manomboka ny rejisitra fanamafisana ny periferika.
• Ny CoreResetP soft IP core, izay mitantana ny filaharan'ny famerenan'ny MSS, ny DDR controller, ary ny SERDESIF.

Ny dingana fanombohana periferika dia miasa toy izao manaraka izao:

1. Rehefa reset, ny Cortex-M3 dia mitantana ny CMSIS SystemInit(). Ity asa ity dia mandeha ho azy alohan'ny hanatanterahana ny asa main() an'ny fampiharana.
   Ny mari-pamantarana famoahana CoreResetP MSS_HPMS_READY dia nambara tamin'ny fiandohan'ny dingana fanombohana, izay manondro fa ny MSS sy ny periferika rehetra (afa-tsy MDDR) dia vonona amin'ny fifandraisana.
2. Ny fiasan'ny SystemInit() dia manoratra angon-drakitra fanamafisam-peo ho an'ny mpanara-maso DDR sy ny rejisitra fanamafisana SERDESIF amin'ny alàlan'ny bus MSS FIC_2 APB3. Ity interface ity dia mifandray amin'ny CoreConfigP malefaka natsangana tamin'ny lamba FPGA.
3. Rehefa voarindra ny rejisitra rehetra, ny SystemInit() dia manoratra amin'ny rejisitra fanaraha-maso CoreConfigP mba hanondroana ny fahavitan'ny dingana fanefena ny rejisitra; ny famantarana mivoaka avy amin'ny CoreConfigP CONFIG1_DONE sy CONIG2_DONE dia apetraka avy eo.
   Misy dingana roa amin'ny fanamafisana ny rejisitra (CONFIG1 sy CONFIG2) miankina amin'ny periferika ampiasaina amin'ny famolavolana.
4. Raha iray na roa amin'ny MDDR/FDDR no ampiasaina, ary tsy misy amin'ireo sakana SERDESIF ampiasaina amin'ny famolavolana, dia tsy misy afa-tsy dingana fananganana rejisitra iray. Na ny famantarana mivoaka avy amin'ny CoreConfigP CONFIG1_DONE sy CONIG2_DONE dia samy ambara fa tsy misy fiandrasana na fahatarana.
   Raha misy sakana SERDESIF iray na maromaro amin'ny fomba tsy PCIe ampiasaina amin'ny famolavolana, dia tsy misy afa-tsy dingana iray amin'ny fananganana rejisitra. CONFIG1_DONE sy CONIG2_DONE dia ambara fa tsy misy fiandrasana/fahatarana.
   Raha misy sakana SERDESIF iray na maromaro amin'ny fomba PCIe ampiasaina amin'ny famolavolana, dia misy dingana roa amin'ny fananganana rejisitra. CONFIG1_DONE dia apetraka rehefa vita ny dingana voalohany amin'ny fanoratana fisoratana anarana. Ny rafitra SERDESIF sy ny rejistra an-dalana dia namboarina amin'ity dingana ity. Raha amboarina amin'ny fomba tsy PCIE ny SERDESIF dia apetraka avy hatrany koa ny famantarana CONFIG2_DONE.
5. Ny dingana faharoa amin'ny fanoratana fisoratana anarana dia manaraka avy eo (raha SERDESIF dia namboarina amin'ny fomba PCIE). Ireto manaraka ireto ny hetsika samihafa mitranga amin'ny dingana faharoa:
   - CoreResetP de-manamafy ny famantarana PHY_RESET_N sy CORE_RESET_N mifanaraka amin'ny tsirairay amin'ireo sakana SERDESIF ampiasaina. Izy io koa dia manamafy ny famantarana vokatra SDIF_RELEASED rehefa tsy tafaverina intsony ny sakana SERDESIF rehetra. Ity mari-pamantarana SDIF_RELEASED ity dia ampiasaina hanondroana amin'ny CoreConfigP fa ny core SERDESIF dia tsy tafaverina ary efa vonona amin'ny dingana faharoa amin'ny fananganana rejisitra.
   – Raha vantany vao voamarina ny famantarana SDIF_RELEASED, ny SystemInit() dia manomboka ny fitsapan-kevitra momba ny filazana ny PMA_READY amin'ny lalana SERDESIF mety. Raha vantany vao voamarina ny PMA_READY, ny andiany faharoa amin'ny rejisitra SERDESIF (rejistra PCIE) dia amboarina / nosoratan'ny SystemInit().
6. Aorian'ny fametrahana ny rejisitra PCIE rehetra, ny SystemInit() dia manoratra amin'ny rejisitra fanaraha-maso CoreConfigP mba hanondroana ny fahavitan'ny dingana faharoa amin'ny fanamafisana ny rejisitra; ny famantarana Output CoreConfigP CONIG2_DONE dia apetraka avy eo.
7. Ankoatra ireo fanamafisam-peo / de-assertions etsy ambony, CoreResetP ihany koa dia mitantana ny fanombohana ireo sakana isan-karazany amin'ny fanatanterahana ireto asa manaraka ireto:
   - Fanamafisana ny famerenana ny fototry ny FDDR
   - Ny fanafoanana ny SERDESIF dia manakana ny famerenana ny PHY sy CORE
   – Fanaraha-maso ny famantarana hidin-trano FDDR PLL (FPLL). Tsy maintsy nihidy ny FPLL mba hiantohana fa afaka mifandray tsara ny FDDR AXI/AHBLite sy ny lamba FPGA.
   - Fanaraha-maso ny famantarana hidin-trano SERDESIF block PLL (SPLL). Ny SPLL dia tsy maintsy nihidy mba hiantohana fa ny SERDESIF manakana ny AXI/AHBLite interface (mode PCIe) na ny interface XAUI dia afaka mifandray tsara amin'ny lamba FPGA.
   - Miandry ny fitadidiana DDR ivelany hipetraka ary ho vonona ho azon'ny mpanara-maso ny DDR.
8. Rehefa vita ny fanombohana ny periferika rehetra, CoreResetP dia manamafy ny famantarana INIT_DONE; ny rejisitra anatiny CoreConfigP INIT_DONE dia apetraka avy eo.
   Raha ampiasaina ny iray na izy roa amin'ny MDDR/FDDR, ary tonga ny fotoana fanombohana DDR, dia asongadina ny famantarana ny famoahana CoreResetP DDR_READY. Ny fanamafisana an'io famantarana DDR_READY io dia azo jerena ho famantarana fa ny DDR (MDDR/FDDR) dia vonona amin'ny fifandraisana.
   Raha misy bloc SERDESIF iray na maromaro no ampiasaina, ary vita soa aman-tsara ny dingana faharoa amin'ny fanamafisana ny rejisitra, dia asongadina ny famantarana ny famoahana CoreResetP SDIF_READY. Ny fanamafisana an'io famantarana SDIF_READY io dia azo araha-maso ho famantarana fa ny bloc SERDESIF rehetra dia vonona amin'ny fifandraisana.
9. Ny fiasan'ny SystemInit(), izay efa niandry ny INIT_DONE hanamafisana, feno, ary vita ny asa lehibe () an'ny fampiharana. Tamin'izany fotoana izany dia efa natomboka avokoa ny fanaraha-maso DDR sy ny bloc SERDESIF rehetra, ary ny fampiharana firmware sy ny lojika lamba FPGA dia afaka mifandray amin'izy ireo.

Ny fomba voalaza ato amin'ity antontan-taratasy ity dia miankina amin'ny Cortex-M3 manatanteraka ny fizotry ny fanombohana ho ampahany amin'ny fehezan-dalàna fanombohana ny rafitra natao talohan'ny asa lehibe () an'ny fampiharana.
Jereo ny Sarin'ny Flow ao amin'ny Figure 1-1, Figure 1-2 ary Figure 1-3 ho an'ny dingana fanombohana ny FDDR/MDDR, SEREDES (mode tsy PCIe) ary SERDES (mode PCIe).
Ny sary 1-4 dia mampiseho ny kisarisary momba ny fotoana fanombohana periferika.

Sary 1-3 • SERDESIF (PCIe).
Ny fomba fanombohana voalaza ato amin'ity antontan-taratasy ity dia mitaky anao hampandeha ny Cortex-M3 mandritra ny dingana fanombohana, na dia tsy mikasa ny hampandeha kaody ao amin'ny Cortex-M3 aza ianao. Tsy maintsy mamorona rindranasa fikirakirana fototra tsy manao na inona na inona ianao (loop tsotra, ohatraample) ary asio izay azo tanterahina ao amin'ny Memory Non Volatile (eNVM) tafiditra ao ka ny DDR controllers sy ny SERDESIF blocs dia atomboka rehefa manomboka ny Cortex-M3.

Mampiasa System Builder hamoronana endrika amin'ny alàlan'ny sakana DDR sy SERDESIF

Ny SmartFusion2 System Builder dia fitaovana famolavolana mahery vaika izay manampy anao hisambotra ny fepetra takian'ny rafitrao ary mamokatra endrika manatanteraka ireo fepetra ireo. Ny asa tena manan-danja amin'ny System Builder dia ny famoronana mandeha ho azy ny sub-rafitra fanombohana periferika. “Fampiasana SmartDesign mba hamoronana endrika amin'ny alalan'ny DDR sy SERDESIF Blocks” ao amin'ny pejy 17 dia mamaritra amin'ny antsipiriany ny fomba hamoronana vahaolana toy izany tsy misy ny System Builder.
Raha mampiasa System Builder ianao dia tsy maintsy manao ireto asa manaraka ireto ianao mba hamoronana endrika izay manomboka ny mpanara-maso ny DDR sy ny sakana SERDESIF rehefa miakatra ny herinaratra:

1. Ao amin'ny pejin'ny Device Features (sary 2-1), dia lazao hoe inona ny mpanara-maso DDR ampiasaina ary firy ny sakana SERDESIF ampiasaina amin'ny famolavolanao.
2. Ao amin'ny pejin'ny Fahatsiarovana, mariho ny karazana DDR (DDR2/DDR3/LPDDR) sy ny angon-drakitra ho an'ny fahatsiarovana DDR ivelany. Jereo ny fizarana Pejy fahatsiarovana ho an'ny antsipiriany.
3. Ao amin'ny pejin'ny Periferika, ampio ny tompon'ny lamba namboarina ho AHBLite/AXI ao amin'ny Fabric DDR Subsystem sy/na MSS DDR FIC Subsystem (tsy voatery).
4. Ao amin'ny pejin'ny Clock Settings, ambarao ny fatran'ny famantaranandro ho an'ny sub-rafitra DDR.
5. Fenoy ny famaritana ny famolavolanao ary tsindrio ny Finish. Izany dia miteraka ny rafitra noforonin'ny System Builder, anisan'izany ny lojika ilaina amin'ny vahaolana 'fampidirana'.
6. Raha mampiasa sakana SERDESIF ianao dia tsy maintsy mametraka ny bloc SERDESIF amin'ny endrikao ianao ary mampifandray ny seranan-tsambo fanombohana azy amin'ny an'ny fototry ny System Builder.

Pejy fanasongadinana ny fitaovana Mpanorina System
Ao amin'ny pejin'ny Device Features, mamaritra hoe iza amin'ireo mpifehy DDR (MDDR sy/na FDDR) no ampiasaina ary firy ny sakana SERDESIF ampiasaina amin'ny famolavolanao (sary 2-1).

Sary 2-1 • Pejy misy endri-javatra amin'ny fitaovana mpanamboatra rafitra

Pejy fitadidiana System Builder
Raha hampiasa ny MSS DDR (MDDR) na Fabric DDR (FDDR), safidio ny karazana fahatsiarovana avy amin'ny lisitra midina (sary 2-2).

Sary 2-2 • Fahatsiarovana ivelany MSS

Ianao dia tsy maintsy:

1. Safidio ny karazana DDR (DDR2, DDR3 na LPDDR).
2. Farito ny fotoana fametrahana fahatsiarovana DDR. Jereo ny mari-pamantarana fitadidiana DDR ivelany mba hametrahana ny fotoana fametrahana fahatsiarovana marina. Mety tsy hatomboka tsara ny fitadidiana DDR raha tsy voapetraka tsara ny fotoana fametrahana fahatsiarovana.
3. Ampidiro ny angon-drakitra fikirakirana rejistra DDR na apetraho ny paramètre fitadidianao DDR. Raha mila fanazavana fanampiny dia jereo ny Microsemi SmartFusion2 High Speed ​​Serial sy DDR Interfaces Torolàlana ho an'ny mpampiasa.

Ity angona ity dia ampiasaina hamoronana ny rejisitra DDR BFM sy ny fikirakirana firmware files araka ny voalaza ao amin'ny "Famoronana sy fanangonana ny fampiharana Firmware" ao amin'ny pejy 26 sy ny "BFM Files Ampiasaina amin'ny fanaovana simulation ny famolavolana” ao amin'ny pejy 27. Raha mila antsipiriany momba ny rejisitra fanamafisam-peo DDR, dia jereo ny Microsemi SmartFusion2 High Speed ​​Serial sy DDR Interfaces Torolàlana ho an'ny mpampiasa.
Example ny configuration file Ny syntax dia aseho amin'ny sary 2-3. Ny anaran'ny rejisitra ampiasaina amin'izany file dia mitovy amin'ireo voalaza ao amin'ny Microsemi SmartFusion2 High Speed ​​Serial sy DDR Interfaces Torolàlana ho an'ny mpampiasa

Sary 2-3 • Configuration File Syntax Example
Pejy Periferika Mpanorina System
Ao amin'ny pejin'ny Periferika, ho an'ny mpanara-maso DDR tsirairay dia misy subsystem manokana noforonina (Subsystem DDR lamba ho an'ny FDDR sy Subsystem MSS DDR FIC ho an'ny MDDR). Azonao atao ny manampy ny Fabric AMBA Master (voaendrika ho AXI/AHBLite) ho an'ny tsirairay amin'ireo subsystem ireo mba ahafahan'ny tompon'ny lamba miditra amin'ny mpanara-maso DDR. Rehefa tonga ny taranaka, ny System Builder dia mametraka avy hatrany ny cores bus (miankina amin'ny karazana AMBA Master nampiana) ary mampiseho ny BIF master amin'ny fototry ny fiara fitateram-bahoaka sy ny famantaranandro ary mamerina ny pins amin'ny subsystems mifanaraka amin'izany (FDDR/MDDR) eo ambanin'ny vondrona pin mety, ho any an-tampony. Ny hany tsy maintsy ataonao dia ny mampifandray ny BIF amin'ny kojakoja Fabric Master mety ho azonao amin'ny famolavolana. Raha ny momba ny MDDR, dia azo atao ny manampy fototra AMBA Master Fabric amin'ny Subsystem MSS DDR FIC; Cortex-M3 dia tompon'andraikitra amin'ity subsystem ity. Ny sary 2-4 dia mampiseho ny Pejy Periferika Mpanorina System.

Sary 2-4 • Pejy Periferika Mpanorina System

Pejy famantaranandron'ny System Builder
Ao amin'ny pejin'ny Clock Settings, ho an'ny mpanara-maso DDR tsirairay, dia tsy maintsy mamaritra ny fatran'ny famantaranandro mifandraika amin'ny sub-rafitra DDR (MDDR sy/na FDDR) tsirairay ianao.
Ho an'ny MDDR dia tsy maintsy mamaritra ianao:

• MDDR_CLK - Ity famantaranandro ity dia mamaritra ny faharetan'ny fiasan'ny DDR Controller ary tokony hifanaraka amin'ny fahitan'ny famantaranandro irinao ny fitadidiana DDR ivelany. Ity famantaranandro ity dia voafaritra ho maromaro amin'ny M3_CLK (Cortex-M3 sy MSS Main Clock, sary 2-5). Ny MDDR_CLK dia tsy maintsy latsaky ny 333 MHz.
• DDR_FIC_CLK - Raha nisafidy ny hiditra amin'ny MDDR avy amin'ny lamba FPGA ianao dia mila mamaritra ny DDR_FIC_CLK. Ity fatran'ny famantaranandro ity dia faritana ho salan'ny MDDR_CLK ary tokony hifanaraka amin'ny fatran'ny rafitra lamba FPGA izay miditra amin'ny MDDR.

Sary 2-5 • Cortex-M3 sy MSS Main Clock; MDDR famantaranandro

Ho an'ny FDDR dia tsy maintsy mamaritra ianao:

• FDDR_CLK - Mamaritra ny faharetan'ny fiasan'ny DDR Controller ary tokony hifanaraka amin'ny famantaran'ny famantaranandro izay irinao ny fitadidiana DDR ivelany. Mariho fa ity famantaranandro ity dia voafaritra ho maromaro amin'ny M3_CLK (famantaranandro MSS sy Cortex-M3, sary 2-5). Ny FDDR_CLK dia tsy maintsy ao anatin'ny 20 MHz sy 333 MHz.
• FDDR_SUBSYSTEM_CLK - Ity fatran'ny famantaranandro ity dia faritana ho salan'ny FDDR_CLK ary tokony hifanaraka amin'ny fatran'ny rafitra lamba FPGA izay miditra amin'ny FDDR.

Sary 2-6 • Famantaranandro DDR lamba
SERDESIF Configuration
Ny sakana SERDESIF dia tsy mipoitra amin'ny endrika noforonin'ny System Builder. Na izany aza, ho an'ny bloc SERDESIF rehetra, ny famantarana fanombohana dia azo jerena ao amin'ny seha-pifaneraseran'ny fototry ny System Builder ary azo ampifandraisina amin'ny cores SERDESIF amin'ny ambaratonga manaraka, araka ny aseho amin'ny sary 2-7.Figure 2-7 • SERDESIF Peripheral Initialization Connectivity
Mitovy amin'ny rejisitra fanamafisam-peo DDR, ny sakana SERDES tsirairay koa dia manana rejisitra fanamafisana izay tsy maintsy ampidirina amin'ny fotoana fandehanana. Azonao atao ny manafatra ireo soatoavina rejisitra ireo na mampiasa ny Configurator Interface Serial Haingam-pandeha (sary 2-8) hampidirana ny masontsivanao PCIe na EPCS ary ny soatoavina rejisitra dia kajy ho anao. Raha mila fanazavana fanampiny dia jereo ny SERDES Configurator User's Guide.Sary 2-8 • High Speed ​​Serial Interface Configurator
Raha vantany vao nampidirinao ny lojikan'ny mpampiasa anao amin'ny sakana System Builder sy ny sakana SERDES, dia afaka mamorona SmartDesign ambony ianao. Izany dia miteraka HDL sy BFM rehetra files ilaina amin'ny fampiharana sy fanahafana ny famolavolanao. Azonao atao ny manohy ny sisa amin'ny Design Flow.

Mampiasa SmartDesign hamoronana endrika amin'ny alàlan'ny sakana DDR sy SERDESIF

Ity fizarana ity dia mamaritra ny fomba fametrahana vahaolana 'fampidirana' tanteraka nefa tsy mampiasa ny SmartFusion2 System Builder. Ny tanjona dia ny hanampy anao hahatakatra ny tokony hataonao raha tsy te hampiasa ny System Builder ianao. Ity fizarana ity koa dia mamaritra ny tena ateraky ny fitaovana System Builder ho anao. Ity fizarana ity dia mamaritra ny fomba:

• Ampidiro ny angon-drakitra fanamafisam-peo ho an'ny mpifehy DDR sy ny rejisitra fanamafisam-peo SERDESIF.
• Ampifandraiso ary ampifandraiso ireo Cores Fabric ilaina amin'ny famindrana ny angon-drakitra fikirakirana amin'ny mpanara-maso DDR sy ny rejisitra fanamafisana SERDESIF.

DDR Controller Configuration
Ny mpanara-maso MSS DDR (MDDR) sy Fabric DDR (FDDR) dia tsy maintsy amboarina amin'ny fomba mavitrika (amin'ny fotoana fandehanana) mba hifanaraka amin'ny fepetra takian'ny fitadidiana DDR ivelany (mode DDR, sakan'ny PHY, maodely burst, ECC, sns.). Ny angon-drakitra nampidirina tao amin'ny MDDR/FDDR configurator dia nosoratana ho an'ny rejisitry ny configuration controller DDR amin'ny alàlan'ny fiasa CMSIS SystemInit(). Ny Configurator dia manana tabilao telo samy hafa hampidirana karazana angon-drakitra fanamafisana:

• Data ankapobe (mode DDR, Haben'ny angona, Hatezeran'ny famantaranandro, ECC, Fifandraisana lamba, tanjaky ny fiara)
• Angon-drakitra fanombohana fahatsiarovana (Halavan'ny fipoahana, baikon'ny fipoahana, fomba fiasa, faharetana, sns.)
• Angon-drakitra momba ny fotoana fitadidiana

Jereo ny mombamomba ny fitadidiana DDR ivelany ary amboary ny Controller DDR mba hifanaraka amin'ny fepetra takian'ny fitadidiana DDR ivelany.
Raha mila antsipiriany momba ny fanamafisana DDR dia jereo ny SmartFusion2 MSS DDR Configuration User Guide.
SERDESIF Configuration
Tsindrio indroa ny sakana SERDES ao amin'ny lakandrano SmartDesign mba hanokafana ny Configurator hanitsy ny SERDES (sary 3-1). Azonao atao ny manafatra ireo soatoavina rejisitra ireo na mampiasa ny SERDES configurator mba hampidirana ny masontsivanao PCIe na EPCS ary ny soatoavina rejisitra dia kajy ho anao. Raha mila fanazavana fanampiny dia jereo ny SERDES Configurator User's Guide.Sary 3-1 • High Speed ​​Serial Interface Configurator
Mamorona ny sub-rafitra fanombohana FPGA Design
Mba hanombohana ny blocs DDR sy SERDESIF dia tsy maintsy mamorona ny subsystem voalohany amin'ny lamba FPGA ianao. Ny subsystem fanamafisam-peo FPGA dia mamindra angon-drakitra avy ao amin'ny Cortex-M3 mankany amin'ny rejisitra fanamafisam-peo DDR sy SERDESIF, mitantana ny filaharan'ny famerenam-bola ilaina amin'ireo sakana ireo mba hiasa sy famantarana rehefa vonona hifandray amin'ny sisa amin'ny famolavolanao ireo sakana ireo. Mba hamoronana subsystem amin'ny fanombohana dia tsy maintsy:

• Amboary ny FIC_2 ao anatin'ny MSS
• Ampifanaraho sy amboary ny cores CoreConfigP sy CoreResetP
• Ampidiro ny on-chip 25/50MHz RC oscillator
• Alefaso ny macro Reset System (SYSRESET).
• Ampifandraiso amin'ny seha-pifandraisana, famantaranandro, famerenana ary seranan-tsambo PLL hidin-trano ireo singa ireo

MSS FIC_2 APB Configuration
Raha te handrindra ny MSS FIC_2:

1. Sokafy ny boaty fifampiresahana FIC_2 configurator avy amin'ny MSS configurator (sary 3-2).
2. Mifidiana Initialize periferika mampiasa Cortex-M3.
3. Miankina amin'ny rafitrao, jereo ny iray na roa amin'ireto boaty fisavana manaraka ireto:
   - MSS DDR
   – Lamba DDR sy/na SERDES Blocks
4. Tsindrio OK ary tohizo ny famoronana MSS (azonao atao ny manemotra ity hetsika ity mandra-pametraka tanteraka ny MSS amin'ny fepetra takianao). Ny seranan-tsambo FIC_2 (FIC_2_APB_MASTER, FIC_2_APB_M_PCLK ary FIC_2_APB_M_RESET_N) dia efa hita ao amin'ny interface MSS ary azo ampifandraisina amin'ny CoreConfigP sy CoreResetP cores.

Sary 3-2 • MSS FIC_2 Configurator

CoreConfigP
Raha te handrindra ny CoreConfigP:

1. Ampidiro ao amin'ny SmartDesign anao ny CoreConfigP (matetika izay misy ny MSS).
   Ity fototra ity dia hita ao amin'ny Libero Catalog (eo ambanin'ny Periferika).
2. Tsindrio indroa ny fototra hanokafana ny configurator.
3. Ampifanaraho ny fotony mba hamaritana izay periferika mila atomboka (sary 3-3)

Sary 3-3 • CoreConfigP Dialog Box

CoreResetP
Mba hanefana CoreResetP:

1. Ampidiro ao amin'ny SmartDesign anao ny CoreResetP (matetika ilay misy ny MSS).
   Ity fototra ity dia hita ao amin'ny Libero Catalog, eo ambanin'ny Periferika.
2. Tsindrio indroa ny fototra ao anatin'ny SmartDesign Canvas mba hanokafana ny Configurator (sary 3-4).
3. Ampifanaraho amin'ny:
   - Lazao ny fitondran-tena famerenana ivelany (EXT_RESET_OUT nanamafy). Mifidiana iray amin'ireo safidy efatra:
   o EXT_RESET_OUT dia tsy voalaza mihitsy
   o EXT_RESET_OUT dia ambara raha toa ka averina indray ny herinaratra (POWER_ON_RESET_N)
   o EXT_RESET_OUT dia ambara raha FAB_RESET_N no ambara
   o EXT_RESET_OUT dia nohamafisina raha averina indray ny herinaratra (POWER_ON_RESET_N) na FAB_RESET_N
   - Lazao ny fitaovana Voltage. Tokony hifanaraka amin'ny voltagary nofidinao tao amin'ny boaty fifanakalozan-kevitra Libero Project Settings.
   – Hamarino ireo boaty mifanentana mba hanondroana ny periferika ampiasainao amin'ny famolavolanao.
   - Farito ny fotoana fametrahana fahatsiarovana DDR ivelany. Ity no sanda ambony indrindra ho an'ny fahatsiarovana DDR rehetra ampiasaina amin'ny fampiharanao (MDDR sy FDDR). Jereo ny angon-drakitra momba ny mpivarotra fitadidiana DDR ivelany mba hanitsiana an'io mari-pamantarana io. 200us dia sanda tsara ho an'ny fahatsiarovana DDR2 sy DDR3 mandeha amin'ny 200MHz. Ity dia mari-pamantarana tena manan-danja hiantohana ny simulation miasa sy ny rafitra miasa amin'ny silisiôma. Ny sanda tsy mety amin'ny fotoana fametrahana dia mety hiteraka hadisoana simulation. Jereo ny angon-drakitra momba ny mpivarotra fitadidiana DDR hanefena an'io mari-pamantarana io.
   - Ho an'ny sakana SERDES tsirairay ao amin'ny famolavolanao, jereo ny boaty mety hahitana raha:
   o PCIe no ampiasaina
   o Ilaina ny fanohanana ny PCIe Hot Reset
   o Ilaina ny fanohanana PCIe L2/P2

Fanamarihana: Raha mampiasa ny 090 die(M2S090) ianao ary mampiasa SERDESIF ny endrikao, dia tsy mila manamarina ny iray amin'ireto boaty ireto ianao: 'Ampiasaina ho an'ny PCIe', 'Ampidiro ny fanohanan'ny PCIe HotReset' ary 'Ampidiro ny fanohanana PCIe L2/P2'. Raha mampiasa fitaovana tsy 090 ianao ary mampiasa sakana SERDESIF iray na maromaro, dia tsy maintsy manamarina ireo boaty efatra eo ambanin'ny fizarana SERDESIF mety.
Fanamarihana: Raha mila fanazavana fanampiny momba ireo safidy azonao ato amin'ity configurator ity dia jereo ny CoreResetP Handbook.

Sary 3-4 • CoreResetPConfigurator

25/50MHz Oscillator Instantiation
CoreConfigP sy CoreResetP dia voafatotry ny on-chip 25/50MHz RC oscillator. Tsy maintsy mametraka Oscillator 25/50MHz ianao ary mampifandray izany amin'ireo cores ireo.

1. Ampidiro ao amin'ny SmartDesign anao ny fototry ny Chip Oscillators (matetika ilay misy ny MSS). Ity fototra ity dia hita ao amin'ny Libero Catalog eo ambanin'ny Clock & Management.
2. Ampifanaraho ity fototra ity mba hahatonga ny oscillator RC mitondra ny lamba FPGA, araka ny aseho amin'ny sary 3-5.

Sary 3-5 • Configurator Chip Oscillators

System Reset (SYSRESET) Instantiation
Ny macro SYSRESET dia manome fampandehanana famerenana ny haavon'ny fitaovana amin'ny endrikao. Ny mari-pamantarana mivoaka POWER_ON_RESET_N dia apetraka/de-assertion isaky ny mandeha ny puce na ny pin ivelany DEVRST_N no asserted/de-asserted (sary 3-6).
Ampidiro ao amin'ny SmartDesign anao ny macro SYSRESET (mazàna ilay misy ny MSS). Ity macro ity dia hita ao amin'ny Libero Catalog eo ambanin'ny Macro Library. Tsy ilaina ny fanamafisana an'ity macro ity.

Sary 3-6 • SYSRESET Macro

Fifandraisana amin'ny ankapobeny
Rehefa avy nanamboatra sy nanamboatra ny cores MSS, FDDR, SERDESIF, OSC, SYSRESET, CoreConfigP ary CoreResetP ao amin'ny famolavolanao ianao, dia mila mampifandray azy ireo ianao mba hamoronana ny subsystem Peripheral Initialization. Mba hanatsorana ny famaritana ny fifandraisana amin'ity antontan-taratasy ity, dia tapaka ao amin'ny APB3 mifanaraka amin'ny làlam-pandrindrana angon-drakitra mifandray amin'ny CoreConfigP sy ny CoreResetP mifandray.
Configuration Data Path Connectivity
Ny sary 3-7 dia mampiseho ny fomba fampifandraisana ny CoreConfigP amin'ny mari-pamantarana MSS FIC_2 sy ny interface tsara APB3 mifanaraka amin'ny periferika.
Tabilao 3-1 • Fifandraisana amin'ny seranan-tsambo / BIF amin'ny angon-drakitra

From Port/bus Interface (BIF)/ Component	ny Port/Bus Interface (BIF)/Component
APB S PRESET N/ CoreConfigP	APB S PRESET N/ SDIF<0/1/2/3>	APB S PRESET N/ FDDR	MDDR APB S PRESE TN/MSS
APB S PCLK/ CoreConfigP	APB S PCLK/SDIF	APB S PCLK/FDDR	MDDR APB S POLK/ MSS
MDDR APBmslave/ CoreConfig			MDDR APB SLAVE (BIF)/MSS
SDIF<0/1/2/ 3> APBmslave/Config	APB SLAVE (BIF)/ SDIF<0/1/2/3>
FDDR APBmslave		APB SLAVE (BIF)/ FDDR
FIC 2 APBmmaster/ CoreConfigP			FIC 2 APB MASTER/ MSS

Sary 3-7 • FIC_2 APB3 Sub-System Connectivity

Famantaranandro sy mamerina ny fifandraisana
Ny sary 3-8 dia mampiseho ny fomba fampifandraisana ny CoreResetP amin'ny loharano famerenana ivelany sy ny famantarana famerenan'ny periferika. Izy io koa dia mampiseho ny fomba fampifandraisana ny CoreResetP amin'ny famantarana ny famantarana ny famantaranandro famandrihan'ny periferika (famantarana hidin-trano PLL). Ankoatra izany, dia mampiseho ny fomba mampifandray ny CoreConfigP sy CoreResetP.

Sary 3-8 • Core SF2Reset Sub-System Connectivity

Mamorona sy manangona ny fampiharana Firmware

Rehefa manondrana ny firmware avy amin'ny LiberoSoC (Design Flow Window> Export Firmware> Export Firmware), Libero dia miteraka ireto manaraka ireto. files ao amin'ny /firmware/drivers_config/sys_config lahatahiry:

• sys_config.c - Ahitana ny rafitra angon-drakitra izay mitazona ny soatoavina ho an'ny rejisitra periferika.
• sys_config.h - Ahitana ny fanambarana #define izay mamaritra ny periferika ampiasaina amin'ny famolavolana ary mila atomboka.
• sys_config_mddr_define.h – Ahitana ny angon-drakitra fikirakirana mpanara-maso MDDR nampidirina tao amin'ny boaty fifampiresahana Registers Configuration.
• sys_config_fddr_define.h – Ahitana ny angon-drakitra fikirakirana mpanara-maso FDDR nampidirina tao amin'ny boaty fifampiresahana Registers Configuration.
• sys_config_mss_clocks.h – Ity file mirakitra ny fahitan'ny famantaranandro MSS araka ny voafaritra ao amin'ny MSS CCC configurator. Ireo fandrefesana ireo dia ampiasain'ny kaody CMSIS mba hanomezana vaovao marina momba ny famantaranandro ho an'ny maro amin'ireo mpamily MSS izay tsy maintsy miditra amin'ny famantaran'ny Famantaranandro Periferika (PCLK) (oh: ny fizarazarana ny tahan'ny baud MSS UART dia asan'ny tahan'ny baud sy ny fatran'ny PCLK).
• sys_config_SERDESIF_ .c - Ahitana ny SERDESIF_ misoratra anarana angon-drakitra fanamafisana nomena nandritra ny SERDESIF_ fandrindrana sakana amin'ny famoronana endrika.
• sys_config_SERDESIF_ .h - Ahitana ny fanambarana #define izay mamaritra ny isan'ny mpivady configuraire sy ny laharan'ny lalana tokony hodinihina ho an'ny PMA_READY (amin'ny fomba PCIe ihany).

IRETO files dia takiana amin'ny kaody CMSIS mba hanangonana araka ny tokony ho izy sy ahitana fampahalalana momba ny endrikao ankehitriny, ao anatin'izany ny angon-drakitra fanamafisam-peo periferika sy ny fampahafantarana ny fanamafisana ny famantaranandro ho an'ny MSS.
Aza ovaina ireo files tanana; Izy ireo dia noforonina amin'ny lahatahiry singa / periferika mifanaraka amin'izany isaky ny mamorona ny singa SmartDesign misy ny periferika tsirairay avy. Raha misy fanovana atao amin'ny angon-drakitra fanamafisam-peo amin'ny periferika, dia mila manondrana indray ny tetikasa firmware ianao mba hahatonga ny firmware nohavaozina. files (jereo ny lisitra etsy ambony) dia aondrana any amin'ny / firmware/drivers_config/sys_config folder.
Rehefa manondrana ny firmware ianao, ny Libero SoC dia mamorona ny tetikasa firmware: tranomboky izay misy ny famolavolanao files sy ny mpamily dia natambatra.
Raha manamarina ny tetikasa Create checkbox rehefa manondrana ny firmware ianao, dia misy tetikasa SoftConsole/IAR/Keil rindrambaiko noforonina hitazonana ny tetikasa fampiharana izay ahafahanao manitsy ny main.c sy ny mpampiasa C/H files. Sokafy ny tetikasa SoftConSole/IAR/Keil mba hanangonana ny kaody CMSIS araka ny tokony ho izy ary asaivo amboarina tsara ny fampiharana firmware anao mba hifanaraka amin'ny endrika fitaovanao.

BFM Files Ampiasaina amin'ny fanaovana simulation ny famolavolana

Rehefa mamorona ny singa SmartDesign misy ny periferika mifandraika amin'ny famolavolanao ianao, ny simulation files mifanitsy amin'ny periferika tsirairay avy dia avoaka ao amin'ny / lahatahiry simulation:

• test.bfm -BFM ambony indrindra file izay notanterahina voalohany mandritra ny simulation izay mampiasa ny processeur SmartFusion2 MSS Cortex-M3. Izy io dia manatanteraka ny peripheral_init.bfm sy user.bfm, amin'io filaharana io.
• MDDR_init.bfm - Raha mampiasa ny MDDR ny famolavolanao dia i Libero no mamokatra izany file; mirakitra baiko fanoratana BFM izay manao simulate ny fanoratana ny angon-drakitra fisoratana anarana MSS DDR nampidirinao (mampiasa ny boaty fifanakalozan-dresaka Edit Registers na ao amin'ny GUI MSS_MDDR) ao amin'ny rejisitra MSS DDR Controller.
• FDDR_init.bfm – Raha mampiasa ny FDDR ny endrikao, dia i Libero no mamorona izany file; mirakitra baiko fanoratana BFM izay manao simulate ny fanoratana ny angon-drakitra fisoratana anarana Fabric DDR nampidirinao (mampiasa ny boaty fifanakalozan-dresaka Edit Registers na ao amin'ny GUI FDDR) ao amin'ny rejisitra Fabric DDR Controller.
• SERDESIF_ _init.bfm - Raha mampiasa sakana SERDESIF iray na maromaro ny endrikao, dia i Libero no mamorona izany file ho an'ny SERDESIF_ tsirairay blocs ampiasaina; misy baiko fanoratana BFM izay manoratra ny angon-drakitra fisoratana anarana SERDESIF nampidirinao (mampiasa ny boaty fifanakalozan-dresaka Edit Registers na ao amin'ny SERDESIF_ GUI) ao amin'ny SERDESIF_ rejistra. Raha amboarina ho PCIe ny sakana SERDESIF, ity file Misy ihany koa ny #define fanambarana izay mifehy ny fanatanterahana ny dingana 2 rindrankajy amin'ny filaharana tonga lafatra.
• user.bfm - Ahitana ny baikon'ny mpampiasa. Ireo baiko ireo dia tanterahina rehefa vita ny peripheral_init.bfm. Ahitsio ity file hampiditra ny baikonao BFM.
• SERDESIF_ _user.bfm - Ahitana ny baikon'ny mpampiasa. Ahitsio ity file hampiditra ny baikonao BFM. Ampiasao ity raha efa nanamboatra SERDESIF_ ianao sakana amin'ny maodely simulation BFM PCIe ary amin'ny maha-master AXI/AHBLite. Raha efa nanamboatra SERDESIF_ ianao sakanana amin'ny maodely simulation RTL, tsy mila izany ianao file.

Rehefa miantso simulation isaky ny mandeha ianao dia ireto simulation roa manaraka ireto files dia aorina indray amin'ny / lahatahiry simulation miaraka amin'ny atiny nohavaozina:

• subsystem.bfm – Ahitana ny fanambarana #define ho an'ny periferika tsirairay ampiasaina amin'ny famolavolanao, izay mamaritra ny fizarana manokana amin'ny peripheral_init.bfm hotanterahina mifanaraka amin'ny periferika tsirairay.
• operipheral_init.bfm - Ahitana ny fomba fiasa BFM izay maka tahaka ny CMSIS:: SystemInit() miasa amin'ny Cortex-M3 alohan'ny hidiranao ny dingana lehibe (). Mandika ny angon-drakitra fanamafisana ho an'ny periferika ampiasaina amin'ny famolavolana mankany amin'ny rejisitra fanamafisana periferika marina izy io ary miandry ny fiomanana ny periferika rehetra alohan'ny hanamafisana fa afaka mampiasa ireo periferika ireo ianao. Manatanteraka MDDR_init.bfm sy FDDR_init.bfm.

Mampiasa ireo novokarina ireo files, ny mpandrindra DDR ao amin'ny famolavolanao dia namboarina ho azy, manao simulation izay hitranga amin'ny fitaovana SmartFusion2. Azonao atao ny manova ny user.bfm file manampy izay baiko ilaina mba hanahafana ny famolavolanao (Cortex-M3 no tompony). Ireo baiko ireo dia tanterahina rehefa avy natomboka ny periferika. Aza ovaina ny test.bfm, subsystem.bfm, peripheral_init.bfm, MDDR_init.bfm, FDDR_init.bfm files ary ny SERDESIF_ _init.bfm files.

Product Support

Ny Microsemi SoC Products Group dia manohana ny vokatra amin'ny serivisy fanohanana isan-karazany, ao anatin'izany ny Serivisy mpanjifa, Foibe fanohanana ara-teknika ho an'ny mpanjifa, a webtranokala, mailaka elektronika, ary biraon'ny varotra maneran-tany.
Ity tovana ity dia misy fampahalalana momba ny fifandraisana amin'ny Microsemi SoC Products Group sy ny fampiasana ireo tolotra fanohanana ireo.
Serivisy ho an'ny mpanjifa
Mifandraisa amin'ny Sampan-draharahan'ny Mpanjifa ho an'ny fanohanana vokatra tsy ara-teknika, toy ny vidin'ny vokatra, ny fanavaozana ny vokatra, ny vaovao farany, ny toetry ny kaomandy ary ny fanomezan-dàlana.
Avy any Amerika Avaratra, antsoy 800.262.1060
Avy amin'ny tontolo hafa, antsoy 650.318.4460
Fax, na aiza na aiza manerana izao tontolo izao, 408.643.6913
Foibe fanohanana ara-teknika ho an'ny mpanjifa
Ny Microsemi SoC Products Group dia miasa ao amin'ny Foibe Fanohanana ara-teknika ho an'ny mpanjifa miaraka amin'ireo injeniera mahay izay afaka manampy amin'ny famaliana ny fanontanianao momba ny fitaovanao, rindrambaiko ary famolavolana momba ny Microsemi SoC Products. Ny Foibe Fanohanana ara-teknika ho an'ny mpanjifa dia mandany fotoana betsaka amin'ny famoronana naoty fampiharana, valin'ny fanontaniana momba ny tsingerin'ny famolavolana mahazatra, antontan-taratasy momba ireo olana fantatra, ary FAQ isan-karazany. Noho izany, alohan'ny hifandraisanao aminay, tsidiho azafady ny loharano an-tserasera. Tena azo inoana fa efa namaly ny fanontanianao izahay.
Tohana ara-teknika
Tsidiho ny Customer Support webtranokala (www.microsemi.com/soc/support/search/default.aspx) raha mila fanazavana fanampiny sy fanohanana. Valiny maro azo jerena amin'ny fikarohana web Ny loharano dia ahitana kisary, sary, ary rohy mankany amin'ny loharano hafa ao amin'ny website.
Webtoerana
Azonao atao ny mijery karazana fampahalalana ara-teknika sy tsy ara-teknika ao amin'ny pejy fandraisana SoC, ao amin'ny www.microsemi.com/soc.
Mifandraisa amin'ny Foibe fanohanana ara-teknika ho an'ny mpanjifa
Injeniera mahay indrindra miasa ao amin'ny Foibe fanohanana ara-teknika. Ny foibe fanohanana ara-teknika dia azo ifandraisana amin'ny mailaka na amin'ny alàlan'ny Microsemi SoC Products Group website.
mailaka
Azonao atao ny mampita ny fanontanianao ara-teknika amin'ny adiresy mailakay ary mahazo valiny amin'ny alàlan'ny mailaka, fax, na telefaona. Ary koa, raha manana olana amin'ny famolavolana ianao dia azonao atao ny mandefa mailaka ny famolavolanao files hahazo fanampiana.
Manara-maso tsy tapaka ny kaonty mailaka izahay mandritra ny andro. Rehefa mandefa ny fangatahanao aminay, azafady mba ho azo antoka ny hampiditra ny anaranao feno, ny anaran'ny orinasa, ary ny fampahalalana momba ny fifandraisanao mba hikarakarana tsara ny fangatahanao.
Ny adiresy mailaka fanohanana ara-teknika dia soc_tech@microsemi.com.
Ny raharahako
Ny mpanjifa Microsemi SoC Products Group dia afaka mandefa sy manara-maso ireo tranga ara-teknika amin'ny Internet amin'ny alàlan'ny fandehanana any Ny raharahako.
Any ivelan'i Etazonia
Afaka mifandray amin'ny fanohanana ara-teknika amin'ny alàlan'ny mailaka ny mpanjifa mila fanampiana ivelan'ny faritr'ora amerikana (soc_tech@microsemi.com) na mifandray amin'ny biraon'ny varotra eo an-toerana. Ny lisitry ny biraon'ny varotra dia azo jerena ao amin'ny www.microsemi.com/soc/company/contact/default.aspx.
Fanohanana ara-teknika ITAR
Raha mila fanohanana ara-teknika momba ny RH sy RT FPGA izay fehezin'ny International Traffic in Arms Regulations (ITAR), mifandraisa aminay amin'ny alàlan'ny soc_tech_itar@microsemi.com. Raha tsy izany, ao anatin'ny My Cases, mifidiana Eny ao amin'ny lisitry ny fidinana ITAR. Raha mila lisitra feno momba ny FPGA Microsemi fehezin'ny ITAR, tsidiho ny ITAR web pejy.
Microsemi Corporation (NASDAQ: MSCC) dia manolotra portfolio feno vahaolana semiconductor ho an'ny: aerospace, fiarovana ary fiarovana; orinasa sy fifandraisana; ary tsena indostrialy sy angovo hafa. Ny vokatra dia misy fitaovana analog sy RF avo lenta, azo itokisana avo lenta, famantarana mifangaro ary circuit integrated RF, SoC azo zahana, FPGA, ary subsystem feno. Microsemi dia manana foibe ao Aliso Viejo, Calif. Mianara bebe kokoa amin'ny www.microsemi.com.
© 2014 Microsemi Corporation. Zo rehetra voatokana. Ny Microsemi sy ny logo Microsemi dia marika famantarana ny Microsemi Corporation. Ny marika sy marika serivisy hafa rehetra dia fananan'ny tompony tsirairay avy.

5-02-00384-1/08.14Ny sandan'ny anjara Microsemi Corporate Headquarters
One Enterprise, Aliso Viejo CA 92656 USA
Any Etazonia: +1 949-380-6100
Varotra: +1 949-380-6136
Fax: +1 949-215-4996

Documents / Loharano

Microsemi SmartFusion2 DDR Controller sy Serial High Speed ​​Controller [pdf] Torolàlana ho an'ny mpampiasa SmartFusion2 DDR Controller sy Serial High Speed ​​Controller, SmartFusion2 DDR, Controller ary Serial High Speed ​​Controller, High Speed ​​Controller

References

• User Manual