intel UG-20094 Cyclone 10 GX Native Fixed Point DSP IP Core User Guide

Intel Cyclone® 10 GX Native Fixed Point DSP IP inti instantiates jeung ngadalikeun blok Intel Cyclone 10 GX Variable Precision Digital Signal Processing (DSP) tunggal. Inti Cyclone 10 GX Native Fixed Point DSP IP ngan sadia pikeun alat Intel Cyclone 10 GX.

Siklon 10 GX Asalna Maneuh Point DSP IP Core Fungsional Blok Diagram

Émbaran patali
Bubuka pikeun Intel FPGA IP Cores.

Siklon 10 GX Asalna Maneuh Point DSP Fitur IP Core

Inti Cyclone 10 GX Native Fixed Point DSP IP ngadukung fitur-fitur ieu:

Kinerja tinggi, dioptimalkeun kakuatan, sareng operasi multiplikasi kadaptar pinuh
Panjang kecap 18-bit sareng 27-bit

Dua 18 × 19 multipliers atawa hiji 27 × 27 multiplier per blok DSP
Diwangun-di tambahan, pangurangan, sarta 64-bit akumulasi ganda register pikeun ngagabungkeun hasil multiplication

Cascading 19-bit atanapi 27-bit nalika pre-adder ditumpurkeun sareng cascading 18-bit nalika pre-adder dianggo pikeun ngabentuk garis tap-delay pikeun aplikasi nyaring
Cascading beus kaluaran 64-bit pikeun nyebarkeun hasil kaluaran ti hiji blok ka blok salajengna tanpa dukungan logika éksternal

Hard pre-adder dirojong dina modeu 19-bit sareng 27-bit pikeun saringan simetris
Koefisien internal ngadaptar bank dina modeu 18-bit sareng 27-bit pikeun palaksanaan saringan

18-bit sareng 27-bit systolic finite impulse response (FIR) saringan kalayan panambah kaluaran anu disebarkeun

Ngamimitian

Bab ieu nyadiakeun leuwih umumview tina aliran desain inti Intel FPGA IP pikeun mantuan Anjeun gancang ngamimitian kalawan Siklon 10 GX Asalna Maneuh Point DSP IP inti. Perpustakaan IP FPGA Intel dipasang salaku bagian tina prosés pamasangan Intel Quartus® Prime. Anjeun tiasa milih sareng parameterkeun naon waé inti Intel FPGA IP tina perpustakaan. Intel nyadiakeun editor parameter terpadu nu ngidinan Anjeun pikeun ngaluyukeun inti FPGA DSP IP IP pikeun ngarojong rupa-rupa aplikasi. Editor parameter nungtun anjeun dina setélan nilai parameter sareng pilihan palabuhan opsional.

Émbaran patali

Bubuka pikeun Intel FPGA IP Cores
Nyadiakeun informasi umum ngeunaan sakabéh Intel FPGA IP cores, kaasup parameterizing, generating, Ngaronjatkeun, sarta simulating IP cores.

Nyieun Vérsi-Independent IP na Platform Desainer (Standar) Simulatio Aksara
Jieun skrip simulasi nu teu merlukeun apdet manual pikeun software atawa upgrades versi IP.
Pangalusna Manajemén Proyék
Pitunjuk pikeun manajemén efisien sareng portabilitas proyék sareng IP anjeun files.

Siklon 10 GX Asalna Maneuh Point DSP IP Core Parameter Setélan

Anjeun tiasa nyaluyukeun inti IP Siklon 10 GX Native Fixed Point DSP IP ku cara nangtukeun parameter nganggo editor parameter dina parangkat lunak Intel Quartus Prime.

Tab Mode Operasi

Parameter	Parameter Dihasilkeun IP	Nilai	Katerangan
Mangga pilih modeu operasi	mode_operasi	m18×18_full m18×18_sumof2 m18×18_plus36 m18×18_systolic m27×27	Pilih modeu operasional anu dipikahoyong.
Konfigurasi multiplier
format ngagambarkeun pikeun luhur multiplier x operand	signed_max	ditandatanganan teu ditandatanganan	Sebutkeun format representasi pikeun operand multiplier x luhur.

Parameter	Parameter Dihasilkeun IP	Nilai	Katerangan
Format ngagambarkeun pikeun multiplier luhur y operand	signed_may	ditandatanganan teu ditandatanganan	Sebutkeun format representasi pikeun operand multiplier luhur.
format ngagambarkeun pikeun handap multiplier x operand	signed_mbx	ditandatanganan teu ditandatanganan	Sebutkeun format representasi pikeun operand multiplier x handap.
Format ngagambarkeun pikeun multiplier handap y operand	signed_mby	ditandatanganan teu ditandatanganan	Sebutkeun format representasi pikeun operan multiplier y handap. Sok pilih teu ditandatanganan pikeun m18×18_tambah36 .
Aktipkeun port 'sub'	enable_sub	No Sumuhun	Pilih Sumuhun pikeun ngaktipkeun palabuhan sub.
Ngadaptar input 'sub' tina multiplier nu	jam_sub	No Jam0 Jam1 Jam2	Pilih Jam0, Jam1, atawa Jam2 pikeun ngaktipkeun jeung nangtukeun sinyal jam input pikeun sub input register.
Input Cascade
Aktipkeun cascade input pikeun input 'ay'	ay_use_scan_in	No Sumuhun	Pilih Sumuhun pikeun ngaktipkeun modul cascade input pikeun input data ay. Sawaktos Anjeun ngaktipkeun modul cascade input, Siklon 10 GX Native Fixed Point DSP IP inti ngagunakeun sinyal input scanin salaku input tinimbang sinyal input ay.
Aktipkeun kaskade input pikeun input 'ku'	by_use_scan_in	No Sumuhun	Pilih Sumuhun pikeun ngaktipkeun modul cascade input pikeun ku input data. Lamun anjeun ngaktipkeun modul cascade input, Siklon 10 GX Native Fixed Point DSP IP inti ngagunakeun sinyal input ay salaku input tinimbang ku sinyal input.
Aktipkeun data na tunda register	delay_scan_out_ay	No Sumuhun	Pilih Sumuhun pikeun ngaktipkeun register reureuh antara ay na ku registers input. Fitur ieu teu dirojong di m18×18_tambah36 jeung m27 x 27 modeu operasional.

Parameter	Parameter Dihasilkeun IP	Nilai	Katerangan
Aktipkeun data ku register reureuh	delay_scan_out_by	No Sumuhun	Pilih Sumuhun pikeun Aktipkeun reureuh register antara ku registers input sarta scanout beus kaluaran. Fitur ieu teu dirojong di m18×18_tambah36 jeung m27 x 27 modeu operasional.
Aktipkeun port scanout	gui_scanout_enable	No Sumuhun	Pilih Sumuhun pikeun ngaktipkeun beus kaluaran scanout.
'scanout' lebar beus kaluaran	scan_out_width	1–27	Sebutkeun lebar tina beus kaluaran scanout.
Data 'x' Konfigurasi
lebar beus input 'kampak'	ax_width	1–27	Sebutkeun lebar tina beus input kampak.(1)
Ngadaptar input 'kampak' tina multiplier nu	jam_ax	No Jam0 Jam1 Jam2	Pilih Jam0, Jam1, atawa Jam2 pikeun ngaktipkeun jeung nangtukeun sinyal jam input pikeun register input kampak. register input kampak teu sadia lamun disetel sumber operand 'ax' ka 'kopi'.
'bx' lebar beus input	bx_width	1–18	Sebutkeun lebar tina bx input beus.(1)
Ngadaptar input 'bx' tina multiplier nu	bx_clock	No Jam0 Jam1 Jam2	Pilih Jam0, Jam1, atawa Jam2 pikeun ngaktipkeun jeung nangtukeun sinyal jam input pikeun bx input register. bx input register teu sadia lamun disetel 'bx' sumber operand ka 'kopi'.
Konfigurasi Data 'y'
'ay' atawa 'scanin' lebar beus	ay_scan_in_width	1–27	Sebutkeun lebar beus input ay atanapi scanin.(1)
Ngadaptar input 'ay' atawa input 'scanin' tina multiplier	ay_scan_in_clock	No Jam0 Jam1 Jam2	Pilih Jam0, Jam1, atawa Jam2 pikeun ngaktipkeun jeung nangtukeun sinyal jam input pikeun ay atanapi scanin input register.
'ku' input lebar beus	by_width	1–19	Sebutkeun lebar ku beus input.(1)

Parameter	Parameter Dihasilkeun IP	Nilai	Katerangan
Ngadaptar input 'ku' tina multiplier nu	ku_jam	No Jam0 Jam1 Jam2	Pilih Jam0, Jam1, atawa Jam2 pikeun ngaktipkeun jeung nangtukeun sinyal jam input pikeun ku atawa scanin ngadaptar input.(1)
Konfigurasi 'hasil' kaluaran
'hasil' lebar beus kaluaran	hasilna_a_width	1–64	Sebutkeun lebar tina bus kaluaran hasilna.
'resultb' lebar beus kaluaran	result_b_width	1–64	Sebutkeun lebar resultb beus kaluaran. resultb ngan sayogi nalika nganggo operation_mode m18×18_pinuh.
Paké register kaluaran	output_clock	No Jam0 Jam1 Jam2	Pilih Jam0, Jam1, atawa Jam2 pikeun ngaktipkeun jeung nangtukeun sinyal jam input pikeun hasil na resultb registers kaluaran.

Tab Pra-adder

Parameter	Parameter Dihasilkeun IP	Nilai	Katerangan
'ay' sumber operand	operand_source_may	input preadder	Sebutkeun sumber operand pikeun input ay. Pilih pangarang pikeun ngaktipkeun modul pre-adder pikeun multiplier luhur. Setélan pikeun ay sareng ku sumber operan kedah sami.
'ku' sumber operand	operand_source_mby	input preadder	Sebutkeun sumber operand pikeun ku input. Pilih pangarang pikeun ngaktipkeun modul pre-adder pikeun multiplier handap. Setélan pikeun ay sareng ku sumber operan kedah sami.
Setel operasi pre-adder kana pangurangan	preadder_subtract_a	No Sumuhun	Pilih Sumuhun pikeun nangtukeun operasi pangurangan pikeun modul pre-adder pikeun multiplier luhur. Setélan pre-adder pikeun luhur jeung handap multiplier kudu sarua.
Setel operasi pre-adder b kana pangurangan	preadder_subtract_b	No Sumuhun	Pilih Sumuhun pikeun nangtukeun operasi pangurangan pikeun modul pre-adder pikeun multiplier handap. Setélan pre-adder pikeun luhur jeung handap multiplier kudu sarua.
Data 'z' Konfigurasi
'az' input lebar beus	az_width	1–26	Sebutkeun lebar beus input az.(1)
Ngadaptar input 'az' tina multiplier	az_clock	No Jam0 Jam1 Jam2	Pilih Jam0, Jam1, atawa Jam2 pikeun ngaktipkeun jeung nangtukeun sinyal jam input pikeun registers input az. Setélan jam pikeun ay jeung az input registers kudu sarua.
'bz' input lebar beus	bz_width	1–18	Sebutkeun lebar beus input bz.(1)
Ngadaptar input 'bz' tina multiplier	bz_clock	No Jam0 Jam1 Jam2	Pilih Jam0, Jam1, atawa Jam2 pikeun ngaktipkeun jeung nangtukeun sinyal jam input pikeun registers input bz. Setélan jam pikeun ku na bz input registers kudu sarua.

Tab Koéfisién internal

Parameter	Parameter Dihasilkeun IP	Nilai	Katerangan
sumber operand 'ax'	operand_source_max	asupan coef	Sebutkeun sumber operand pikeun beus input kampak. Pilih coef pikeun ngaktipkeun modul koefisien internal pikeun multiplier luhur. Pilih No pikeun Ngadaptar input 'kampak' tina multiplier nu parameter nalika anjeun ngaktipkeun fitur koefisien internal.

Parameter	Parameter Dihasilkeun IP	Nilai	Katerangan
			Setélan pikeun sumber operan kampak sareng bx kedah sami.
'bx' sumber operand	operand_source_mbx	asupan coef	Sebutkeun sumber operand pikeun beus input bx. Pilih coef pikeun ngaktipkeun modul koefisien internal pikeun multiplier luhur. Pilih No pikeun Ngadaptar input 'bx' tina multiplier nu parameter nalika anjeun ngaktipkeun fitur koefisien internal. Setélan pikeun sumber operan kampak sareng bx kedah sami.
'coefsel' Input Konfigurasi ngadaptar
Ngadaptar input 'coefsela' tina multiplier	coef_sel_a_clock	No Jam0 Jam1 Jam2	Pilih Jam0, Jam1, atawa Jam2 pikeun ngaktipkeun jeung nangtukeun sinyal jam input pikeun registers input coefsela.
Ngadaptar input 'coefselb' tina multiplier	coef_sel_b_clock	No Jam0 Jam1 Jam2	Pilih Jam0, Jam1, atawa Jam2 pikeun ngaktipkeun jeung nangtukeun sinyal jam input pikeun registers input coefselb.
Konfigurasi Panyimpenan koefisien
coef_a_0–7	coef_a_0–7	Integer	Sebutkeun nilai koefisien pikeun beus input kampak. Pikeun mode operasi 18-bit, nilai input maksimum nyaéta 218 – 1. Pikeun operasi 27-bit, nilai maksimum nyaéta 227 – 1.
coef_b_0–7	coef_b_0–7	Integer	Sebutkeun nilai koefisien pikeun beus input bx.

Accumulator / Kaluaran Cascade Tab

Parameter	Parameter Dihasilkeun IP	Nilai	Katerangan
Aktipkeun port 'akumulasi'	enable_accumulate	No Sumuhun	Pilih Sumuhun pikeun ngaktipkeun port accumulator.
Aktipkeun port 'negate'	enable_negate	No Sumuhun	Pilih Sumuhun pikeun ngaktipkeun negate port.
Aktipkeun port 'loadconst'	enable_loadconst	No Sumuhun	Pilih Sumuhun pikeun ngaktipkeun port loadconst.
Ngadaptar input 'akumulasi' tina accumulator nu	accumulate_clock	No Jam0 Jam1 Jam2	Pilih Jam0 , Jam1, atawa Jam2 pikeun ngaktipkeun jeung nangtukeun sinyal jam input pikeun ngumpulkeun registers input.

Parameter	Parameter Dihasilkeun IP	Nilai	Katerangan
Ngadaptar input 'loadconst' tina accumulator nu	load_const_clock	No Jam0 Jam1 Jam2	Pilih Jam0, Jam1, atawa Jam2 pikeun ngaktipkeun jeung nangtukeun sinyal jam input pikeun registers input loadconst.
Ngadaptar input 'negate' tina unit panambah	negate_clock	No Jam0 Jam1 Jam2	Pilih Jam0, Jam1, atawa Jam2 pikeun ngaktipkeun jeung nangtukeun sinyal jam input pikeun registers input negate.
Aktipkeun accumulator ganda	enable_double_accum	No Sumuhun	Pilih Sumuhun pikeun ngaktipkeun fitur accumulator ganda.
N nilai konstanta prasetél	load_const_value	0 – 63	Sebutkeun nilai konstanta prasetél. Nilai ieu tiasa 2N dimana N nyaeta nilai konstanta prasetél.
Aktipkeun port chainin	use_chainadder	No Sumuhun	Pilih Sumuhun pikeun ngaktipkeun modul cascade kaluaran jeung beus input chainin. Fitur cascade kaluaran teu dirojong di m18×18_pinuh modeu operasi.
Aktipkeun port chainout	gui_chainout_enable	No Sumuhun	Pilih Sumuhun pikeun ngaktipkeun beus kaluaran chainout. Fitur cascade kaluaran teu dirojong di m18×18_pinuh modeu operasi.

Tab Pipelin

Parameter	Parameter Dihasilkeun IP	Nilai	Katerangan
Tambahkeun register pipa input kana sinyal data input (x/y/z/coefsel)	input_pipeline_clock	No Jam0 Jam1 Jam2	Pilih Jam0, Jam1, atawa Jam2 pikeun ngaktipkeun jeung nangtukeun sinyal jam input pikeun x, y, z, coefsela na coefselb pipeline registers input.
Tambahkeun register pipa input kana sinyal data 'sub'	sub_pipeline_clock	No Jam0 Jam1 Jam2	Pilih Jam0, Jam1, atawa Jam2 pikeun ngaktipkeun jeung nangtukeun sinyal jam input pikeun sub pipeline input register. (2)
Tambahkeun register pipa input kana sinyal data 'akumulasi'	accum_pipeline_clock	No Jam0 Jam1 Jam2	Pilih Jam0, Jam1, atawa Jam2 pikeun ngaktipkeun jeung nangtukeun sinyal jam input pikeun accumulate pipeline input register.(2)
Tambahkeun register pipa input kana sinyal data 'loadconst'	load_const_pipeline_clock	No Jam0 Jam1 Jam2	Pilih Jam0, Jam1, atawa Jam2 pikeun ngaktipkeun jeung nangtukeun sinyal jam input pikeun loadconst pipeline input register.(2)
Tambahkeun register pipa input kana sinyal data 'negate'	negate_pipeline_clock	No Jam0 Jam1 Jam2	Pilih Jam0, Jam1, atawa Jam2 pikeun ngaktipkeun jeung nangtukeun sinyal jam input pikeun register input pipeline negate.(2)

Maksimum Input Lebar Data Per Mode Operasi
Anjeun tiasa ngaluyukeun lebar data pikeun inputs x, y, jeung z sakumaha dieusian dina tabél.

Kabéh registers input pipeline pikeun sinyal kontrol dinamis kudu boga setelan jam sarua.

Modeu Operasi	Maksimum Input Data Width
	ax	ay	az	bx	by	bz
Tanpa Pre-adder atanapi Koéfisién internal
m18×18_pinuh	18 (ditandatanganan) 18 (teu ditandatanganan)	19 (ditandatanganan) 18 (teu ditandatanganan)	Teu dipaké	18 (ditandatanganan) 18 (teu ditandatanganan)	19 (ditandatanganan) 18 (teu ditandatanganan)	Teu dipaké
m18×18_jumlah2
m18×18_systolic
m18×18_tambah36
m27 × 27	27 (ditandatanganan) 27 (teu ditandatanganan)		Teu dipaké
Kalayan Fitur Pre-adder Ngan
m18×18_pinuh	18 (ditandatanganan) 18 (teu ditandatanganan)
m18×18_jumlah2
m18×18_systolic
m27 × 27	27 (ditandatanganan) 27 (teu ditandatanganan)	26 (ditandatanganan) 26 (teu ditandatanganan)		Teu dipaké
Kalayan Fitur Koéfisién Internal Ngan
m18×18_pinuh	Teu dipaké	19 (ditandatanganan) 18 (teu ditandatanganan)	Teu dipaké		19 (ditandatanganan) 18 (teu ditandatanganan)	Teu dipaké
m18×18_jumlah2
m18×18_systolic
m27 × 27		27 (ditandatanganan) 27 (teu ditandatanganan)			Teu dipaké

Pedaran Fungsional

Inti Cyclone 10 GX Native Fixed Point DSP IP diwangun ku 2 arsitéktur; 18 × 18 multiplikasi jeung 27 × 27 multiplikasi. Masing-masing instansi Siklon 10 GX Native Fixed Point DSP IP inti ngan ukur ngahasilkeun 1 tina 2 arsitéktur gumantung kana modeu operasional anu dipilih. Anjeun tiasa ngaktipkeun modul pilihan pikeun aplikasi Anjeun.

Émbaran patali
Variabel Precision DSP Blok dina Intel Siklon 10 GX Alat bab, Intel Siklon 10 GX Core lawon sarta Tujuan Umum I / Buku Panduan OS.

Modeu Operasi

Inti Cyclone 10 GX Native Fixed Point DSP IP ngadukung 5 modeu operasional:

Modeu Pinuh 18 × 18

Jumlah 18 × 18 tina 2 Mode
Modeu 18 × 18 Ditambah 36
Mode Systolic 18 × 18
Modeu 27 × 27

Modeu Pinuh 18 × 18
Nalika dikonpigurasikeun salaku 18 × 18 mode pinuh, Siklon 10 GX Native Fixed Point DSP IP inti beroperasi salaku dua bebas 18 (ditandatanganan / unsigned) × 19 (ditandatanganan) atawa 18
(ditandatanganan / unsigned) × 18 (unsigned) multipliers kalawan kaluaran 37-bit. Mode ieu nerapkeun persamaan di handap ieu:

hasilna = ax * ay
hasilnab = bx * ku

The 18 × 18 Full Mode Arsitéktur

Jumlah 18 × 18 tina 2 Mode
Dina 18 × 18 Jumlah 2 modus, Cyclone 10 GX Native Fixed Point DSP IP inti ngaktifkeun multipliers luhur jeung handap sarta ngahasilkeun hasil tina tambahan atawa pangurangan antara 2 multipliers. Sinyal kontrol sub-dinamis ngadalikeun panambah pikeun ngalakukeun operasi tambahan atawa pangurangan. Lebar kaluaran hasil tina inti Cyclone 10 GX Native Fixed Point DSP IP tiasa ngadukung dugi ka 64 bit nalika anjeun ngaktipkeun accumulator/output cascade. Modeu ieu nerapkeun persamaan hasil =[±(ax * ay) + (bx * by)].

The 18 × 18 Jumlah 2 Arsitéktur Mode

Modeu 18 × 18 Ditambah 36
Nalika dikonpigurasikeun salaku 18 × 18 Ditambah 36 mode, Siklon 10 GX Asalna Maneuh Point DSP IP inti ngaktifkeun ukur multiplier luhur. Modeu ieu nerapkeun persamaan hasil = (ax * ay) + concatenate(bx[17:0],by[17:0]).

Arsitéktur Mode 18 × 18 Plus 36

Anjeun kudu nyetel format Répréséntasi pikeun multipliers handap y operand mun unsigned lamun ngagunakeun mode ieu. Nalika beus input kirang ti 36-bit dina modeu ieu, anjeun diwajibkeun nyadiakeun perlu ditandatanganan extension pikeun ngeusian input 36-bit.

Ngagunakeun Kurang Ti 36-bit Operand Dina 18 × 18 Ditambah 36 Mode
Mantan ieuample nunjukeun kumaha carana ngonpigurasikeun Siklon 10 GX Asalna Maneuh Point DSP IP inti pikeun pamakéan 18 × 18 Ditambah 36 modeu operasional kalayan data input 12-bit ditandatanganan 101010101010 (binér) tinimbang operand 36-bit.

Atur format Répréséntasi pikeun handap multiplier x operand: mun ditandatanganan.
Atur format Répréséntasi pikeun multiplier handap y operand: mun unsigned.
Setel lebar beus input 'bx' ka 18.

Setel 'ku' lebar beus input ka 18.
Nyadiakeun data '111111111111111111' ka beus input bx.
Nyadiakeun data '111111101010101010' ku beus input.

Mode Systolic 18 × 18
Dina modeu operasional systolic 18 × 18, inti Cyclone 10 GX Native Fixed Point DSP IP ngaktifkeun multipliers luhur jeung handap, register systolic input pikeun multiplier luhur, sarta register systolic ranté pikeun ranté dina sinyal input. Sawaktos Anjeun ngaktipkeun kaluaran cascade, mode ieu ngarojong hasil lebar kaluaran 44 bit. Lamun anjeun ngaktipkeun fitur accumulator tanpa cascade kaluaran, anjeun tiasa ngonpigurasikeun lebar kaluaran hasilna ka 64 bit.

Arsitéktur Mode Systolic 18 × 18

Modeu 27 × 27
Nalika dikonpigurasikeun salaku modeu 27 × 27, inti Cyclone 10 GX Native Fixed Point DSP IP ngaktifkeun multiplier 27(ditandatanganan / teu ditandatanganan) × 27 (ditandatanganan / teu ditandatanganan). Beus kaluaran tiasa ngadukung dugi ka 64 bit sareng accumulator / output cascade diaktipkeun. Modeu ieu nerapkeun persamaan hasil = ax * ay.

Arsitéktur Modeu 27 × 27

modul pilihan

Modul pilihan anu aya dina Cyclone 10 GX Native Fixed Point DSP IP Core nyaéta:

Input cascade
Pra-adders

Koéfisién internal
Accumulator sarta kaluaran cascade
Pipa registers

Input Cascade
Fitur cascade input dirojong dina ay sareng ku beus input. Nalika anjeun nyetél Aktipkeun kaskade input pikeun input 'ay' ka Sumuhun, inti Cyclone 10 GX Native Fixed Point DSP IP bakal nyandak input tina sinyal input scan tinimbang beus input ay. Nalika anjeun nyetél Aktipkeun kaskade input pikeun input 'ku' ka Sumuhun, inti IP Siklon 10 GX Native Fixed Point DSP IP bakal nyandak input tina beus input tinimbang ku beus input.

Disarankeun pikeun ngaktipkeun registers input pikeun ay jeung / atawa ku iraha wae cascade input diaktipkeun pikeun correctness tina aplikasi.

Anjeun tiasa ngaktipkeun registers reureuh pikeun cocog sarat latency antara register input jeung register kaluaran. Aya 2 registers reureuh di inti. register tunda luhur dipaké pikeun ay atanapi scan-in palabuhan input bari tunda register handap dipaké pikeun port kaluaran scanout. Register tunda ieu dirojong dina 18 × 18 mode pinuh, 18 × 18 jumlah 2 mode, jeung 18 × 18 mode systolic.

Pra-adder

Pra-adder tiasa dikonpigurasi dina konfigurasi ieu:

Dua bebas 18-bit (ditandatanganan / unsigned) pre-adders.

Hiji 26-bit pre-adder.

Lamun anjeun ngaktipkeun pre-adder dina 18 × 18 mode multiplication, ay jeung az dipaké salaku beus input ka luhur pre-adder bari ku jeung bz dipaké salaku beus input ka handap pre-adder. Lamun anjeun ngaktipkeun pre-adder dina 27 × 27 mode multiplication, ay jeung az dipaké salaku beus input ka pre-adder. Pra-adder ngadukung operasi tambah sareng pangurangan. Nalika duanana pre-adders dina blok DSP sarua dipaké, aranjeunna kedah babagi tipe operasi sarua (boh tambahan atawa pangurangan).

Koéfisién internal
Koefisien internal tiasa ngadukung dugi ka dalapan koefisien konstan pikeun multiplican dina modeu 18-bit sareng 27-bit. Lamun anjeun ngaktipkeun fitur koefisien internal, dua beus input pikeun ngadalikeun seleksi multiplexer koefisien bakal dihasilkeun. Beus input coefsela dipaké pikeun milih koefisien tos siap pikeun multiplier luhur jeung beus input pituah dipaké pikeun milih koefisien tos siap pikeun multiplier handap.

Panyimpenan koefisien internal henteu ngadukung nilai koefisien anu tiasa dikontrol sacara dinamis sareng panyimpen koefisien éksternal diperyogikeun pikeun ngalakukeun operasi sapertos kitu.

Accumulator sarta Kaluaran Cascade

Modul accumulator tiasa diaktipkeun pikeun ngalakukeun operasi ieu:

Operasi tambah atanapi pangurangan
Operasi rounding bias ngagunakeun nilai konstan 2N
Akumulasi saluran ganda

Pikeun dinamis ngalakukeun operasi tambahan atawa pangurangan accumulator nu, ngadalikeun sinyal input negate. Pikeun operasi rounding bias, Anjeun bisa nangtukeun tur muka konstanta prasetél 2N saméméh modul accumulator diaktipkeun ku nangtukeun integer kana nilai parameter N tina konstanta prasetél. Integer N kedah kirang ti 64. Anjeun tiasa dinamis ngaktipkeun atawa nganonaktipkeun pamakéan konstanta prasetél ku ngadalikeun sinyal loadconst. Anjeun tiasa make operasi ieu salaku muxing aktip tina nilai buleud kana jalur eupan balik accumulator. Biaya anu dimuat sareng panggunaan sinyal akumulasi saling ekslusif.

Anjeun tiasa ngaktipkeun register accumulator ganda ngagunakeun parameter Aktipkeun accumulator ganda nedunan akumulasi ganda. Modul accumulator tiasa ngadukung ranté sababaraha blok DSP pikeun operasi tambahan atanapi pangurangan ku ngaktifkeun port input chaining sareng port kaluaran ranté. Dina mode sistolik 18 × 18, ngan 44-bit tina beus input ranté sareng beus kaluaran ranté anu bakal dianggo. Sanajan kitu, sadaya ranté 64-bit dina beus input kudu disambungkeun ka ranté-kaluar beus kaluaran ti blok DSP saméméhna.

Pipa ngadaptar

Inti Cyclone 10 GX Native Fixed Point DSP IP ngadukung hiji tingkat pendaptaran pipa. Register pipa ngadukung dugi ka tilu sumber jam sareng hiji sinyal jelas asynchronous pikeun ngareset pendaptaran pipa. Aya lima register pipa:

asupan data bus pipeline register
register pipa sinyal kontrol sub dinamis

negate sinyal kontrol dinamis pipeline register
ngumpulkeun register pipa sinyal kontrol dinamis
loadconst kontrol dinamis pipeline register

Anjeun tiasa milih pikeun ngaktipkeun unggal input data bus pipeline registers sarta sinyal kontrol dinamis pipa registers mandiri. Nanging, sadaya register pipa anu diaktipkeun kedah nganggo sumber jam anu sami.

Skéma jam

Input, pipa, sareng kaluaran ngadaptar dina inti Cyclone 10 GX Native Fixed Point DSP IP ngadukung tilu sumber jam / ngamungkinkeun sareng dua asynchronous clears. Kabéh registers input ngagunakeun aclr [0] sarta sakabéh pipa jeung kaluaran registers ngagunakeun aclr [1]. Unggal tipe register bisa milih salah sahiji tina tilu sumber jam na jam ngaktifkeun sinyal. Lamun anjeun ngonpigurasikeun Siklon 10 GX Asalna Maneuh Point DSP IP inti kana 18 × 18 mode operasi systolic, software Intel Quartus Prime bakal nyetél input systolic register jeung ranté systolic sumber jam register ka sumber jam sarua salaku output register internal.

Lamun anjeun ngaktipkeun fitur accumulator ganda, software Intel Quartus Prime bakal nyetél accumulator ganda sumber jam register ka sumber jam sarua salaku kaluaran register internal.

Watesan Skéma Clocking
Tab ieu nunjukkeun konstrain anu anjeun kedah nerapkeun pikeun sadaya skéma jam pendaptaran.

kaayaan	Konstrain
Nalika pre-adder diaktipkeun	Sumber jam pikeun ay jeung az input registers kudu sarua.

	Sumber jam pikeun ku na bz input registers kudu sarua.
Nalika registers pipa diaktipkeun	Sumber jam pikeun sakabéh registers pipa kudu sarua.
Nalika salah sahiji input ngadaptar pikeun sinyal kontrol dinamis	Sumber jam pikeun registers input pikeun sub, accumulate, loadconst, sarta negate kudu sarua.

Siklon 10 GX Asalna Maneuh Point DSP IP Sinyal Inti

Gambar di handap ieu nunjukkeun sinyal input sareng kaluaran inti Cyclone 10 GX Native Fixed Point DSP IP.

Siklon 10 GX Asalna Maneuh Point DSP IP Sinyal Inti

Sinyal Input Data

Ngaran Sinyal	Tipe	Lebar	Katerangan
kampak[]	Input	27	Input data beus ka luhur multiplier.
ay[]	Input	27	Input data beus ka luhur multiplier. Nalika pre-adder diaktipkeun, sinyal ieu dilayanan salaku sinyal input ka pre-adder luhur.
az []	Input	26	Sinyal ieu mangrupikeun sinyal input ka pre-adder luhur. Sinyal ieu ngan sadia sawaktos pre-adder diaktipkeun. Sinyal ieu henteu sayogi di m18×18_tambah36 modeu operasional.
bx []	Input	18	Input data beus ka multiplier handap. Sinyal ieu henteu sayogi di m27 × 27 modeu operasional.
ku []	Input	19	Input data beus ka multiplier handap. Nalika pre-adder diaktipkeun, sinyal ieu ngawula ka salaku sinyal input ka handap pre-adder. Sinyal ieu henteu sayogi di m27 × 27 modeu operasional.
bz []	Input	18	Sinyal ieu mangrupikeun sinyal input ka pre-adder handap. Sinyal ieu ngan sadia sawaktos pre-adder diaktipkeun. Sinyal ieu henteu sayogi di m27 × 27 jeung m18×18_tambah36 modeu operasional.

Sinyal Kaluaran Data

Ngaran Sinyal	Tipe	Lebar	Decsr ngirim
hasilna []	Kaluaran	64	Kaluaran data beus ti multiplier luhur. Sinyal ieu ngarojong nepi ka 37 bit pikeun m18×18_pinuh modeu operasional.
hasilnab []	Kaluaran	37	Kaluaran data beus ti multiplier handap. Sinyal ieu ngan sadia dina m18×18_pinuh modeu operasional.

Jam, Aktipkeun, sareng Hapus Sinyal

Ngaran Sinyal	Tipe	Lebar	Katerangan
clk []	Input	3	Input sinyal jam pikeun sakabéh registers. Sinyal jam ieu ngan sadia upami salah sahiji registers input, registers pipeline, atawa register output disetel ka Jam0, Jam1, atawa Jam2. • clk [0] = Jam0 • clk [1] = Jam1 • clk [2] = Jam2
ena []	Input	3	Aktipkeun jam pikeun clk [2:0]. Sinyal ieu aktip-High. • ena [0] nyaéta pikeun Jam0 • ena [1] nyaéta pikeun Jam1 • ena [2] nyaéta pikeun Jam2
aclr []	Input	2	Asynchronous sinyal input jelas pikeun sakabéh registers. Sinyal ieu aktip-High. Paké aclr[0] pikeun sakabéh registers input sarta pamakéan aclr[1] pikeun sakabéh registers pipa na register kaluaran. Sacara standar, sinyal ieu de-negeskeun.

Sinyal Kontrol dinamis

Ngaran Sinyal	Tipe	Lebar	Katerangan
sub	Input	1	Sinyal input pikeun nambahkeun atawa ngurangan kaluaran tina multiplier luhur jeung kaluaran tina multiplier handap. • Deassert sinyal ieu pikeun nangtukeun operasi tambahan. • Negeskeun sinyal ieu pikeun nangtukeun operasi pangurangan. Sacara standar, sinyal ieu deasserted. Anjeun tiasa negeskeun atanapi nyéépkeun sinyal ieu salami waktos jalan.(3)
negatekeun	Input	1	Sinyal input pikeun nambihan atanapi ngirangan jumlah multipliers luhur sareng handap kalayan data tina sinyal chainin. • Deassert sinyal ieu pikeun nangtukeun operasi tambahan. • Negeskeun sinyal ieu pikeun nangtukeun operasi pangurangan. Sacara standar, sinyal ieu deasserted. Anjeun tiasa negeskeun atanapi nyéépkeun sinyal ieu salami waktos jalan.(3)
ngumpulkeun	Input	1	Sinyal input pikeun ngaktipkeun atanapi nganonaktipkeun fitur accumulator. • Deassert sinyal ieu nganonaktipkeun fitur accumulator. • Negeskeun sinyal ieu pikeun ngaktipkeun fitur accumulator. Sacara standar, sinyal ieu deasserted. Anjeun tiasa negeskeun atanapi nyéépkeun sinyal ieu salami waktos jalan.(3)
loadconst	Input	1	Sinyal input pikeun ngaktipkeun atanapi nganonaktipkeun fitur konstanta beban. • Deassert sinyal ieu pikeun mareuman fitur konstan beban. • Negeskeun sinyal ieu pikeun ngaktipkeun fitur konstan beban. Sacara standar, sinyal ieu deasserted. Anjeun tiasa negeskeun atanapi nyéépkeun sinyal ieu salami waktos jalan.(3)

Sinyal koefisien internal

Ngaran Sinyal

Tipe

Lebar

Katerangan

coefsela []

Input

sinyal Pilihan input pikeun 8 nilai koefisien diartikeun ku pamaké pikeun multiplier luhur. Nilai koefisien disimpen dina mémori internal sareng ditangtukeun ku parameter coef_a_0 ka coef_a_7.

• coefsela [2: 0] = 000 nujul kana coef_a_0

• coefsela [2: 0] = 001 nujul kana coef_a_1

• coelsela [2: 0] = 010 nujul kana coef_a_2

• … jeung saterusna.

Sinyal ieu ngan sadia sawaktos fitur koefisien internal diaktipkeun.

coefselb []

Input

sinyal Pilihan input pikeun 8 nilai koefisien diartikeun ku pamaké pikeun multiplier handap. Nilai koefisien disimpen dina mémori internal sareng ditangtukeun ku parameter coef_b_0 ka coef_b_7.

• coefselb [2: 0] = 000 nujul kana coef_b_0

• coefselb [2: 0] = 001 nujul kana coef_b_1

• coelselb [2: 0] = 010 nujul kana coef_b_2

• … jeung saterusna.

Sinyal ieu ngan sadia sawaktos fitur koefisien internal diaktipkeun.

Input Sinyal Cascade

Ngaran Sinyal	Tipe	Lebar	Katerangan
scanning []	Input	27	Input data beus pikeun modul cascade input. Sambungkeun sinyal-sinyal ieu kana sinyal scanout tina inti DSP sateuacana.
scanout []	Ouput	27	Beus data kaluaran tina modul cascade input. Sambungkeun sinyal ieu kana sinyal scanin tina inti DSP salajengna.

Kaluaran Sinyal Cascade

Ngaran Sinyal	Tipe	Lebar	Katerangan
ranté []	Input	64	Input data beus pikeun modul cascade kaluaran. Sambungkeun sinyal-sinyal ieu kana sinyal chainout tina inti DSP sateuacana.
ranté kaluar []	Kaluaran	64	Beus data kaluaran tina modul cascade kaluaran. Sambungkeun sinyal ieu kana sinyal chainin tina inti DSP salajengna.

Riwayat Révisi Dokumén pikeun Cyclone 10 GX Native Fixed Point DSP IP Core Guide Pamaké

titimangsa	Vérsi	Parobahan
Nopémber 2017	2017.11.06	Pelepasan awal.

Intel Corporation. Sadaya hak disimpen. Intel, logo Intel, sareng merek Intel sanés mangrupikeun mérek dagang Intel Corporation atanapi anak perusahaanna. Intel ngajamin kinerja produk FPGA sareng semikonduktorna kana spésifikasi ayeuna saluyu sareng jaminan standar Intel tapi ngagaduhan hak pikeun ngarobih produk sareng jasa naon waé iraha waé tanpa aya bewara. Intel henteu nanggung tanggung jawab atanapi tanggung jawab anu timbul tina aplikasi atanapi pamakean inpormasi, produk, atanapi jasa anu dijelaskeun di dieu iwal ti dinyatakeun sapuk sacara tinulis ku Intel. Konsumén Intel disarankan pikeun ménta versi panganyarna tina spésifikasi alat sateuacan ngandelkeun inpormasi anu diterbitkeun sareng sateuacan nempatkeun pesenan produk atanapi jasa.

Ngaran sareng merek sanésna tiasa diklaim salaku hak milik batur.

Dokumén / Sumberdaya

intel UG-20094 Cyclone 10 GX Native Fixed Point DSP IP Core [pdf] Pituduh pamaké
UG-20094 Siklon 10 GX Native Fixed Point DSP IP Core, UG-20094, Cyclone 10 GX Native Fixed Point DSP IP Core, Native Fixed Point DSP IP Core, Fixed Point DSP IP Core, DSP IP Core

Rujukan

Manual pamaké

intel UG-20094 Cyclone 10 GX Native Fixed Point DSP IP Core

Intel® Cyclone® 10 GX Asalna Maneuh Point DSP IP Core Pituduh Pamaké