intel UG-20094 Cyclone 10 GX 本機定點 DSP IP 核子使用者指南

本章提供了一個一般的結束view Intel FPGA IP 核子設計流程的概述，幫助您快速開始使用 Cyclone 10 GX 本機定點 DSP IP 核心。英特爾 FPGA IP 庫作為英特爾 Quartus® Prime 安裝過程的一部分進行安裝。您可以從庫中選擇任何 Intel FPGA IP 核並對其進行參數化。英特爾提供整合參數編輯器，可讓您自訂英特爾 FPGA DSP IP 核心以支援各種應用。參數編輯器引導您完成參數值的設定和可選連接埠的選擇。

相關資訊

英特爾 FPGA IP 內核簡介
提供有關所有 Intel FPGA IP 內核的一般信息，包括參數化、生成、升級和仿真 IP 內核。

建立版本無關的 IP 和 Platform Designer（標準）模擬腳本
創建不需要手動更新軟件或 IP 版本升級的仿真腳本。
項目管理最佳實踐
項目和 IP 的有效管理和可移植性指南 files.

Cyclone 10 GX Native 定點 DSP IP 核參數設定

您可以透過使用 Intel Quartus Prime 軟體中的參數編輯器指定參數來自訂 Cyclone 10 GX 本機定點 DSP IP 核。

操作模式標籤

範圍	IP 生成參數	價值	描述
請選擇操作模式	操作模式	m18×18_full m18×18_sumof2 m18×18_plus36 m18×18_systolic m27×27	選擇所需的操作模式。
乘法器配置
頂部乘法器 x 運算元的表示格式	有符號的最大	已簽名未簽名	指定頂部乘數 x 操作數的表示格式。

範圍	IP 生成參數	價值	描述
頂部乘法器 y 運算元的表示格式	簽名五月	已簽名未簽名	指定頂部乘數 y 操作數的表示格式。
底部乘數 x 運算元的表示格式	簽章_mbx	已簽名未簽名	指定底部乘數 x 操作數的表示格式。
底部乘法器 y 運算元的表示格式	簽名_mby	已簽名未簽名	指定底部乘數 y 操作數的表示格式。一律選擇未簽名為了 m18×18_plus36 .
啟用“子”連接埠	啟用子	不是的	選擇是的啟用子連接埠。
乘法器的暫存器輸入“sub”	子時鐘	不時鐘 0 時鐘 1 時鐘 2	選擇時鐘0, 時鐘1，或者時鐘2 使能並指定子輸入暫存器的輸入時脈訊號。
輸入級聯
啟用“ay”輸入的輸入級聯	ay_use_scan_in	不是的	選擇是的啟用輸入級聯模組進行任意資料輸入。當啟用輸入級聯模組時，Cyclone 10 GX Native Fixed Point DSP IP 核使用 scanin 輸入訊號而不是 ay 輸入訊號作為輸入。
啟用“by”輸入的輸入級聯	by_use_scan_in	不是的	選擇是的透過資料輸入啟用輸入級聯模組。當啟用輸入級聯模組時，Cyclone 10 GX Native Fixed Point DSP IP 核使用 ay 輸入訊號作為輸入，而不是 by 輸入訊號。
啟用資料延遲暫存器	延遲掃描輸出ay	不是的	選擇是的啟用 ay 和 by 輸入暫存器之間的延遲暫存器。不支援此功能 m18×18_plus36 和 m27x27 運作模式。

範圍	IP 生成參數	價值	描述
透過延遲寄存器使能數據	延遲掃描輸出依據	不是的	選擇是的啟用輸入暫存器和掃描輸出匯流排之間的延遲暫存器。不支援此功能 m18×18_plus36 和 m27x27 運作模式。
啟用掃描輸出埠	gui_scanout_enable	不是的	選擇是的啟用掃描輸出總線。
“掃描輸出”輸出匯流排寬度	掃描輸出寬度	1–27	指定寬度掃描輸出總線。
數據“x”配置
'ax' 輸入匯流排寬度	軸寬度	1–27	指定寬度斧頭輸入總線。1)
乘法器的暫存器輸入“ax”	斧頭時鐘	不時鐘 0 時鐘 1 時鐘 2	選擇時鐘0, 時鐘1，或者時鐘2 啟用並指定 ax 輸入暫存器的輸入時脈訊號。如果您設置，ax 輸入寄存器不可用 'ax' 操作數源到 '係數'.
'bx' 輸入匯流排寬度	bx_寬度	1–18	指定寬度 bx 輸入匯流排。1)
乘法器的暫存器輸入“bx”	bx_時鐘	不時鐘 0 時鐘 1 時鐘 2	選擇時鐘0, 時鐘1，或者時鐘2 啟用並指定 bx 輸入暫存器的輸入時脈訊號。如果設置，bx 輸入寄存器不可用 'bx' 運算元源到 '係數'.
數據“y”配置
'ay' 或 'scanin' 總線寬度	ay_scan_in_width	1–27	指定ay或scanin輸入匯流排的寬度。1)
暫存器乘法器的輸入“ay”或輸入“scanin”	ay_scan_in_clock	不時鐘 0 時鐘 1 時鐘 2	選擇時鐘0, 時鐘1，或者時鐘2 啟用並指定 ay 或 scanin 輸入暫存器的輸入時脈訊號。
'by' 輸入匯流排寬度	依寬度	1–19	指定輸入匯流排的寬度。1)

範圍	IP 生成參數	價值	描述
乘法器的暫存器輸入“by”	按時鐘	不時鐘 0 時鐘 1 時鐘 2	選擇時鐘0, 時鐘1，或者時鐘2 啟用並指定 by 或 scanin 的輸入時脈訊號輸入暫存器。1)
輸出“結果”配置
‘resulta’輸出匯流排寬度	結果寬度	1–64	指定寬度結果輸出總線。
'resultb' 輸出匯流排寬度	結果b寬度	1–64	指定resultb輸出匯流排的寬度。 resultb 僅在使用操作模式時可用 m18×18_滿.
使用輸出暫存器	輸出時鐘	不時鐘 0 時鐘 1 時鐘 2	選擇時鐘0, 時鐘1，或者時鐘2 啟用並指定 resulta 和 resultb 輸出暫存器的輸入時脈訊號。

預加法器選項卡

範圍	IP 生成參數	價值	描述
'ay' 操作數來源	操作數源可能	輸入預加器	指定 ay 輸入的操作數來源。選擇預加器啟用頂部乘法器的預加法器模組。 ay 和 by 操作數來源的設定必須相同。
'by' 操作數源	操作數源mby	輸入預加器	指定 by 輸入的操作數來源。選擇預加器啟用底部乘法器的預加器模組。 ay 和 by 操作數來源的設定必須相同。
將預加器的運算設定為減法	預加器_減法_a	不是的	選擇是的指定頂部乘法器預加器模組的減法運算。頂部和底部乘法器的預加器設定必須相同。
將預加器 b 運算設定為減法	預加器_減法_b	不是的	選擇是的為底部乘法器指定預加器模組的減法運算。頂部和底部乘法器的預加器設定必須相同。
資料“z”配置
'az' 輸入匯流排寬度	az_寬度	1–26	指定z輸入匯流排的寬度。1)
乘法器的暫存器輸入“az”	az_時鐘	不時鐘 0 時鐘 1 時鐘 2	選擇時鐘0, 時鐘1，或者時鐘2 啟用並指定 az 輸入暫存器的輸入時脈訊號。 ay 和 az 輸入暫存器的時脈設定必須相同。
'bz' 輸入匯流排寬度	bz_寬度	1–18	指定bz輸入匯流排的寬度。1)
乘法器的暫存器輸入“bz”	bz_時鐘	不時鐘 0 時鐘 1 時鐘 2	選擇時鐘0, 時鐘1，或者時鐘2 啟用並指定 bz 輸入暫存器的輸入時脈訊號。 by 和 bz 輸入暫存器的時鐘設定必須相同。

內部係數選項卡

範圍	IP 生成參數	價值	描述
'ax' 操作數源	操作數源最大	輸入係數	指定 ax 輸入匯流排的操作數來源。選擇係數啟用頂部乘法器的內部係數模組。選擇不為了乘法器的暫存器輸入“ax” 啟用內部係數功能時的參數。

範圍	IP 生成參數	價值	描述
			ax 和 bx 操作數來源的設定必須相同。
'bx' 運算元源	操作數源mbx	輸入係數	指定 bx 輸入匯流排的操作數來源。選擇係數啟用頂部乘法器的內部係數模組。選擇不為了乘法器的暫存器輸入“bx” 啟用內部係數功能時的參數。 ax 和 bx 操作數來源的設定必須相同。
'coefsel' 輸入暫存器配置
乘法器的暫存器輸入“coefsela”	coef_sel_a_clock	不時鐘 0 時鐘 1 時鐘 2	選擇時鐘0, 時鐘1，或者時鐘2 啟用並指定 coefsela 輸入暫存器的輸入時脈訊號。
乘法器的暫存器輸入“coefselb”	coef_sel_b_時鐘	不時鐘 0 時鐘 1 時鐘 2	選擇時鐘0, 時鐘1，或者時鐘2 啟用並指定 coefselb 輸入暫存器的輸入時脈訊號。
係數儲存配置
coef_a_0–7	coef_a_0–7	整數	指定 ax 輸入匯流排的係數值。對於 18 位元操作模式，最大輸入值為 218 – 1。
coef_b_0–7	coef_b_0–7	整數	指定 bx 輸入匯流排的係數值。

累加器/輸出級聯選項卡

範圍	IP 生成參數	價值	描述
啟用“累積”連接埠	啟用累積	不是的	選擇是的啟用蓄能器端口。
啟用“否定”連接埠	啟用_否定	不是的	選擇是的啟用否定端口。
啟用“loadconst”連接埠	啟用負載常數	不是的	選擇是的啟用載入常量端口。
累加器的暫存器輸入“累加”	累積時鐘	不時鐘 0 時鐘 1 時鐘 2	選擇時鐘0 , 時鐘1，或者時鐘2 啟用並指定累加輸入暫存器的輸入時脈訊號。

範圍	IP 生成參數	價值	描述
累加器的寄存器輸入“loadconst”	載入常數時鐘	不時鐘 0 時鐘 1 時鐘 2	選擇時鐘0, 時鐘1，或者時鐘2 啟用並指定 loadconst 輸入暫存器的輸入時脈訊號。
加法器單元的暫存器輸入“求反”	否定時鐘	不時鐘 0 時鐘 1 時鐘 2	選擇時鐘0, 時鐘1，或者時鐘2 啟用並指定負輸入暫存器的輸入時脈訊號。
啟用雙累加器	啟用雙累加	不是的	選擇是的啟用雙累加器功能。
預設常數N值	載入常數值	0 – 63	指定預設常數值。該值可以是2N 在哪裡 N 是預設的常數值。
啟用 chainin 連接埠	使用鏈加器	不是的	選擇是的啟用輸出級聯模組和 chainin 輸入匯流排。不支援輸出級聯功能 m18×18_滿操作模式。
啟用鏈出連接埠	gui_chainout_enable	不是的	選擇是的啟用 chainout 輸出匯流排。不支援輸出級聯功能 m18×18_滿操作模式。

流水線選項卡

範圍	IP 生成參數	價值	描述
將輸入管道暫存器加入輸入資料訊號（x/y/z/coefsel）	輸入管道時鐘	不時鐘 0 時鐘 1 時鐘 2	選擇時鐘0, 時鐘1，或者時鐘2 啟用並指定 x、y、z、coefsela 和 coefselb 管線輸入暫存器的輸入時脈訊號。
將輸入管道寄存器新增至“sub”資料訊號	子管道時鐘	不時鐘 0 時鐘 1 時鐘 2	選擇時鐘0, 時鐘1，或者時鐘2 啟用並指定子管線輸入暫存器的輸入時脈訊號。（2)
將輸入管道暫存器新增至「累加」資料訊號	累積管道時鐘	不時鐘 0 時鐘 1 時鐘 2	選擇時鐘0, 時鐘1，或者時鐘2 啟用並指定累加管線輸入暫存器的輸入時脈訊號。2)
將輸入管道寄存器新增至“loadconst”資料訊號	load_const_pipeline_clock	不時鐘 0 時鐘 1 時鐘 2	選擇時鐘0, 時鐘1，或者時鐘2 啟用並指定 loadconst 管線輸入暫存器的輸入時脈訊號。2)
將輸入管道暫存器新增至「否定」資料訊號	否定管道時鐘	不時鐘 0 時鐘 1 時鐘 2	選擇時鐘0, 時鐘1，或者時鐘2 啟用並指定否定管線輸入暫存器的輸入時脈訊號。2)

每種操作模式的最大輸入資料寬度
您可以按照表中的指定自訂 x、y 和 z 輸入的資料寬度。

動態控制訊號的所有管線輸入暫存器必須具有相同的時脈設定。

操作模式	最大輸入資料寬度
	ax	ay	az	bx	by	bz
無預加器或內部係數
m18×18_滿	18（簽名） 18 （未簽名）	19（簽名） 18（未簽名）	未使用	18（簽名） 18 （未簽名）	19（簽名） 18 （未簽名）	未使用
m18×18_sumof2
m18×18_收縮
m18×18_plus36
米27×27	27（簽名） 27（未簽名）		未使用
僅具備預加器功能
m18×18_滿	18（簽名） 18（未簽名）
m18×18_sumof2
m18×18_收縮
米27×27	27（簽名） 27 （未簽名）	26（簽名） 26（未簽名）		未使用
僅具備內部係數功能
m18×18_滿	未使用	19（簽名） 18（未簽名）	未使用		19（簽名） 18 （未簽名）	未使用
m18×18_sumof2
m18×18_收縮
米27×27		27（簽名） 27（未簽名）			未使用

功能說明

Cyclone 10 GX Native 定點 DSP IP 核由 2 種架構組成； 18 × 18 乘法和 27 × 27 乘法。 Cyclone 10 GX 本機定點 DSP IP 核心的每個實例化僅產生 1 種架構中的一種，取決於所選的操作模式。您可以為您的應用程式啟用可選模組。

相關資訊
Intel Cyclone 10 GX 設備中的精度可調 DSP 模組、Intel Cyclone 10 GX 核心結構和通用 I/O 手冊。

操作模式

Cyclone 10 GX Native 定點 DSP IP 核支援 5 種操作模式：

18 × 18 全模式

18 × 18 2 模和
18 × 18 加 36 模式
18 × 18 收縮模式
27 × 27 模式

18 × 18 全模式
當配置為 18 × 18 全模式時，Cyclone 10 GX Native 定點 DSP IP 核心作為兩個獨立的 18（有符號/無符號）× 19（有符號）或 18
（有符號/無符號）× 18（無符號）乘法器，具有 37 位元輸出。此模式應用以下等式：

結果a = ax * ay
結果b = bx * 通過

18 × 18 全模式架構

18 × 18 2 模和
在 18 × 18 Sum of 2 模式下，Cyclone 10 GX 本機定點 DSP IP 核使能頂部和底部乘法器，並透過 2 個乘法器之間的加法或減法產生結果。子動態控制訊號控制加法器進行加法或減法運算。當啟用累加器/輸出級聯時，Cyclone 10 GX 本機定點 DSP IP 核的結果輸出寬度最多可支援 64 位元。此模式應用 resulta =[±(ax * ay) + (bx * by)] 等式。

18 × 18 2 模和架構

18 × 18 加 36 模式
當配置為 18 × 18 Plus 36 模式時，Cyclone 10 GX 本機定點 DSP IP 核心僅啟用頂部乘法器。此模式應用 resulta = (ax * ay) + concatenate(bx[17:0],by[17:0]) 等式。

18 × 18 Plus 36 模式架構

使用此模式時，必須將底部乘法器 y 運算元的表示格式設為無符號。當此模式輸入匯流排小於36位元時，需要提供必要的有符號擴充來填入36位元輸入。

在 36 × 18 加 18 模式下使用少於 36 位元的運算元
這個前任amp檔案顯示如何設定 Cyclone 10 GX Native 定點 DSP IP 核以使用 18 × 18 Plus 36 操作模式，並使用有符號 12 位元輸入資料 101010101010（二進位）而不是 36 位元運算元。

將底部乘數 x 運算元的表示格式設定為有符號。
將底部乘數 y 操作數的表示格式設定為無符號。
將“bx”輸入匯流排寬度設定為 18。

將“by”輸入匯流排寬度設定為 18。
向 bx 輸入匯流排提供資料「111111111111111111」。
透過輸入匯流排提供「111111101010101010」的資料。

18 × 18 收縮模式
在 18 × 18 脈動操作模式下，Cyclone 10 GX 本機定點 DSP IP 核啟用頂部和底部乘法器、用於頂部乘法器的輸入脈動暫存器以及用於輸入訊號鏈的鏈脈動暫存器。當啟用輸出級聯時，此模式支援 44 位元的結果輸出寬度。當啟用不含輸出級聯的累加器功能時，您可以將結果輸出寬度配置為 64 位元。

18 × 18 脈動模式架構

27 × 27 模式
當配置為 27 × 27 模式時，Cyclone 10 GX 本機定點 DSP IP 核心啟用 27（有符號/無符號）× 27（有符號/無符號）乘法器。啟用累加器/輸出級聯後，輸出匯流排最多可支援 64 位元。此模式應用 resulta = ax * ay 等式。

27 × 27 模式架構

可選模塊

Cyclone 10 GX Native 定點 DSP IP 核中可用的選用模組有：

輸入級聯
預加器

內部係數
累加器和輸出級聯
管線暫存器

輸入級聯
ay 和輸入匯流排均支援輸入級聯功能。當您將 Enable inputcascade for 'ay' input 設定為 Yes 時，Cyclone 10 GX Native Fixed Point DSP IP 核將從掃描輸入訊號而不是 ay 輸入匯流排取得輸入。當您將 Enable inputcascade for 'by' input 設定為 Yes 時，Cyclone 10 GX Native Fixed Point DSP IP 核將從 ay 輸入總線而不是透過輸入匯流排來取得輸入。

建議每當啟用輸入級聯時啟用 ay 和/或 by 的輸入暫存器，以確保應用程式的正確性。

您可以啟用延遲暫存器來匹配輸入暫存器和輸出暫存器之間的延遲要求。內核中有2個延遲暫存器。頂部延遲暫存器用於 ay 或掃描輸入輸入端口，而底部延遲暫存器用於掃描輸出輸出端口。這些延遲暫存器支援 18 × 18 全模式、18 × 18 2 和模式以及 18 × 18 脈動模式。

預加器

預加器可以配置為下列配置：

兩個獨立的 18 位元（有符號/無符號）預加器。

26 個 XNUMX 位元預加器。

當您在 18 × 18 乘法模式下啟用預加器時，ay 和 az 將用作頂部預加器的輸入總線，而 by 和 bz 將用作底部預加器的輸入總線。當您在 27 × 27 乘法模式下啟用預加器時，ay 和 az 將用作預加器的輸入匯流排。預加器支援加法和減法運算。當使用同一 DSP 模組中的兩個預加法器時，它們必須共用相同的操作類型（加法或減法）。

內部係數
內部係數在 18 位元和 27 位元模式下最多可支援 XNUMX 個被乘數常數係數。當啟用內部係數功能時，將產生兩個輸入匯流排來控制係數多工器的選擇。 coefsela 輸入匯流排用於選擇頂部乘法器的預定義係數，coefsela 輸入匯流排用於選擇底部乘法器的預定義係數。

內部係數記憶體不支援動態可控係數值，需要外部係數記憶體來執行這樣的操作。

累加器和輸出級聯

可以使能累加器模組來執行以下操作：

加法或減法運算
使用常量 2N 的偏置舍入運算
雙通道積累

若要動態執行累加器的加法或減法運算，請控制負輸入訊號。對於偏置舍入操作，您可以在累加器模組啟用之前指定並載入 2N 的預設常數，方法是為預設常數的參數 N 值指定一個整數。整數N必須小於64。您可以將此操作用作將舍入值主動復用到累加器回饋路徑中。加載成本和累積訊號使用量是互斥的。

您可以使用參數啟用雙累加器來啟用雙累加器暫存器以執行雙累加。累加器模組可以透過啟用連結輸入埠和連結輸出埠來支援連結多個 DSP 模組以進行加法或減法運算。在 18 × 18 脈動模式下，僅使用鏈輸入匯流排和鏈輸出輸出匯流排的 44 位元。然而，輸入匯流排中的所有 64 位元鏈必須連接到前一個 DSP 區塊的鏈出輸出匯流排。

管道登記

Cyclone 10 GX Native 定點 DSP IP 核支援單級管線暫存器。管線暫存器最多支援三個時脈源和一個用於重設管線暫存器的非同步清零訊號。有五個管線暫存器：

資料輸入總線管線暫存器
子動態控制訊號管線暫存器

取反動態控制訊號管線暫存器
累加動態控制訊號管線暫存器
loadconst動態控制管線暫存器

您可以選擇獨立啟用每個資料輸入匯流排暫存器和動態控制訊號管線暫存器。然而，所有使能的管線暫存器必須使用相同的時脈源。

計時方案

Cyclone 10 GX 本機定點 DSP IP 核心中的輸入、管線和輸出暫存器支援三個時脈來源/啟用和兩個非同步清除。所有輸入暫存器使用 aclr[0]，所有管道和輸出暫存器使用 aclr[1]。每種暫存器類型都可以選擇三個時脈來源和時脈啟用訊號之一。當您將 Cyclone 10 GX Native定點 DSP IP 核配置為 18 × 18 脈動操作模式時，Intel Quartus Prime 軟體將在內部將輸入脈動暫存器和鏈脈動暫存器時脈來源設定為與輸出暫存器相同的時脈來源。

當啟用雙累加器功能時，Intel Quartus Prime 軟體將在內部將雙累加器暫存器時脈來源設定為與輸出暫存器相同的時脈來源。

時鐘方案限制
此標籤顯示必須套用於所有暫存器時脈方案的約束。

狀態	約束
當預加器啟用時	ay 和 az 輸入暫存器的時脈來源必須相同。

	by 和 bz 輸入暫存器的時脈來源必須相同。
當管線暫存器使能時	所有管線暫存器的時脈來源必須相同。
當任何輸入暫存器用於動態控制訊號	sub、accumulate、loadconst 和 negate 的輸入暫存器的時脈來源必須相同。

Cyclone 10 GX Native 定點 DSP IP 核心訊號

下圖顯示了 Cyclone 10 GX Native Fixed Point DSP IP 核的輸入和輸出訊號。

Cyclone 10 GX Native 定點 DSP IP 核心訊號

資料輸入訊號

訊號名稱	類型	寬度	描述
斧頭[]	輸入	27	輸入資料匯流排至頂部乘法器。
哎呀[]	輸入	27	輸入資料匯流排至頂部乘法器。當預加器使能時，這些訊號將作為頂部預加器的輸入訊號。
阿茲[]	輸入	26	這些訊號是頂部預加法器的輸入訊號。這些訊號僅在預加法器啟用時可用。這些訊號不可用 m18×18_plus36 運作模式。
bx[]	輸入	18	輸入資料匯流排到底部乘法器。這些訊號不可用米27×27 運作模式。
經過[]	輸入	19	輸入資料匯流排到底部乘法器。當預加器使能時，這些訊號會用作底部預加器的輸入訊號。這些訊號不可用米27×27 運作模式。
bz[]	輸入	18	這些訊號是底部預加法器的輸入訊號。這些訊號僅在預加法器啟用時可用。這些訊號不可用米27×27 和 m18×18_plus36 操作模式。

數據輸出訊號

訊號名稱	類型	寬度	解題
結果[]	輸出	64	來自頂部乘法器的輸出資料匯流排。這些訊號支援高達 37 位元 m18×18_滿運作模式。
結果b[]	輸出	37	來自底部乘法器的輸出資料匯流排。這些訊號僅適用於 m18×18_滿運作模式。

時鐘、啟用和清除訊號

訊號名稱	類型	寬度	描述
時鐘[]	輸入	3	所有暫存器的輸入時脈訊號。僅當任何輸入暫存器、管線暫存器或輸出暫存器設定為時鐘0, 時鐘1，或者時鐘2. • 時鐘[0] = 時鐘0 • 時鐘[1] = 時鐘1 • 時鐘[2] = 時鐘2
埃納[]	輸入	3	clk[2:0] 的時脈使能。此訊號為高電平有效。 • ena[0] 用於時鐘0 • ena[1] 用於時鐘1 • ena[2] 用於時鐘2
aclr[]	輸入	2	所有暫存器的非同步清零輸入訊號。此訊號為高電平有效。使用存取控制暫存器[0] 對於所有輸入暫存器和使用存取控制暫存器[1] 對於所有管線暫存器和輸出暫存器。預設情況下，該訊號被取消置位。

動態控制訊號

訊號名稱	類型	寬度	描述
子	輸入	1	用於將頂部乘法器的輸出與底部乘法器的輸出相加或相減的輸入訊號。 • 置低該訊號以指定加法運算。 • 置位此訊號以指定減法運算。預設情況下，該訊號被置低。您可以在運行時斷言或取消斷言該信號。3)
否定	輸入	1	輸入訊號，將頂部和底部乘法器的總和與來自 chainin 訊號的資料相加或減去。 • 置低該訊號以指定加法運算。 • 置位此訊號以指定減法運算。預設情況下，該訊號被置低。您可以在運行時斷言或取消斷言該信號。3)
累積	輸入	1	用於啟用或停用累加器功能的輸入訊號。 • 取消此訊號以停用累加器功能。 • 置位此訊號以啟用累加器功能。預設情況下，該訊號被置低。您可以在運行時斷言或取消斷言該信號。3)
負載常數	輸入	1	用於啟用或停用負載恆定功能的輸入訊號。 • 取消此訊號可停用負載常數功能。 • 置位此訊號可啟用負載恆定功能。預設情況下，該訊號被置低。您可以在運行時斷言或取消斷言該信號。3)

內係數訊號

訊號名稱

類型

寬度

描述

科夫塞拉[]

輸入

輸入使用者為頂部乘法器定義的 8 個係數值的選擇訊號。係數值儲存在內部記憶體中並由參數指定 係數_a_0 到 係數_a_7.

• coefsela[2:0] = 000 指的是 係數_a_0

• coefsela[2:0] = 001 指的是 係數_a_1

• coelsela[2:0] = 010 指的是 係數_a_2

• ……等等。

這些訊號僅在內部係數功能啟用時可用。

係數自身[]

輸入

輸入使用者為底部乘法器定義的 8 個係數值的選擇訊號。係數值儲存在內部記憶體中並由參數指定 係數_b_0 到 係數_b_7.

• coefselb[2:0] = 000 指的是 係數_b_0

• coefselb[2:0] = 001 指的是 係數_b_1

• coelselb[2:0] = 010 指的是 係數_b_2

• ……等等。

這些訊號僅在內部係數功能啟用時可用。

輸入級聯訊號

訊號名稱	類型	寬度	描述
掃描[]	輸入	27	輸入級聯模組的輸入資料匯流排。將這些訊號連接到來自前面的 DSP 核心的掃描輸出訊號。
掃描輸出[]	輸出	27	輸入級聯模組的輸出資料匯流排。將這些訊號連接到下一個 DSP 核心的 scanin 訊號。

輸出級聯訊號

訊號名稱	類型	寬度	描述
鏈入[]	輸入	64	輸出級聯模組的輸入資料匯流排。將這些訊號連接到來自前面 DSP 核心的 chainout 訊號。
鏈出[]	輸出	64	輸出級聯模組的輸出資料匯流排。將這些訊號連接到下一個 DSP 核心的 chainin 訊號。

Cyclone 10 GX Native 定點 DSP IP 核子使用者指南的文件修訂歷史

日期	版本	變化
2017年XNUMX月	2017.11.06	初次發布。

英特爾公司。版權所有。英特爾、英特爾標識和其他英特爾標誌是英特爾公司或其子公司的商標。英特爾根據英特爾的標准保證保證其 FPGA 和半導體產品的性能符合當前規格，但保留隨時更改任何產品和服務的權利，恕不另行通知。除非英特爾明確書面同意，否則英特爾不承擔因應用或使用此處描述的任何信息、產品或服務而產生的任何責任或義務。建議英特爾客戶在依賴任何已發布的信息以及下訂單購買產品或服務之前獲取最新版本的設備規格。

其他名稱和品牌可能被聲稱為其他人的財產。

文件/資源

intel UG-20094 Cyclone 10 GX 本機定點 DSP IP 核 [pdf] 使用者指南
UG-20094 Cyclone 10 GX 本機定點 DSP IP 核、UG-20094、Cyclone 10 GX 本機定點 DSP IP 核、本機定點 DSP IP 核、定點 DSP IP 核、DSP IP 核

參考

使用者手冊

intel UG-20094 Cyclone 10 GX 本機定點 DSP IP 核

英特爾® Cyclone® 10 GX 本機定點 DSP IP 核子使用者指南

Cyclone 10 GX Native 定點 DSP IP 核特性

入門