intel UG-20094 Ciklono 10 GX Indiĝena Fiksa Punkto DSP IP Kerno

Intel® Cyclone® 10 GX Indiĝena Fiksa Punkta DSP IP Kerna Uzantgvidilo

La Intel Cyclone® 10 GX Native Fixed Point DSP IP-kerno instantigas kaj kontrolas ununuran Intel Cyclone 10 GX Variable Precision Digital Signal Processing (DSP) bloko. La Cyclone 10 GX Native Fixed Point DSP IP-kerno disponeblas nur por Intel Cyclone 10 GX-aparatoj.

Ciklono 10 GX Indiĝena Fiksa Punkto DSP IP Kerna Funkcia Blokdiagramo

Rilataj Informoj
Enkonduko al Intel FPGA IP Cores.

Cyclone 10 GX Indiĝena Fiksa Punkto DSP IP Kernaj Trajtoj

La Cyclone 10 GX Native Fixed Point DSP IP-kerno subtenas la jenajn funkciojn:

• Alt-efikecaj, potenc-optimumigitaj kaj plene registritaj multiplikaj operacioj
• 18-bita kaj 27-bita vortolongoj
• Du 18 × 19 multiplikiloj aŭ unu 27 × 27 multiplikiloj per DSP-bloko
• Enkonstruitaj registroj de aldono, subtraho kaj 64-bita duobla akumulado por kombini multiplikajn rezultojn
• Kaskada 19-bita aŭ 27-bita kiam antaŭ-adiciulo estas malfunkciigita kaj kaskada 18-bita kiam antaŭ-aperanto estas uzata por formi la frapet-malfruan linion por filtrado de aplikaĵo.
• Kaskada 64-bita produktaĵbuso por disvastigi produktaĵrezultojn de unu bloko ĝis la venonta bloko sen ekstera logika subteno
• Malmola antaŭ-adiciulo subtenata en 19-bita kaj 27-bita reĝimoj por simetriaj filtriloj
• Interna koeficiento registra banko en kaj 18-bita kaj 27-bita reĝimoj por filtril efektivigo
• 18-bitaj kaj 27-bitaj sistolaj finhavaj impulsrespondo (ABIO) filtriloj kun distribuita produktaĵanigo

Komencante

Ĉi tiu ĉapitro donas ĝeneralan superfluonview de la Intel FPGA IP-kerna desegna fluo por helpi vin rapide komenci kun la Cyclone 10 GX Native Fixed Point DSP IP-kerno. La Intel FPGA IP-Biblioteko estas instalita kiel parto de la instalprocezo Intel Quartus® Prime. Vi povas elekti kaj parametrigi ajnan Intel FPGA IP-kernon el la biblioteko. Intel provizas integran parametran redaktilon, kiu ebligas al vi personecigi la Intel FPGA DSP IP-kernon por subteni ampleksan varion de aplikoj. La parametra redaktilo gvidas vin tra la agordo de parametraj valoroj kaj la elekto de laŭvolaj havenoj.

Rilataj Informoj

• Enkonduko al Intel FPGA IP Cores
  Provizas ĝeneralajn informojn pri ĉiuj IP-kernoj de Intel FPGA, inkluzive de parametrigado, generado, ĝisdatigo kaj simulado de IP-kernoj.
• Kreante Versi-Sendependan IP kaj Platform Designer (Norma) Simulatio-Skriptoj
  Kreu simulajn skriptojn, kiuj ne postulas manajn ĝisdatigojn por programaro aŭ IP-versiaj ĝisdatigoj.
• Plej bonaj Praktikoj pri Projekt-Administrado
  Gvidlinioj por efika administrado kaj porteblo de via projekto kaj IP files.

Ciklono 10 GX Indiĝena Fiksa Punkto DSP IP Kernaj Parametro-Agordoj

Vi povas agordi la kernon de Cyclone 10 GX Native Fixed Point DSP IP specifante la parametrojn per la parametra redaktilo en la programaro Intel Quartus Prime.

Funkcia Reĝimo Tab

Parametro	IP Generita Parametro	Valoro	Priskribo
Bonvolu elekti la operacian reĝimon	operacio_reĝimo	m18×18_full m18×18_sumof2 m18×18_plus36 m18×18_systolic m27×27	Elektu la deziratan operacian reĝimon.
Multiplica Agordo
Reprezentformato por supra multiplikato x operando	signed_max	subskribita nesubskribita	Specifi la reprezentan formaton por la supra multiplikato x operando.

Parametro	IP Generita Parametro	Valoro	Priskribo
Reprezentformato por supra multiplikato kaj operando	subskribita_majo	subskribita nesubskribita	Specifu la reprezentan formaton por la supra multiplikato y operando.
Reprezentformato por malsupra multiplikato x operando	signed_mbx	subskribita nesubskribita	Specifi la reprezentan formaton por la malsupra multiplikato x operando.
Reprezentformato por malsupra multiplikato kaj operando	subskribita_mby	subskribita nesubskribita	Specifu la reprezentan formaton por la malsupra multiplikato y operando. Ĉiam elektu nesubskribita por m18×18_plus36 .
Ebligu 'sub'-pordon	ebligi_sub	Ne Jes	Elektu Jes ebligi subhaveno.
Registri enigo 'sub' de la multipliko	sub_horloĝo	Ne Horloĝo0 Horloĝo1 Horloĝo2	Elektu Horloĝo0, Horloĝo1, aŭ Horloĝo2 por ebligi kaj specifi la enigan horloĝsignalon por subeniga registro.
Eniga Kaskado
Ebligu enigkaskadon por 'j' enigo	ay_use_scan_in	Ne Jes	Elektu Jes por ebligi eniga kaskadmodulo por ay datenenigo. Kiam vi ebligas enigan kaskadan modulon, la Cyclone 10 GX Native Fixed Point DSP IP-kerno uzas la skanajn enigajn signalojn kiel enigajn anstataŭajn enigajn signalojn.
Ebligu enigkaskadon por 'per' enigo	by_use_scan_in	Ne Jes	Elektu Jes por ebligi enigon kaskada modulo por per datuma enigo. Kiam vi ebligas enigan kaskadan modulon, la Cyclone 10 GX Native Fixed Point DSP IP-kerno uzas la ay-enigsignalojn kiel enigaĵon anstataŭ per enigsignaloj.
Ebligu datumojn por prokrasta registro	delay_scan_out_ay	Ne Jes	Elektu Jes por ebligi prokrastregistron inter ay kaj per enigregistroj. Ĉi tiu funkcio ne estas subtenata en m18×18_plus36 kaj m27x27 operacia reĝimo.

Parametro	IP Generita Parametro	Valoro	Priskribo
Ebligu datumojn per prokrasta registro	delay_scan_out_by	Ne Jes	Elektu Jes por ebligi prokrastan registron inter per enigregistroj kaj skanita eligobuso. Ĉi tiu funkcio ne estas subtenata en m18×18_plus36 kaj m27x27 operacia reĝimo.
Ebligu skanan havenon	gui_scanout_enable	Ne Jes	Elektu Jes ebligi scanout eligo buso.
'scanout' eligo busa larĝo	scan_el_larĝo	1–27	Indiku la larĝon de scanout eligo buso.
Datumoj 'x' Agordo
'hakilo' eniga buslarĝo	hakilo_larĝo	1–27	Indiku la larĝon de hakila eniga buso.(1)
Registri enigo 'hakilo' de la multipliko	hakilo_horloĝo	Ne Horloĝo0 Horloĝo1 Horloĝo2	Elektu Horloĝo0, Horloĝo1, aŭ Horloĝo2 por ebligi kaj specifi la enigan horloĝsignalon por hakila eniga registro. hakila eniga registro ne disponeblas se vi agordas 'hakilo' operandofonto al 'koef'.
'bx' eniga buslarĝo	bx_larĝo	1–18	Indiku la larĝon de bx eniga buso.(1)
Registri enigo 'bx' de la multipliko	bx_horloĝo	Ne Horloĝo0 Horloĝo1 Horloĝo2	Elektu Horloĝo0, Horloĝo1, aŭ Horloĝo2 por ebligi kaj specifi la enighorloĝsignalon por bx-enigregistro. bx-eniga registro ne disponeblas se vi agordas 'bx' operandofonto al 'koef'.
Datumoj 'y' Agordo
'je' aŭ 'skani' buslarĝon	ay_scan_en_larĝo	1–27	Indiku la larĝon de ay aŭ skanin-enigobuso.(1)
Registri enigo 'je' aŭ enigo 'skanado' de la multiplikato	ay_scan_en_horloĝo	Ne Horloĝo0 Horloĝo1 Horloĝo2	Elektu Horloĝo0, Horloĝo1, aŭ Horloĝo2 por ebligi kaj specifi la enighorloĝsignalon por ay aŭ skanina enigregistro.
'per' eniga buslarĝo	per_larĝo	1–19	Indiku la larĝon de per eniga buso.(1)

Parametro	IP Generita Parametro	Valoro	Priskribo
Registri enigo 'per' de la multipliko	antaŭ_horloĝo	Ne Horloĝo0 Horloĝo1 Horloĝo2	Elektu Horloĝo0, Horloĝo1, aŭ Horloĝo2 por ebligi kaj specifi la enigan horloĝsignalon por aŭ skanin eniga registro.(1)
Eligo 'rezulta' Agordo
'rezulta' eligo-busa larĝo	rezulto_a_larĝo	1–64	Indiku la larĝon de rezulta eligo buso.
'resultb' eligo-busa larĝo	rezulto_b_larĝo	1–64	Indiku la larĝon de rezultb-eligbuso. resultb nur disponebla kiam vi uzas operacio_modon m18×18_plena.
Uzu eligregistron	eligo_horloĝo	Ne Horloĝo0 Horloĝo1 Horloĝo2	Elektu Horloĝo0, Horloĝo1, aŭ Horloĝo2 por ebligi kaj specifi la enigan horloĝsignalon por rezultaj kaj rezultb eligregistroj.

Pre-adiciulo Tab

Parametro	IP Generita Parametro	Valoro	Priskribo
'je' operandofonto	operando_fonto_maj	eniga predigilo	Specifi la operandofonton por ay enigo. Elektu predisto por ebligi antaŭ-aldonan modulon por supra multiplikanto. Agordoj por ay kaj per operandofonto devas esti la samaj.
'per' operandofonto	operando_fonto_mby	eniga predigilo	Indiku la operandofonton por per enigo. Elektu predisto por ebligi antaŭ-aldonan modulon por malsupra multiplikanto. Agordoj por ay kaj per operandofonto devas esti la samaj.
Agordu antaŭaldonan operacion al subtraho	predder_subtract_a	Ne Jes	Elektu Jes por specifi subtraho operacio por antaŭ-suma modulo por la supra multipliko. Antaŭ-aldonaj agordoj por supra kaj malsupra multiplikiloj devas esti la samaj.
Agordu antaŭ-sumanto b operacion al subtraho	predder_subtract_b	Ne Jes	Elektu Jes por specifi subtrahi operacion por antaŭ-suma modulo por la malsupra multiplikato. Antaŭ-aldonaj agordoj por supra kaj malsupra multiplikiloj devas esti la samaj.
Datumoj 'z' Agordo
'az' eniga buslarĝo	az_larĝo	1–26	Indiku la larĝon de az-eniga buso.(1)
Registri enigo 'az' de la multipliko	az_horloĝo	Ne Horloĝo0 Horloĝo1 Horloĝo2	Elektu Horloĝo0, Horloĝo1, aŭ Horloĝo2 por ebligi kaj specifi la enighorloĝsignalon por az-enigregistroj. Horloĝaj agordoj por ay kaj az enirregistroj devas esti la samaj.
'bz' eniga buslarĝo	bz_larĝo	1–18	Indiku la larĝon de bz-eniga buso.(1)
Registri enigo 'bz' de la multiplikato	bz_horloĝo	Ne Horloĝo0 Horloĝo1 Horloĝo2	Elektu Horloĝo0, Horloĝo1, aŭ Horloĝo2 por ebligi kaj specifi la enighorloĝsignalon por bz-enigregistroj. Horloĝo agordoj por by kaj bz enigregistroj devas esti la samaj.

Interna Koeficiento Tab

Parametro	IP Generita Parametro	Valoro	Priskribo
'hakilo' operandofonto	operando_fonto_max	enigo koef	Indiku la operandofonton por hakila enigbuso. Elektu koef por ebligi internan koeficientan modulon por supra multiplikanto. Elektu Ne por Registri enigo 'hakilo' de la multipliko parametro kiam vi ebligas la internan koeficientan funkcion.

Parametro	IP Generita Parametro	Valoro	Priskribo
			Agordoj por ax kaj bx-operandfonto devas esti la samaj.
'bx' operandofonto	operando_fonto_mbx	enigo koef	Specifi la operandofonton por bx-enigbuso. Elektu koef por ebligi internan koeficientan modulon por supra multiplikanto. Elektu Ne por Registri enigo 'bx' de la multipliko parametro kiam vi ebligas la internan koeficientan funkcion. Agordoj por ax kaj bx-operandfonto devas esti la samaj.
'coefsel' Eniga Registro-Agordo
Registri enigo 'koefsela' de la multiplikato	koef_sel_a_clock	Ne Horloĝo0 Horloĝo1 Horloĝo2	Elektu Horloĝo0, Horloĝo1, aŭ Horloĝo2 por ebligi kaj specifi la enighorloĝsignalon por la koefsela enigregistroj.
Registri enigo 'coefselb' de la multiplikato	koef_sel_b_clock	Ne Horloĝo0 Horloĝo1 Horloĝo2	Elektu Horloĝo0, Horloĝo1, aŭ Horloĝo2 por ebligi kaj specifi la enirhorloĝsignalon por la koefselb-enigregistroj.
Koeficienta Stokado-Agordo
koef_a_0–7	koef_a_0–7	Entjero	Indiku la koeficientajn valorojn por hakila eniga buso. Por 18-bita operacia reĝimo, la maksimuma eniga valoro estas 218 – 1. Por 27-bita operacio, la maksimuma valoro estas 227 – 1.
koef_b_0–7	koef_b_0–7	Entjero	Indiku la koeficientajn valorojn por bx-eniga buso.

Akumulilo/Eliga Kaskada Tab

Parametro	IP Generita Parametro	Valoro	Priskribo
Ebligu 'akumuli' pordon	ebligi_akumuli	Ne Jes	Elektu Jes ebligi akumulilo haveno.
Ebligu 'nega'-pordon	enable_negate	Ne Jes	Elektu Jes ebligi neigi havenon.
Ebligu 'loadconst' havenon	enable_loadconst	Ne Jes	Elektu Jes ebligi loadconst haveno.
Registri enigo 'akumuli' de la akumulilo	amasigi_horloĝo	Ne Horloĝo0 Horloĝo1 Horloĝo2	Elektu Horloĝo0 , Horloĝo1, aŭ Horloĝo2 por ebligi kaj specifi la enigan horloĝsignalon por la akumulaj enirregistroj.

Parametro	IP Generita Parametro	Valoro	Priskribo
Registru enigo 'loadconst' de la akumulilo	load_konst_horloĝo	Ne Horloĝo0 Horloĝo1 Horloĝo2	Elektu Horloĝo0, Horloĝo1, aŭ Horloĝo2 por ebligi kaj specifi la enighorloĝsignalon por la loadconst enigregistroj.
Registri enigo 'negato' de la vidulo unuo	neigi_horloĝon	Ne Horloĝo0 Horloĝo1 Horloĝo2	Elektu Horloĝo0, Horloĝo1, aŭ Horloĝo2 por ebligi kaj specifi la enigan horloĝsignalon por la neaj enirregistroj.
Ebligu duoblan akumulilon	ebligi_duoble_akumon	Ne Jes	Elektu Jes por ebligi la funkcion de duobla akumulilo.
N valoro de antaŭfiksita konstanto	ŝarĝo_konst_valoro	0 – 63	Indiku la antaŭfiksitan konstantan valoron. Ĉi tiu valoro povas esti 2N kie N estas la antaŭfiksita konstanta valoro.
Ebligu ĉenhavenon	uzu_ĉennudrilon	Ne Jes	Elektu Jes por ebligi eligan kaskadan modulon kaj la ĉenan enigbuson. Eliga kaskada funkcio ne estas subtenata en m18×18_plena operacia reĝimo.
Ebligu katenpordon	gui_chainout_enable	Ne Jes	Elektu Jes por ebligi la eligbuson de kateno. Eliga kaskada funkcio ne estas subtenata en m18×18_plena operacia reĝimo.

Pipelining Tab

Parametro	IP Generita Parametro	Valoro	Priskribo
Aldonu enigan duktoregistron al la eniga datumsignalo (x/y/z/coefsel)	enigo_dukto_horloĝo	Ne Horloĝo0 Horloĝo1 Horloĝo2	Elektu Horloĝo0, Horloĝo1, aŭ Horloĝo2 por ebligi kaj specifi la enighorloĝsignalon por x, y, z, coefsela kaj coefselb-dukto-enigregistroj.
Aldonu enigan duktoregistron al la 'sub' datumsignalo	sub_dukto_horloĝo	Ne Horloĝo0 Horloĝo1 Horloĝo2	Elektu Horloĝo0, Horloĝo1, aŭ Horloĝo2 por ebligi kaj specifi la enigan horloĝsignalon por la subdukta eniga registro. (2)
Aldonu enigan duktoregistron al la "akumula" datumsignalo	accum_pipeline_clock	Ne Horloĝo0 Horloĝo1 Horloĝo2	Elektu Horloĝo0, Horloĝo1, aŭ Horloĝo2 por ebligi kaj specifi la enigan horloĝsignalon por la akumula dukta eniga registro.(2)
Aldonu enigan duktoregistron al la 'loadconst' datumsignalo	load_const_pipeline_clock	Ne Horloĝo0 Horloĝo1 Horloĝo2	Elektu Horloĝo0, Horloĝo1, aŭ Horloĝo2 por ebligi kaj specifi la enigan horloĝsignalon por la loadconst dukto eniga registro.(2)
Aldonu enigan duktoregistron al la "nega" datumsignalo	neigi_dukto_horloĝon	Ne Horloĝo0 Horloĝo1 Horloĝo2	Elektu Horloĝo0, Horloĝo1, aŭ Horloĝo2 por ebligi kaj specifi la enigan horloĝsignalon por la nea dukta eniga registro.(2)

Maksimuma Eniga Datuma Larĝo Por Operacia Reĝimo
Vi povas agordi la datumlarĝon por x, y, kaj z-enigaĵoj kiel specifite en la tabelo.

Ĉiuj duktaj enigregistroj por dinamikaj kontrolsignaloj devas havi la saman horloĝan agordon.

Operacia Reĝimo	Maksimuma Eniga Datuma Larĝo
	ax	ay	az	bx	by	bz
Sen Antaŭ-adiciulo aŭ Interna Koeficiento
m18×18_plena	18 (subskribita) 18 (sensubskribita)	19 (subskribita) 18 (nesubskribita)	Ne uzata	18 (subskribita) 18 (sensubskribita)	19 (subskribita) 18 (sensubskribita)	Ne uzata
m18×18_sumof2
m18×18_sistolika
m18×18_plus36
m27×27	27 (subskribita) 27 (nesubskribita)		Ne uzata
Kun Antaŭ-aldonaĵo Feature Nur
m18×18_plena	18 (subskribita) 18 (nesubskribita)
m18×18_sumof2
m18×18_sistolika
m27×27	27 (subskribita) 27 (sensubskribita)	26 (subskribita) 26 (nesubskribita)		Ne uzata
Kun Interna Koeficienta Trajto Nur
m18×18_plena	Ne uzata	19 (subskribita) 18 (nesubskribita)	Ne uzata		19 (subskribita) 18 (sensubskribita)	Ne uzata
m18×18_sumof2
m18×18_sistolika
m27×27		27 (subskribita) 27 (nesubskribita)			Ne uzata

Funkcia Priskribo

La Cyclone 10 GX Native Fixed Point DSP IP-kerno konsistas el 2 arkitekturoj; 18 × 18 multipliko kaj 27 × 27 multipliko. Ĉiu instantiation de la Cyclone 10 GX Native Fixed Point DSP IP-kerno generas nur 1 el la 2 arkitekturoj depende de la elektitaj funkciaj reĝimoj. Vi povas ebligi laŭvolajn modulojn al via aplikaĵo.

Rilataj Informoj
Variable Precision DSP Blocks en Intel Cyclone 10 GX Devices-ĉapitro, Intel Cyclone 10 GX Core Fabric kaj Ĝenerala Celo I/Os Handbook.

Operaciaj Reĝimoj

La Cyclone 10 GX Native Fixed Point DSP IP-kerno subtenas 5 funkciajn reĝimojn:

• La 18 × 18 Plena Reĝimo
• La 18 × 18 Sumo de 2 Reĝimo
• La 18 × 18 Plus 36 Reĝimo
• La 18 × 18 Sistola Reĝimo
• La 27 × 27 Reĝimo

La 18 × 18 Plena Reĝimo
Kiam agordita kiel 18 × 18 plena reĝimo, la Cyclone 10 GX Native Fixed Point DSP IP-kerno funkcias kiel du sendependaj 18 (subskribita/sensubskribita) × 19 (subskribita) aŭ 18.
(subskribita/sensubskribita) × 18 (sensubskribita) multiplikiloj kun 37-bita eligo. Ĉi tiu reĝimo aplikas la sekvajn ekvaciojn:

• rezulta = ax * ay
• rezultob = bx * by

La 18 × 18 Plena Reĝima Arkitekturo

La 18 × 18 Sumo de 2 Reĝimo
En 18 × 18 Sumo de 2 reĝimoj, la Cyclone 10 GX Native Fixed Point DSP IP-kerno ebligas la suprajn kaj malsuprajn multiplikantojn kaj generas rezulton de aldono aŭ subtraho inter la 2 multiplikatoj. La sub-dinamika kontrolsignalo kontrolas vipuron por plenumi la aldonajn aŭ subtrahoperaciojn. La rezulta eligo-larĝo de la Cyclone 10 GX Native Fixed Point DSP IP-kerno povas subteni ĝis 64 bitojn kiam vi ebligas akumulilon/eligan kaskadon. Ĉi tiu reĝimo aplikas la ekvacion de rezulta =[±(ax * ay) + (bx * by)].

La 18 × 18 Sumo de 2 Reĝima Arkitekturo

La 18 × 18 Plus 36 Reĝimo
Kiam agordita kiel 18 × 18 Plus 36-reĝimo, la Cyclone 10 GX Native Fixed Point DSP IP-kerno ebligas nur la supran multiplikanton. Ĉi tiu reĝimo aplikas la ekvacion de rezulto = (hakilo * ay) + kunkatenate(bx[17:0],by[17:0]).

La 18 × 18 Plus 36 Reĝima Arkitekturo

Vi devas agordi la Reprezentan formaton por malsupraj multiplikatoj kaj operando al nesubskribita kiam vi uzas ĉi tiun reĝimon. Kiam la eniga buso estas malpli ol 36-bita en ĉi tiu reĝimo, vi devas provizi la necesan subskribitan etendon por plenigi la 36-bitan enigaĵon.

Uzante Malpli Ol 36-bitan Operandon En 18 × 18 Plus 36 Reĝimo
Ĉi tiu ekzample montras kiel agordi la Cyclone 10 GX Native Fixed Point DSP IP-kernon por uzi 18 × 18 Plus 36 operacian reĝimon kun subskribita 12-bita eniga datumoj de 101010101010 (binara) anstataŭ 36-bita operando.

1. Agordu Reprezentan formaton por malsupra multiplikato x operando: al subskribita.
2. Agordu Reprezentan formaton por malsupra multiplikato kaj operando: al nesubskribita.
3. Agordu 'bx' enirbusan larĝon al 18.
4. Agordu 'per' enirbusa larĝo al 18.
5. Provizu datumojn de '111111111111111111' al bx-eniga buso.
6. Provizu datumojn de '111111101010101010' al per eniga buso.

La 18 × 18 Sistola Reĝimo
En 18 × 18 sistolaj funkciaj reĝimoj, la Cyclone 10 GX Native Fixed Point DSP IP-kerno ebligas la suprajn kaj malsuprajn multiplikantojn, enigan sistolregistron por la supra multiplikanto, kaj ĉensistolan registron por la ĉeno en enirsignaloj. Kiam vi ebligas eligokaskadon, ĉi tiu reĝimo subtenas rezultan eliglarĝon de 44 bitoj. Kiam vi ebligas la akumulilfunkcion sen eligo-kaskado, vi povas agordi la rezultan eliglarĝon al 64 bitoj.

La 18 × 18 Systolic Mode Architecture

La 27 × 27 Reĝimo
Kiam agordita kiel 27 × 27 reĝimoj, la Cyclone 10 GX Native Fixed Point DSP IP-kerno ebligas 27 (subskribitan/sensubskribitan) × 27 (subskribitan/sensubskribitan) multiplikanton. La produktaĵbuso povas subteni ĝis 64 bitojn kun akumulilo/eliga kaskado ebligita. Ĉi tiu reĝimo aplikas la ekvacion de rezulta = ax * ay.

La 27 × 27 Reĝima Arkitekturo

Laŭvolaj Moduloj

La laŭvolaj moduloj disponeblaj en la Cyclone 10 GX Native Fixed Point DSP IP Core estas:

• Eniga kaskado
• Antaŭ-adiciuloj
• Interna Koeficiento
• Akumulilo kaj eliga kaskado
• Pipeline-registroj

Eniga Kaskado
Eniga kaskada funkcio estas subtenata sur ay kaj per eniga buso. Kiam vi agordas Ebligi enigkaskadon por 'ay' enigo al Jes, la Cyclone 10 GX Native Fixed Point DSP IP-kerno prenos enigaĵojn de skanaj enigsignaloj anstataŭe de ay eniga buso. Kiam vi agordas Ebligi enigkaskadon por 'per' enigo al Jes, la Cyclone 10 GX Native Fixed Point DSP IP-kerno prenos enigaĵojn de ay eniga buso anstataŭ de eniga buso.

Oni rekomendas ebligi la enigajn registrojn por ay kaj/aŭ per kiam ajn eniga kaskado estas ebligita por la ĝusteco de la aplikaĵo.

Vi povas ebligi la prokrastregistrojn kongrui kun la latencia postulo inter la eniga registro kaj la eliga registro. Estas 2 prokrastregistroj en la kerno. La supra prokrastregistro estas uzita por ay aŭ skan-enenirhavenoj dum la malsupra prokrastregistro estas uzita por scanout-produktaĵhavenoj. Tiuj prokrastregistroj estas apogitaj en 18 × 18 plena reĝimo, 18 × 18 sumoj de 2 reĝimoj, kaj 18 × 18 sistolreĝimoj.

Antaŭ-adiciulo

La antaŭ-aldonanto povas esti agordita en la sekvaj agordoj:

• Du sendependaj 18-bitaj (subskribitaj/sensubskribitaj) antaŭ-aldoniloj.
• Unu 26-bita antaŭ-adiciulo.

Kiam vi ebligas antaŭsumilon en 18 × 18 multiplikaj reĝimoj, ay kaj az estas uzataj kiel enigbuso al la supra antaŭsumanto dum by kaj bz estas uzataj kiel enigbuso al la malsupra antaŭsumanto. Kiam vi ebligas antaŭsumilon en multiplika reĝimo 27 × 27, ay kaj az estas uzataj kiel enigbuso al la antaŭsumanto. La antaŭ-sumanto subtenas kaj aldonajn kaj subtrajn operaciojn. Kiam ambaŭ antaŭ-addiloj ene de la sama DSP-bloko estas uzitaj, ili devas dividi la saman operaciospecon (aŭ aldono aŭ subtraho).

Interna Koeficiento
La interna koeficiento povas apogi ĝis ok konstantajn koeficientojn por la multiplikoj en 18-bita kaj 27-bita reĝimoj. Kiam vi ebligas la internan koeficientan funkcion, du eniga busoj por kontroli la elekton de la koeficienta multipleksilo estos generitaj. La koefsela enigbuso estas uzata por elekti la antaŭdifinitajn koeficientojn por la supra multiplikato kaj la konsila enigbuso estas uzata por elekti la antaŭdifinitajn koeficientojn por la malsupra multiplikato.

La interna koeficientstokado ne subtenas dinamike kontroleblajn koeficientajn valorojn kaj ekstera koeficientstokado estas postulata por plenumi tian operacion.

Akumulilo kaj Eligo-Kaskado

La akumulmodulo povas esti ebligita por plenumi la sekvajn operaciojn:

• Operacio de aldono aŭ subtraho
• Partia rondiga operacio uzante konstantan valoron de 2N
• Duobla kanala amasiĝo

Por dinamike plenumi operacion de aldono aŭ subtraho de la akumulilo, kontrolu la nuan enigsignalon. Por partia rondiga operacio, vi povas specifi kaj ŝarĝi antaŭfiksitan konstanton de 2N antaŭ ol la akumulmodulo estas ebligita specifante entjeron al la parametro N valoro de la antaŭfiksita konstanto. La entjero N devas esti malpli ol 64. Vi povas dinamike ebligi aŭ malŝalti la uzon de la antaŭfiksita konstanto kontrolante la loadconst-signalon. Vi povas uzi ĉi tiun operacion kiel aktivan muxing de la ronda valoro en la akumulilreligipadon. La ŝarĝita kosto kaj la akumulita signaluzo estas reciproke ekskluzivaj.

Vi povas ebligi la registron de duobla akumulilo uzante la parametron Ebligi duoblan akumulilon por plenumi duoblan akumuladon. La akumulmodulo povas subteni la ĉenadon de multoblaj DSP-blokoj por operacioj de aldono aŭ subtraho ebligante la ĉen-enirhavenon kaj ĉen-eksteren-elighavenon. En 18 × 18 sistola reĝimo, nur 44-bitoj de la ĉena eniga buso kaj ĉena eligo-buso estos uzataj. Tamen, ĉiuj 64-bitaj ĉenoj en la enirbuso devas esti ligitaj al la ĉen-eksterenproduktaĵbuso de la antaŭa DSP-bloko.

Pipeline Register

La Cyclone 10 GX Native Fixed Point DSP IP-kerno subtenas ununuran nivelon de duktoregistro. La duktoregistro subtenas ĝis tri horloĝfontojn kaj unu nesinkronan klaran signalon por restarigi la duktoregistrojn. Ekzistas kvin duktoregistroj:

• datumoj enigo buso dukto registro
• sub dinamika kontrolo signala dukto registro
• neigi dinamikan kontrolon signala dukto registro
• amasigi dinamikan kontrolo signalo dukto registro
• loadconst dinamika kontrolo dukto registro

Vi povas elekti ebligi ĉiun datuman enigan busan duktoregistrojn kaj la dinamikajn kontrolsignalajn duktoregistrojn sendepende. Tamen, ĉiuj ebligitaj duktoregistroj devas uzi la saman horloĝfonton.

Horloĝskemo

La enigo, dukto, kaj eligo registras en la Cyclone 10 GX Native Fixed Point DSP IP-kerno subtenas tri horloĝajn fontojn/ebligas kaj du nesinkronajn purigojn. Ĉiuj eniga registroj uzas aclr[0] kaj ĉiuj dukto kaj eligo registroj uzas aclr[1]. Ĉiu registrospeco povas elekti unu el la tri horloĝfontoj kaj horloĝaj ebligaj signaloj. Kiam vi agordas la Cyclone 10 GX Native Fixed Point DSP IP-kernon al 18 × 18 sistola operacia reĝimo, la programaro Intel Quartus Prime starigos la enigan sistolan registron kaj la ĉenan sistolregistran horloĝan fonton al la sama horloĝfonto kiel la eliga registro interne.

Kiam vi ebligas la funkcion de duobla akumulilo, la programaro Intel Quartus Prime agordos la horloĝan fonton de duobla akumulilo al la sama horloĝfonto kiel la eliga registro interne.

Horloĝiga Skemo Limoj
Ĉi tiu langeto montras la limojn, kiujn vi devas apliki por ĉiuj registraj horloĝskemoj.

Kondiĉo	Limigo
Kiam antaŭ-aldonanto estas ebligita	Horloĝfonto por ay kaj az enirregistroj devas esti la sama.

	Horloĝfonto por by kaj bz enirregistroj devas esti la sama.
Kiam duktoregistroj estas ebligitaj	Horloĝfonto por ĉiuj duktoregistroj devas esti la sama.
Kiam iu el la enigo registras por dinamikaj kontrolsignaloj	Horloĝfonto por enigregistroj por sub, akumulado, ŝarĝokonst, kaj negado devas esti la sama.

Ciklono 10 GX Indiĝena Fiksa Punkto DSP IP Kernaj Signaloj

La sekva figuro montras la enigajn kaj eligajn signalojn de la Cyclone 10 GX Native Fixed Point DSP IP-kerno.

Ciklono 10 GX Indiĝena Fiksa Punkto DSP IP Kernaj Signaloj

Signaloj de enigo de datumoj

Signala Nomo	Tajpu	Larĝo	Priskribo
hakilo[]	Enigo	27	Enigu datumbuson al supra multiplikilo.
jes[]	Enigo	27	Enigu datumbuson al supra multiplikilo. Kiam antaŭ-adiciulo estas ebligita, ĉi tiuj signaloj estas servataj kiel enigsignaloj al la supra antaŭ-adiciulo.
az[]	Enigo	26	Ĉi tiuj signaloj estas eniga signaloj al la supra antaŭ-adiciulo. Ĉi tiuj signaloj disponeblas nur kiam antaŭ-adiciulo estas ebligita. Ĉi tiuj signaloj ne haveblas en m18×18_plus36 operacia reĝimo.
bx[]	Enigo	18	Eniga datumbuso al malsupra multiplikato. Ĉi tiuj signaloj ne haveblas en m27×27 operacia reĝimo.
de[]	Enigo	19	Eniga datumbuso al malsupra multiplikato. Kiam antaŭ-adiciulo estas ebligita, ĉi tiuj signaloj funkcias kiel enigsignaloj al la malsupra antaŭ-adiciulo. Ĉi tiuj signaloj ne haveblas en m27×27 operacia reĝimo.
bz[]	Enigo	18	Ĉi tiuj signaloj estas enirsignaloj al la malsupra antaŭ-adiciulo. Ĉi tiuj signaloj disponeblas nur kiam antaŭ-adiciulo estas ebligita. Ĉi tiuj signaloj ne haveblas en m27×27 kaj m18×18_plus36 operaciaj modoj.

Signaloj de Eligo de Datumoj

Signala Nomo	Tajpu	Larĝo	Priskribo
rezulto[]	Eligo	64	Eligu datumbuson de supra multiplikilo. Ĉi tiuj signaloj subtenas ĝis 37 bitoj por m18×18_plena operacia reĝimo.
rezultob[]	Eligo	37	Eligu datumbuson de malsupra multiplikato. Ĉi tiuj signaloj disponeblaj nur en m18×18_plena operacia reĝimo.

Horloĝo, Ebligi kaj Klaraj Signaloj

Signala Nomo	Tajpu	Larĝo	Priskribo
klak[]	Enigo	3	Enigaj horloĝsignaloj por ĉiuj registroj. Tiuj horloĝsignaloj estas nur haveblaj se iu el la enirregistroj, duktoregistroj, aŭ produktadregistro estas agordita al Horloĝo0, Horloĝo1, aŭ Horloĝo2. • clk[0] = Horloĝo0 • clk[1] = Horloĝo1 • clk[2] = Horloĝo2
ena[]	Enigo	3	Ebligi horloĝon por clk[2:0]. Ĉi tiu signalo estas aktiva-Alta. • ena[0] estas por Horloĝo0 • ena[1] estas por Horloĝo1 • ena[2] estas por Horloĝo2
aklr[]	Enigo	2	Nesinkronaj klaraj enigsignaloj por ĉiuj registroj. Ĉi tiu signalo estas aktiva-Alta. Uzu aklr[0] por ĉiuj enigregistroj kaj uzo aklr[1] por ĉiuj duktoregistroj kaj eligregistro. Defaŭlte, ĉi tiu signalo estas de-asertita.

Dinamikaj Kontrolaj Signaloj

Signala Nomo	Tajpu	Larĝo	Priskribo
sub	Enigo	1	Eniga signalo por aldoni aŭ subtrahi la eligon de la supra multiplikato kun la eligo de la malsupra multiplikato. • Deasertu ĉi tiun signalon por specifi aldonan operacion. • Aserti ĉi tiun signalon por specifi subtrahi operacion. Defaŭlte, ĉi tiu signalo estas nuligita. Vi povas aserti aŭ nuligi ĉi tiun signalon dum rultempo.(3)
neu	Enigo	1	Eniga signalo por aldoni aŭ subtrahi la sumon de supraj kaj malsupraj multiplikiloj kun la datumoj de ĉenaj signaloj. • Deasertu ĉi tiun signalon por specifi aldonan operacion. • Aserti ĉi tiun signalon por specifi subtrahi operacion. Defaŭlte, ĉi tiu signalo estas nuligita. Vi povas aserti aŭ nuligi ĉi tiun signalon dum rultempo.(3)
amasigi	Enigo	1	Eniga signalo por ebligi aŭ malŝalti la akumulilfunkcion. • Deasertu ĉi tiun signalon por malŝalti la akumulilfunkcion. • Aserti ĉi tiun signalon por ebligi la akumulilon. Defaŭlte, ĉi tiu signalo estas nuligita. Vi povas aserti aŭ nuligi ĉi tiun signalon dum rultempo.(3)
ŝarĝokonst	Enigo	1	Eniga signalo por ebligi aŭ malŝalti la ŝarĝan konstantan funkcion. • Deasertu ĉi tiun signalon por malŝalti la ŝarĝan konstantan funkcion. • Aserti ĉi tiun signalon por ebligi la ŝarĝan konstantan funkcion. Defaŭlte, ĉi tiu signalo estas nuligita. Vi povas aserti aŭ nuligi ĉi tiun signalon dum rultempo.(3)

Internaj Koeficientaj Signaloj

Signala Nomo	Tajpu	Larĝo	Priskribo
coefsela[]	Enigo	3	Eniga elekta signaloj por 8 koeficientaj valoroj difinitaj de uzanto por la supra multiplikato. La koeficientaj valoroj estas konservitaj en la interna memoro kaj specifitaj per parametroj koef_a_0 al koef_a_7. • coefsela[2:0] = 000 rilatas al koef_a_0 • coefsela[2:0] = 001 rilatas al koef_a_1 • coelsela[2:0] = 010 rilatas al koef_a_2 • … kaj tiel plu. Ĉi tiuj signaloj disponeblas nur kiam la interna koeficienta trajto estas ebligita.
koefselb[]	Enigo	3	Eniga elekto signalas por 8 koeficientaj valoroj difinitaj de uzanto por la malsupra multiplikato. La koeficientaj valoroj estas konservitaj en la interna memoro kaj specifitaj per parametroj koef_b_0 al koef_b_7. • coefselb[2:0] = 000 rilatas al koef_b_0 • coefselb[2:0] = 001 rilatas al koef_b_1 • coelselb[2:0] = 010 rilatas al koef_b_2 • … kaj tiel plu. Ĉi tiuj signaloj disponeblas nur kiam la interna koeficienta trajto estas ebligita.

Eniga Kaskadaj Signaloj

Signala Nomo	Tajpu	Larĝo	Priskribo
skani[]	Enigo	27	Eniga datumbuso por eniga kaskada modulo. Konektu ĉi tiujn signalojn al la skanutsignaloj de la antaŭa DSP-kerno.
skanilo[]	Eligo	27	Eliga datumbuso de la eniga kaskada modulo. Konektu ĉi tiujn signalojn al la skaninsignaloj de la sekva DSP-kerno.

Eligo Kaskadaj Signaloj

Signala Nomo	Tajpu	Larĝo	Priskribo
ĉeno[]	Enigo	64	Eniga datumbuso por eliga kaskada modulo. Konektu ĉi tiujn signalojn al la ĉensignaloj de la antaŭa DSP-kerno.
ĉeno[]	Eligo	64	Eliga datumbuso de la eliga kaskada modulo. Konektu ĉi tiujn signalojn al la ĉenaj signaloj de la sekva DSP-kerno.

Dokumenta Revizia Historio por la Ciklono 10 GX Indiĝena Fiksa Punkta DSP IP Kerna Uzantgvidilo

Dato	Versio	Ŝanĝoj
novembro 2017	2017.11.06	Komenca eldono.

Intel Corporation. Ĉiuj rajtoj rezervitaj. Intel, la Intel-emblemo kaj aliaj Intel-markoj estas varmarkoj de Intel Corporation aŭ ĝiaj filioj. Intel garantias la agadon de siaj FPGA kaj duonkonduktaĵproduktoj laŭ nunaj specifoj konforme al la norma garantio de Intel sed rezervas la rajton fari ŝanĝojn al ajnaj produktoj kaj servoj iam ajn sen avizo. Intel supozas neniun respondecon aŭ respondecon de la apliko aŭ uzo de ajna informo, produkto aŭ servo priskribita ĉi tie krom kiel eksplicite konsentite skribe de Intel. Intel-klientoj estas konsilitaj akiri la lastan version de aparato-specifoj antaŭ ol fidi iun ajn publikigitan informon kaj antaŭ ol fari mendojn por produktoj aŭ servoj.

Aliaj nomoj kaj markoj povas esti postulitaj kiel posedaĵo de aliaj.

Dokumentoj/Rimedoj

intel UG-20094 Ciklono 10 GX Indiĝena Fiksa Punkto DSP IP Kerno [pdf] Uzantogvidilo UG-20094 Ciklono 10 GX Indiĝena Fiksa DSP IP Kerno, UG-20094, Ciklono 10 GX Indiĝena Fiksa DSP IP Kerno, Indiĝena Fiksa DSP IP Kerno, Fiksa DSP IP Kerno, DSP IP Kerno

Referencoj

• Uzanto Manlibro