intel UG-20094 Cyclone 10 GX Native Fixed Point DSP IP Core
Кіраўніцтва карыстальніка Intel® Cyclone® 10 GX Native Fixed Point DSP IP Core
IP-ядро Intel Cyclone® 10 GX Native Fixed Point DSP стварае і кіруе адным блокам лічбавай апрацоўкі сігналаў з пераменнай дакладнасцю (DSP) Intel Cyclone 10 GX. Ядро Cyclone 10 GX Native Fixed Point DSP IP даступна толькі для прылад Intel Cyclone 10 GX.
Cyclone 10 GX Native Fixed Point DSP IP Core Функцыянальная блок-схема
Звязаная інфармацыя
Уводзіны ў Intel FPGA IP Cores.
Cyclone 10 GX Native Fixed Point DSP IP Асноўныя функцыі
IP-ядро Cyclone 10 GX Native Fixed Point DSP падтрымлівае наступныя функцыі:
- Высокапрадукцыйныя, аптымізаваныя па магутнасці і цалкам зарэгістраваныя аперацыі множання
- 18-бітная і 27-бітная даўжыня слоў
- Два множнікі 18 × 19 або адзін множнік 27 × 27 на блок DSP
- Убудаваны рэгістр складання, аднімання і 64-бітнага падвойнага назапашвання для аб'яднання вынікаў множання
- Каскадны 19-бітны або 27-бітны, калі папярэдні суматар адключаны, і каскадны 18-бітны, калі папярэдні суматар выкарыстоўваецца для фарміравання лініі затрымкі націску для прыкладання фільтрацыі
- Каскадная 64-бітная шына вываду для перадачы вынікаў вываду ад аднаго блока да наступнага без падтрымкі знешняй логікі
- Жорсткі папярэдні суматар падтрымліваецца ў 19-бітным і 27-бітным рэжымах для сіметрычных фільтраў
- Унутраны банк рэгістраў каэфіцыентаў у 18-бітным і 27-бітным рэжымах для рэалізацыі фільтра
- 18-разрадныя і 27-разрадныя фільтры з канчатковай імпульснай характарыстыкай (FIR) з размеркаваным суматарам
Пачатак працы
У гэтым раздзеле даецца агульны аглядview працэсу праектавання ядра Intel FPGA IP, каб дапамагчы вам хутка пачаць працу з ядром Cyclone 10 GX Native Fixed Point DSP IP. IP-бібліятэка Intel FPGA усталёўваецца як частка працэсу ўстаноўкі Intel Quartus® Prime. Вы можаце выбраць і наладзіць любое IP-ядро Intel FPGA з бібліятэкі. Intel прадастаўляе інтэграваны рэдактар параметраў, які дазваляе наладжваць IP-ядро Intel FPGA DSP для падтрымкі шырокага спектру прыкладанняў. Рэдактар параметраў дапаможа вам наладзіць значэнні параметраў і выбраць дадатковыя парты.
Звязаная інфармацыя
- Уводзіны ў Intel FPGA IP Cores
Прадастаўляе агульную інфармацыю аб усіх ядрах Intel FPGA IP, уключаючы параметры, генерацыю, мадэрнізацыю і мадэляванне ядраў IP. - Стварэнне незалежных ад версіі сцэнарыяў сімуляцыі IP і дызайнера платформы (стандарт).
Стварыце сцэнарыі мадэлявання, якія не патрабуюць ручнога абнаўлення праграмнага забеспячэння або версіі IP. - Лепшыя практыкі кіравання праектамі
Рэкамендацыі па эфектыўным кіраванні і пераноснасці вашага праекта і IP files.
Cyclone 10 GX Native Fixed Point DSP IP Core Parameter Parameters
Вы можаце наладзіць IP-ядро Cyclone 10 GX Native Fixed Point DSP, указаўшы параметры з дапамогай рэдактара параметраў у праграмным забеспячэнні Intel Quartus Prime.
Укладка «Рэжым працы».
| Параметр | Згенераваны параметр IP | Каштоўнасць | Апісанне |
| Выберыце рэжым працы | рэжым_працы | m18×18_full m18×18_sumof2 m18×18_plus36 m18×18_systolic m27×27 | Выберыце патрэбны рэжым працы. |
| Канфігурацыя множніка | |||
| Фармат прадстаўлення аперанда верхняга множніка х | падпісаны_макс | падпісаны непадпісаны | Укажыце фармат прадстаўлення для верхняга аперанда множніка x. |
| Параметр | Згенераваны параметр IP | Каштоўнасць | Апісанне |
| Фармат прадстаўлення для верхняга множніка y аперанда | падпісаны_май | падпісаны непадпісаны | Укажыце фармат прадстаўлення для верхняга аперанда множніка y. |
| Фармат прадстаўлення ніжняга аперанда множніка х | signed_mbx | падпісаны непадпісаны | Укажыце фармат прадстаўлення ніжняга аперанда множніка х. |
| Фармат прадстаўлення ніжняга аперанда множніка y | signed_mby | падпісаны непадпісаны | Укажыце фармат прадстаўлення ніжняга аперанда множніка y.
Заўсёды выбірайце без подпісу для m18×18_plus36 . |
| Уключыць порт "sub". | уключыць_суб | няма так | Выберыце так каб уключыць
падпорт. |
| Зарэгістраваць увод 'sub' множніка | суб_гадзіннік | няма Гадзіннік0 Гадзіннік1 Гадзіннік2 | Выберыце Гадзіннік0, Гадзіннік1, або Гадзіннік2 каб уключыць і задаць уваходны тактавы сігнал для дадатковага ўваходнага рэгістра. |
| Уваходны каскад | |||
| Уключыць каскад уводу для ўводу "ay". | ay_use_scan_in | няма так | Выберыце так каб уключыць каскадны модуль уводу для любога ўводу даных.
Калі вы ўключыце каскадны модуль уводу, IP-ядро Cyclone 10 GX Native Fixed Point DSP выкарыстоўвае ў якасці ўваходных сігналаў сканіраванне замест уваходных сігналаў ay. |
| Уключыць каскад уводу для ўводу "па". | by_use_scan_in | няма так | Выберыце так каб уключыць каскадны модуль уводу для ўводу даных.
Калі вы ўключаеце каскадны модуль уводу, IP-ядро Cyclone 10 GX Native Fixed Point DSP выкарыстоўвае ўваходныя сігналы ay у якасці ўваходных сігналаў, а не ўваходныя сігналы by. |
| Уключыць рэгістр затрымкі дадзеных | адтэрміноўка сканавання | няма так | Выберыце так каб уключыць рэгістр затрымкі паміж рэгістрамі ўводу a і by.
Гэта функцыя не падтрымліваецца ў m18×18_plus36 і m27x27 аператыўны рэжым. |
| Параметр | Згенераваны параметр IP | Каштоўнасць | Апісанне |
| Уключыць дадзеныя па рэестры затрымкі | delay_scan_out_by | няма так | Выберыце так каб уключыць рэгістр затрымкі паміж уваходнымі рэгістрамі і выхадной шынай сканавання.
Гэта функцыя не падтрымліваецца ў m18×18_plus36 і m27x27 аператыўны рэжым. |
| Уключыць сканаванне порта | gui_scanout_enable | няма так | Выберыце так каб уключыць
шына выхаду Scanout. |
| Шырыня выходнай шыны 'scanout' | шырыня_сканавання | 1–27 | Пакажыце шырыню
шына выхаду Scanout. |
| Канфігурацыя даных 'x' | |||
| Шырыня ўваходнай шыны 'ax' | шырыня_сякеры | 1–27 | Пакажыце шырыню
шына ўваходу сякеры.(1) |
| Зарэгістраваць увод 'ax' множніка | сякера_гадзіннік | няма Гадзіннік0 Гадзіннік1 Гадзіннік2 | Выберыце Гадзіннік0, Гадзіннік1, або Гадзіннік2 каб уключыць і задаць уваходны тактавы сігнал для ўваходнага рэгістра ax.
рэгістр уводу ax недаступны, калі вы ўсталюеце 'ax' крыніца аперанда каб каэфіцыент. |
| 'bx' шырыня ўваходнай шыны | bx_шырыня | 1–18 | Пакажыце шырыню
уваходная шына bx.(1) |
| Зарэгістраваць увод 'bx' множніка | bx_гадзіннік | няма Гадзіннік0 Гадзіннік1 Гадзіннік2 | Выберыце Гадзіннік0, Гадзіннік1, або Гадзіннік2 каб уключыць і задаць уваходны тактавы сігнал для ўваходнага рэгістра bx.
bx ўваходны рэгістр недаступны, калі вы ўсталюеце 'bx' крыніца аперанда каб каэфіцыент. |
| Канфігурацыя даных 'y' | |||
| 'ay' або 'scanin' шырыня шыны | ay_scan_in_width | 1–27 | Укажыце шырыню ўваходнай шыны ay або scanin.(1) |
| Зарэгістраваць увод «ay» або ўвод «scanin» множніка | ay_scan_in_clock | няма Гадзіннік0 Гадзіннік1 Гадзіннік2 | Выберыце Гадзіннік0, Гадзіннік1, або Гадзіннік2 каб уключыць і задаць уваходны тактавы сігнал для ўваходнага рэгістра ay або scanin. |
| 'by' шырыня шыны ўводу | па_шырыні | 1–19 | Укажыце шырыню ўваходнай шыны.(1) |
| Параметр | Згенераваны параметр IP | Каштоўнасць | Апісанне |
| Зарэгістраваць увод «па» множніка | па_гадзіне | няма Гадзіннік0 Гадзіннік1 Гадзіннік2 | Выберыце Гадзіннік0, Гадзіннік1, або Гадзіннік2 каб уключыць і вызначыць уваходны тактавы сігнал для by або scanin
ўваходны рэгістр.(1) |
| Канфігурацыя вываду «вынік». | |||
| Шырыня выходнай шыны 'resulta' | вынік_а_шырыня | 1–64 | Пакажыце шырыню
шына вываду выніку. |
| Шырыня выходнай шыны 'resultb' | вынік_б_шырыня | 1–64 | Укажыце шырыню выходнай шыны resultb. resultb даступны толькі пры выкарыстанні operation_mode m18×18_поўны. |
| Выкарыстоўвайце выхадны рэгістр | выхадны_такт | няма Гадзіннік0 Гадзіннік1 Гадзіннік2 | Выберыце Гадзіннік0, Гадзіннік1, або Гадзіннік2 каб уключыць і задаць уваходны тактавы сігнал для выходных рэгістраў resulta і resultb. |
Укладка папярэдняга дабаўлення
| Параметр | Згенераваны параметр IP | Каштоўнасць | Апісанне |
| 'ay' крыніца аперандаў | аперанд_крыніца_можа | увод папярэдняга расшыфроўкі | Укажыце крыніцу аперанда для ўводу ay. Выберыце прадаўца каб уключыць модуль папярэдняга сумавання для верхняга множніка. Налады для a і крыніцы аперанда павінны быць аднолькавымі. |
| 'па' крыніца аперанда | аперанд_крыніца_mby | увод папярэдняга расшыфроўкі | Укажыце крыніцу аперанда для by input. Выберыце прадаўца каб уключыць модуль папярэдняга суматора для ніжняга множніка. Налады для a і крыніцы аперанда павінны быць аднолькавымі. |
| Усталюйце аперацыю папярэдняга складальніка на адніманне | папярэдні_суматар_аднімаць_а | няма так | Выберыце так каб вызначыць аперацыю аднімання для модуля папярэдняга суматора для верхняга множніка. Налады папярэдняга суматора для верхняга і ніжняга множнікаў павінны быць аднолькавымі. |
| Устанавіць аперацыю b перад складальнікам на адніманне | папярэдняе_сумаванне_адніманне_б | няма так | Выберыце так каб задаць аперацыю аднімання для модуля папярэдняга суматора для ніжняга множніка. Налады папярэдняга суматора для верхняга і ніжняга множнікаў павінны быць аднолькавымі. |
| Канфігурацыя дадзеных 'z' | |||
| 'az' шырыня шыны ўводу | az_width | 1–26 | Укажыце шырыню ўваходнай шыны az.(1) |
| Зарэгістраваць увод 'az' множніка | az_clock | няма Гадзіннік0 Гадзіннік1 Гадзіннік2 | Выберыце Гадзіннік0, Гадзіннік1, або Гадзіннік2 каб уключыць і задаць уваходны тактавы сігнал для ўваходных рэгістраў az. Налады гадзінніка для ўваходных рэгістраў ay і az павінны быць аднолькавымі. |
| 'bz' шырыня ўваходнай шыны | bz_шырыня | 1–18 | Укажыце шырыню ўваходнай шыны bz.(1) |
| Зарэгістраваць увод 'bz' множніка | bz_гадзіннік | няма Гадзіннік0 Гадзіннік1 Гадзіннік2 | Выберыце Гадзіннік0, Гадзіннік1, або Гадзіннік2 каб уключыць і задаць уваходны тактавы сігнал для ўваходных рэгістраў bz. Налады тактавага сігналу для ўваходных рэгістраў by і bz павінны быць аднолькавымі. |
Ўкладка ўнутранага каэфіцыента
| Параметр | Згенераваны параметр IP | Каштоўнасць | Апісанне |
| 'ax' крыніца аперанда | аперанд_крыніца_макс | увод каэф | Укажыце крыніцу аперанда для шыны ўводу axe. Выберыце каэф каб уключыць унутраны модуль каэфіцыента для верхняга множніка.
Выберыце няма для Зарэгістраваць увод 'ax' множніка пры ўключэнні функцыі ўнутранага каэфіцыента. |
| Параметр | Згенераваны параметр IP | Каштоўнасць | Апісанне |
| Налады крыніцы аперанда ax і bx павінны быць аднолькавымі. | |||
| 'bx' крыніца аперанда | аперанд_крыніца_mbx | увод каэф | Укажыце крыніцу аперанда для шыны ўводу bx. Выберыце каэф каб уключыць унутраны модуль каэфіцыента для верхняга множніка.
Выберыце няма для Зарэгістраваць увод 'bx' множніка пры ўключэнні функцыі ўнутранага каэфіцыента. Налады крыніцы аперанда ax і bx павінны быць аднолькавымі. |
| 'coefsel' Канфігурацыя ўваходнага рэгістра | |||
| Зарэгістраваць увод 'coefsela' множніка | coef_sel_a_clock | няма Гадзіннік0 Гадзіннік1 Гадзіннік2 | Выберыце Гадзіннік0, Гадзіннік1, або Гадзіннік2 каб уключыць і задаць уваходны тактавы сігнал для ўваходных рэгістраў coefsela. |
| Зарэгістраваць увод 'coefselb' множніка | coef_sel_b_clock | няма Гадзіннік0 Гадзіннік1 Гадзіннік2 | Выберыце Гадзіннік0, Гадзіннік1, або Гадзіннік2 каб уключыць і задаць уваходны тактавы сігнал для ўваходных рэгістраў coefselb. |
| Канфігурацыя захоўвання каэфіцыентаў | |||
| каэфіцыент_а_0–7 | каэфіцыент_а_0–7 | Цэлы лік | Укажыце значэнні каэфіцыентаў для ўваходнай шыны axe.
Для 18-бітнага рэжыму працы максімальнае ўваходнае значэнне складае 218 – 1. Для 27-бітнага рэжыму максімальнае значэнне складае 227 – 1. |
| каэфіцыент_b_0–7 | каэфіцыент_b_0–7 | Цэлы лік | Укажыце значэнні каэфіцыентаў для ўваходнай шыны bx. |
Укладка акумулятара/выходнага каскаду
| Параметр | Згенераваны параметр IP | Каштоўнасць | Апісанне |
| Уключыць порт "назапашвання". | дазволіць_назапашваць | няма так | Выберыце так каб уключыць
порт акумулятара. |
| Уключыць порт "адмоўны". | уключыць_адмоўны | няма так | Выберыце так каб уключыць
адмаўляць порт. |
| Уключыць порт «loadconst». | enable_loadconst | няма так | Выберыце так каб уключыць
порт loadconst. |
| Зарэгістраваць увод «назапашваць» акумулятара | назапашваць_гадзіннік | няма Гадзіннік0 Гадзіннік1 Гадзіннік2 | Выберыце Гадзіннік0 , Гадзіннік1, або Гадзіннік2 каб уключыць і задаць уваходны тактавы сігнал для ўваходных рэгістраў назапашвання. |
| Параметр | Згенераваны параметр IP | Каштоўнасць | Апісанне |
| Рэгістр ўваходу 'loadconst' акумулятара | канстанта_нагрузкі | няма Гадзіннік0 Гадзіннік1 Гадзіннік2 | Выберыце Гадзіннік0, Гадзіннік1, або Гадзіннік2 каб уключыць і задаць уваходны тактавы сігнал для ўваходных рэгістраў loadconst. |
| Уваход рэгістра «адмоўны» суматора | адмаўляць_гадзіннік | няма Гадзіннік0 Гадзіннік1 Гадзіннік2 | Выберыце Гадзіннік0, Гадзіннік1, або Гадзіннік2 каб уключыць і задаць уваходны тактавы сігнал для адмоўных уваходных рэгістраў. |
| Уключыць двайны акумулятар | уключыць_падвойны_аккум | няма так | Выберыце так каб уключыць функцыю падвойнага акумулятара. |
| N значэнне прадусталяванай пастаяннай | load_const_value | 0 - 63 | Укажыце зададзенае пастаяннае значэнне.
Гэта значэнне можа быць 2N дзе N гэта зададзенае пастаяннае значэнне. |
| Уключыць порт Chainin | use_chainadder | няма так | Выберыце так каб уключыць выходны каскадны модуль і ўваходную шыну ланцуга.
Функцыя выхаднога каскаду не падтрымліваецца ў m18×18_поўны рэжым працы. |
| Уключыць порт злучэння | gui_chainout_enable | няма так | Выберыце так каб уключыць выходную шыну ланцуговага выхаду. Функцыя выхаднога каскаду не падтрымліваецца ў
m18×18_поўны рэжым працы. |
Канвеерная ўкладка
| Параметр | Згенераваны параметр IP | Каштоўнасць | Апісанне |
| Дадаць рэгістр уваходнага канвеера да ўваходнага сігналу даных (x/y/z/каэфіцыент) | уваходны_гадзіннік_канвеера | няма Гадзіннік0 Гадзіннік1 Гадзіннік2 | Выберыце Гадзіннік0, Гадзіннік1, або Гадзіннік2 каб уключыць і задаць уваходны тактавы сігнал для ўваходных рэгістраў канвеера x, y, z, coefsela і coefselb. |
| Дадайце рэгістр уваходнага канвеера да дапаможнага сігналу даных | суб_канвеера_гадзіннік | няма Гадзіннік0 Гадзіннік1 Гадзіннік2 | Выберыце Гадзіннік0, Гадзіннік1, або Гадзіннік2 каб уключыць і задаць уваходны тактавы сігнал для ўваходнага рэгістра субканвеера. (2) |
| Дадайце ўваходны рэгістр канвеера да сігналу "назапашвання" дадзеных | accum_pipeline_clock | няма Гадзіннік0 Гадзіннік1 Гадзіннік2 | Выберыце Гадзіннік0, Гадзіннік1, або Гадзіннік2 каб уключыць і задаць уваходны тактавы сігнал для ўваходнага рэгістра канвеера назапашвання.(2) |
| Дадайце ўваходны рэгістр канвеера да сігналу даных «loadconst». | load_const_pipeline_clock | няма Гадзіннік0 Гадзіннік1 Гадзіннік2 | Выберыце Гадзіннік0, Гадзіннік1, або Гадзіннік2 каб уключыць і задаць уваходны тактавы сігнал для ўваходнага рэгістра канвеера loadconst.(2) |
| Дадайце рэгістр уваходнага канвеера да «адмоўнага» сігналу даных | адмоўныя_канвеераправодныя_гадзіны | няма Гадзіннік0 Гадзіннік1 Гадзіннік2 | Выберыце Гадзіннік0, Гадзіннік1, або Гадзіннік2 каб уключыць і задаць уваходны тактавы сігнал для ўваходнага рэгістра адмоўнага канвеера.(2) |
Максімальная шырыня ўваходных дадзеных для рэжыму працы
Вы можаце наладзіць шырыню даных для ўваходных дадзеных x, y і z, як паказана ў табліцы.
Усе ўваходныя рэгістры канвеера для сігналаў дынамічнага кіравання павінны мець аднолькавую наладу тактавага сігналу.
| Рэжым працы | Максімальная шырыня ўваходных даных | |||||
| ax | ay | az | bx | by | bz | |
| Без папярэдняга суматора або ўнутранага каэфіцыента | ||||||
| m18×18_поўны | 18 (подпіс)
18 (без подпісу) |
19 (подпіс)
18 (без подпісу) |
Не выкарыстоўваецца | 18 (подпіс)
18 (без подпісу) |
19 (подпіс)
18 (без подпісу) |
Не выкарыстоўваецца |
| m18×18_sumof2 | ||||||
| m18×18_сісталічны | ||||||
| m18×18_plus36 | ||||||
| m27×27 | 27 (подпіс)
27 (без подпісу) |
Не выкарыстоўваецца | ||||
| Толькі з функцыяй папярэдняга дадавання | ||||||
| m18×18_поўны | 18 (подпіс)
18 (без подпісу) |
|||||
| m18×18_sumof2 | ||||||
| m18×18_сісталічны | ||||||
| m27×27 | 27 (подпіс)
27 (без подпісу) |
26 (подпіс)
26 (без подпісу) |
Не выкарыстоўваецца | |||
| Толькі з унутраным каэфіцыентам | ||||||
| m18×18_поўны | Не выкарыстоўваецца | 19 (подпіс)
18 (без подпісу) |
Не выкарыстоўваецца | 19 (подпіс)
18 (без подпісу) |
Не выкарыстоўваецца | |
| m18×18_sumof2 | ||||||
| m18×18_сісталічны | ||||||
| m27×27 | 27 (подпіс)
27 (без подпісу) |
Не выкарыстоўваецца | ||||
Функцыянальнае апісанне
IP-ядро Cyclone 10 GX Native Fixed Point DSP складаецца з 2 архітэктур; множанне 18 × 18 і множанне 27 × 27. Кожная версія IP-ядра Cyclone 10 GX Native Fixed Point DSP стварае толькі 1 з 2 архітэктур у залежнасці ад выбраных рэжымаў працы. Вы можаце ўключыць дадатковыя модулі для вашага прыкладання.
Звязаная інфармацыя
Блокі DSP з пераменнай дакладнасцю ў раздзеле аб прыладах Intel Cyclone 10 GX, Intel Cyclone 10 GX Core Fabric і Даведніку па ўводу-вывадзе агульнага прызначэння.
Рэжымы працы
IP-ядро Cyclone 10 GX Native Fixed Point DSP падтрымлівае 5 працоўных рэжымаў:
- Поўны рэжым 18 × 18
- Сума рэжыму 18 18 × 2
- Рэжым 18 × 18 Plus 36
- Сісталічны рэжым 18 × 18
- Рэжым 27×27
Поўны рэжым 18 × 18
Пры канфігурацыі поўнага рэжыму 18 × 18 IP-ядро Cyclone 10 GX Native Fixed Point DSP працуе як два незалежныя 18 (падпісаны/без знака) × 19 (падпісаны) або 18
(са знакам/без знака) × 18 (без знака) множнікаў з 37-бітным выхадам. Гэты рэжым прымяняе наступныя ўраўненні:
- вынік = сякера * ау
- вынікb = bx * by
Архітэктура поўнага рэжыму 18 × 18
Сума рэжыму 18 18 × 2
У суме 18 рэжымаў 18 × 2 IP-ядро Cyclone 10 GX Native DSP з фіксаванай кропкай уключае верхні і ніжні множнікі і стварае вынік складання або аднімання паміж 2 множнікамі. Субдынамічны сігнал кіравання кіруе суматарам для выканання аперацый складання або аднімання. Выніковая шырыня вываду IP-ядра Cyclone 10 GX Native Fixed Point DSP можа падтрымліваць да 64 біт, калі вы ўключыце каскад акумулятара/вываду. Гэты рэжым прымяняе раўнанне выніку =[±(ax * ay) + (bx * by)].
Сума двухрэжымнай архітэктуры 18 × 18
Рэжым 18 × 18 Plus 36
Пры канфігурацыі ў рэжыме 18 × 18 Plus 36 IP-ядро Cyclone 10 GX Native Fixed Point DSP уключае толькі верхні множнік. Гэты рэжым прымяняе ўраўненне resulta = (ax * ay) + concatenate(bx[17:0],by[17:0]).
Архітэктура рэжыму 18 × 18 Plus 36
Пры выкарыстанні гэтага рэжыму вы павінны ўсталяваць фармат прадстаўлення для ніжняга множніка y аперанда без знака. Калі ўваходная шына менш за 36-біт у гэтым рэжыме, вы павінны прадаставіць неабходнае пашырэнне са знакам, каб запоўніць 36-бітны ўваход.
Выкарыстанне менш чым 36-бітнага аперанда ў рэжыме 18 × 18 Plus 36
Гэты былыample паказвае, як наладзіць IP-ядро Cyclone 10 GX Native Fixed Point DSP для выкарыстання працоўнага рэжыму 18 × 18 Plus 36 са знакавымі 12-бітнымі ўваходнымі дадзенымі 101010101010 (двайковы) замест 36-бітнага аперанда.
- Усталюйце фармат прадстаўлення для ніжняга аперанда множніка x: са знакам.
- Усталюйце фармат прадстаўлення для ніжняга множніка y аперанда: без знака.
- Усталюйце шырыню ўваходнай шыны 'bx' на 18.
- Усталюйце шырыню ўваходнай шыны 'by' на 18.
- Увядзіце даныя "111111111111111111" на ўваходную шыну bx.
- Увядзіце даныя "111111101010101010" па шыне ўводу.
Сісталічны рэжым 18 × 18
У сісталічных рэжымах 18 × 18 IP-ядро Cyclone 10 GX Native Fixed Point DSP уключае верхні і ніжні множнікі, уваходны сісталічны рэгістр для верхняга множніка і ланцужковы сісталічны рэгістр для ланцужка ўваходных сігналаў. Калі вы ўключаеце каскад вываду, гэты рэжым падтрымлівае шырыню вываду ў 44 біта. Калі вы ўключаеце функцыю акумулятара без выхаднога каскаду, вы можаце наладзіць выніковую шырыню вываду на 64 біта.
Архітэктура сісталічнага рэжыму 18 × 18
Рэжым 27×27
Пры канфігурацыі рэжымаў 27 × 27 IP-ядро Cyclone 10 GX Native Fixed Point DSP забяспечвае множнік 27 (пад знакам/без знака) × 27 (пад знакам/без знака). Выхадная шына можа падтрымліваць да 64 біт з уключаным каскадам акумулятара/вываду. Гэты рэжым прымяняе ўраўненне resulta = ax * ay.
Архітэктура рэжыму 27 × 27
Дадатковыя модулі
Дадатковыя модулі, даступныя ў Cyclone 10 GX Native Fixed Point DSP IP Core:
- Уваходны каскад
- Папярэдне складальнікі
- Унутраны каэфіцыент
- Акумулятар і выходны каскад
- Канвеерныя рэестры
Уваходны каскад
Функцыя ўваходнага каскаду падтрымліваецца на ay і ўваходнай шыне. Калі вы ўсталюеце для Enable input cascade for input 'ay' значэнне Yes, Cyclone 10 GX Native Fixed Point DSP IP ядро будзе прымаць ўваходы з уваходных сігналаў сканавання замест уваходнай шыны ay. Калі вы ўсталюеце Enable input cascade for 'by' input у Yes, Cyclone 10 GX Native Fixed Point DSP IP ядро будзе прымаць уваходы з a ўваходнай шыны замест ўваходнай шыны.
Рэкамендуецца ўключаць ўваходныя рэгістры для ay і/або by кожны раз, калі ўваходны каскад уключаны для карэктнасці прыкладання.
Вы можаце ўключыць рэгістры затрымкі, каб яны адпавядалі патрабаванням затрымкі паміж уваходным рэгістрам і рэгістрам выхаду. У ядры ёсць 2 рэгістра затрымкі. Верхні рэгістр затрымкі выкарыстоўваецца для ўваходных партоў ay або сканавання, а ніжні рэгістр затрымкі выкарыстоўваецца для выхадных партоў сканавання. Гэтыя рэгістры затрымкі падтрымліваюцца ў поўным рэжыме 18 × 18, сумах 18 рэжымаў 18 × 2 і сісталічных рэжымах 18 × 18.
Папярэдні суматар
Папярэдне дадатчык можа быць наладжаны ў наступных канфігурацыях:
- Два незалежных 18-бітных (са знакам/без знака) предсуматоров.
- Адзін 26-бітны папярэдні суматар.
Калі вы ўключаеце папярэдні суматар у рэжымах множання 18 × 18, ay і az выкарыстоўваюцца ў якасці ўваходнай шыны для верхняга папярэдняга сумата, а by і bz выкарыстоўваюцца ў якасці ўваходнай шыны для ніжняга папярэдняга сумата. Калі вы ўключаеце папярэдні суматар у рэжыме множання 27 × 27, ay і az выкарыстоўваюцца ў якасці ўваходнай шыны для папярэдняга суматара. Папярэдні суматар падтрымлівае аперацыі як складання, так і аднімання. Калі выкарыстоўваюцца абодва папярэдніх суматора ў адным блоку DSP, яны павінны выкарыстоўваць адзін і той жа тып аперацыі (складанне або адніманне).
Унутраны каэфіцыент
Унутраны каэфіцыент можа падтрымліваць да васьмі пастаянных каэфіцыентаў для множнікаў у 18-бітным і 27-бітным рэжымах. Калі вы ўключыце функцыю ўнутранага каэфіцыента, будуць створаны дзве ўваходныя шыны для кіравання выбарам мультыплексара каэфіцыента. Уваходная шына coefsela выкарыстоўваецца для выбару загадзя вызначаных каэфіцыентаў для верхняга множніка, а ўваходная шына адваката выкарыстоўваецца для выбару загадзя вызначаных каэфіцыентаў для ніжняга множніка.
Унутранае сховішча каэфіцыентаў не падтрымлівае дынамічна кіраваныя значэнні каэфіцыентаў, і для выканання такой аперацыі патрабуецца знешняе сховішча каэфіцыентаў.
Акумулятар і выхадны каскад
Акумулятарны модуль можа быць уключаны для выканання наступных аперацый:
- Дзеянне складання або аднімання
- Аперацыя зрушанага акруглення з выкарыстаннем пастаяннага значэння 2N
- Двухканальная назапашванне
Каб дынамічна выконваць аперацыю складання або аднімання акумулятара, кіруйце ўваходным сігналам адмаўлення. Для аперацыі з прадузятым акругленнем вы можаце задаць і загрузіць прадусталяваную канстанту 2N перад уключэннем модуля акумулятара, указаўшы цэлае лік у значэнне параметра N прадусталяванай канстанты. Цэлы лік N павінен быць меншым за 64. Вы можаце дынамічна ўключаць або адключаць выкарыстанне прадусталяванай канстанты, кіруючы сігналам loadconst. Вы можаце выкарыстоўваць гэтую аперацыю ў якасці актыўнага мультыплікацыі круглага значэння ў шлях зваротнай сувязі акумулятара. Загружаны кошт і назапашанае выкарыстанне сігналу ўзаемавыключаюць.
Вы можаце ўключыць падвойны акумулятар, выкарыстоўваючы параметр Уключыць падвойны акумулятар для выканання падвойнага назапашвання. Модуль акумулятара можа падтрымліваць ланцужок некалькіх блокаў DSP для аперацый складання або аднімання шляхам уключэння ўваходнага порта ланцужка і выходнага порта ланцужка. У сісталічным рэжыме 18 × 18 будзе выкарыстоўвацца толькі 44-бітная ланцуговая ўваходная шына і ланцуговая выходная шына. Аднак усе 64-разрадныя ланцужкі ўваходнай шыны павінны быць падлучаны да выходнай шыны ланцужка з папярэдняга блока DSP.
Рэестр трубаправодаў
IP-ядро Cyclone 10 GX Native Fixed Point DSP падтрымлівае адзіны ўзровень рэгістра канвеера. Рэгістр канвеера падтрымлівае да трох крыніц тактавага сігналу і адзін асінхронны сігнал ачысткі для скіду рэгістраў канвеера. Існуе пяць канвеерных рэгістраў:
- канвеер шыны ўводу даных
- субрэгістр канвеера дынамічнага сігналу кіравання
- адмаўляць рэгістр канвеера дынамічнага сігналу кіравання
- назапашваць рэгістр канвеера дынамічнага сігналу кіравання
- loadconst рэгістр канвеера дынамічнага кіравання
Вы можаце ўключыць кожны рэгістр канвеера шыны ўводу даных і рэгістры канвеера дынамічнага сігналу кіравання незалежна адзін ад аднаго. Аднак усе ўключаныя рэгістры канвеера павінны выкарыстоўваць адну і тую ж крыніцу тактавага сігналу.
Тактавая схема
Уваходныя, канвеерныя і выходныя рэгістры ў IP-ядры Cyclone 10 GX Native Fixed Point DSP падтрымліваюць тры крыніцы/ўключэння тактавых сігналаў і два асінхронных ачысткі. Усе ўваходныя рэгістры выкарыстоўваюць aclr[0], а ўсе канвеерныя і выходныя рэгістры выкарыстоўваюць aclr[1]. Кожны тып рэгістра можа выбраць адзін з трох крыніц тактавага сігналу і сігналаў уключэння тактавага сігналу. Калі вы наладжваеце IP-ядро Cyclone 10 GX Native Fixed Point DSP на сісталічны рэжым працы 18 × 18, праграмнае забеспячэнне Intel Quartus Prime усталюе ўваходны сісталічны рэгістр і крыніцу тактавага сігналу ланцуговага сісталічнага рэгістра на тую ж крыніцу тактавага сігналу, што і выхадны рэгістр.
Калі вы ўключыце функцыю падвойнага акумулятара, праграмнае забеспячэнне Intel Quartus Prime усталюе крыніцу тактавага сігналу рэгістра падвойнага акумулятара на тую ж крыніцу тактавага сігналу, што і ўнутраны рэгістр вываду.
Абмежаванні тактавай схемы
На гэтай укладцы паказаны абмежаванні, якія вы павінны прымяніць для ўсіх схем тактавання рэгістра.
| Стан | Абмежаванне |
| Калі ўключаны папярэдні дадатчык | Крыніца тактавага сігналу для ўваходных рэгістраў ay і az павінна быць аднолькавай. |
| Крыніца тактавага сігналу для ўваходных рэгістраў by і bz павінна быць аднолькавай. | |
| Калі рэгістры канвеера ўключаны | Крыніца тактавага сігналу для ўсіх рэгістраў канвеера павінна быць аднолькавай. |
| Пры любым з уваходных рэгістраў для дынамічных сігналаў кіравання | Крыніца тактавага сігналу для ўваходных рэгістраў для sub, collect, loadconst і negate павінна быць аднолькавай. |
Cyclone 10 GX Уласныя IP-сігналы DSP з фіксаванай кропкай
На наступным малюнку паказаны ўваходныя і выходныя сігналы IP-ядра Cyclone 10 GX Native Fixed Point DSP.
Cyclone 10 GX Уласныя IP-сігналы DSP з фіксаванай кропкай
Уваходныя сігналы даных
| Назва сігналу | Тып | Шырыня | Апісанне |
| сякера[] | Увод | 27 | Уваходная шына даных да верхняга множніка. |
| ай[] | Увод | 27 | Уваходная шына даных да верхняга множніка.
Калі папярэдні суматар уключаны, гэтыя сігналы падаюцца ў якасці ўваходных сігналаў для верхняга папярэдняга сумата. |
| я [] | Увод | 26 | Гэтыя сігналы ўваходзяць у верхні папярэдні суматар.
Гэтыя сігналы даступныя, толькі калі ўключаны папярэдні суматар. Гэтыя сігналы недаступныя ў m18×18_plus36 аператыўны рэжым. |
| bx[] | Увод | 18 | Уваходная шына даных да ніжняга множніка.
Гэтыя сігналы недаступныя ў m27×27 аператыўны рэжым. |
| аўтар [] | Увод | 19 | Уваходная шына даных да ніжняга множніка.
Калі папярэдні суматар уключаны, гэтыя сігналы служаць уваходнымі сігналамі для ніжняга папярэдняга сумата. Гэтыя сігналы недаступныя ў m27×27 аператыўны рэжым. |
| bz[] | Увод | 18 | Гэтыя сігналы ўваходзяць у ніжні папярэдні суматар. Гэтыя сігналы даступныя, толькі калі ўключаны папярэдні суматар. Гэтыя сігналы недаступныя ў m27×27 і m18×18_plus36 рэжымы працы. |
Сігналы вываду дадзеных
| Назва сігналу | Тып | Шырыня | Апісанне |
| вынік [] | Выхад | 64 | Выхад шыны дадзеных з верхняга памнажальніка.
Гэтыя сігналы падтрымліваюць да 37 біт для m18×18_поўны аператыўны рэжым. |
| вынікb[] | Выхад | 37 | Выхад шыны даных з ніжняга множніка.
Гэтыя сігналы даступныя толькі ў m18×18_поўны аператыўны рэжым. |
Гадзіннік, уключэнне і ачыстка сігналаў
| Назва сігналу | Тып | Шырыня | Апісанне |
| clk[] | Увод | 3 | Уваходныя тактавыя сігналы для ўсіх рэгістраў.
Гэтыя тактавыя сігналы даступныя толькі ў тым выпадку, калі для любога з рэгістраў уваходу, рэгістра канвеера або рэгістра выхаду ўстаноўлена значэнне Гадзіннік0, Гадзіннік1, або Гадзіннік2. • clk[0] = Гадзіннік0 • clk[1] = Гадзіннік1 • clk[2] = Гадзіннік2 |
| Эна[] | Увод | 3 | Уключэнне гадзінніка для clk[2:0]. Гэты сігнал актыўны-Высокі.
• ena[0] прызначана для Гадзіннік0 • ena[1] прызначана для Гадзіннік1 • ena[2] прызначана для Гадзіннік2 |
| aclr[] | Увод | 2 | Асінхронныя чыстыя ўваходныя сігналы для ўсіх рэгістраў. Гэты сігнал актыўны-Высокі.
Выкарыстоўвайце aclr[0] для ўсіх рэгістраў уводу і выкарыстання aclr[1] для ўсіх рэгістраў канвеера і выхаднога рэгістра. Па змаўчанні гэты сігнал адключаны. |
Дынамічныя сігналы кіравання
| Назва сігналу | Тып | Шырыня | Апісанне |
| суб | Увод | 1 | Уваходны сігнал для складання або аднімання выхаду верхняга множніка з выхадам ніжняга множніка.
• Адмяніце гэты сігнал, каб задаць аперацыю складання. • Падайце гэты сігнал, каб задаць аперацыю аднімання. Па змаўчанні гэты сігнал адключаны. Вы можаце пацвердзіць або адмяніць гэты сігнал падчас выканання.(3) |
| адмаўляць | Увод | 1 | Уваходны сігнал для складання або аднімання сумы верхняга і ніжняга множнікаў з данымі з сігналаў Chainin.
• Адмяніце гэты сігнал, каб задаць аперацыю складання. • Падайце гэты сігнал, каб задаць аперацыю аднімання. Па змаўчанні гэты сігнал адключаны. Вы можаце пацвердзіць або адмяніць гэты сігнал падчас выканання.(3) |
| назапашваць | Увод | 1 | Уваходны сігнал для ўключэння або выключэння функцыі акумулятара.
• Адключыце гэты сігнал, каб адключыць функцыю акумулятара. • Падайце гэты сігнал, каб уключыць функцыю акумулятара. Па змаўчанні гэты сігнал адключаны. Вы можаце пацвердзіць або адмяніць гэты сігнал падчас выканання.(3) |
| канст | Увод | 1 | Уваходны сігнал для ўключэння або выключэння функцыі пастаяннай нагрузкі.
• Адмяніце гэты сігнал, каб адключыць функцыю пастаяннай нагрузкі. • Падайце гэты сігнал, каб уключыць функцыю пастаяннай нагрузкі. Па змаўчанні гэты сігнал адключаны. Вы можаце пацвердзіць або адмяніць гэты сігнал падчас выканання.(3) |
Сігналы ўнутранага каэфіцыента
| Назва сігналу | Тып | Шырыня | Апісанне |
| каэфіцыент [] | Увод | 3 | Уваходныя сігналы выбару для 8 значэнняў каэфіцыента, вызначаных карыстальнікам для верхняга множніка. Значэнні каэфіцыентаў захоўваюцца ва ўнутранай памяці і задаюцца параметрамі каэфіцыент_а_0 каб каэфіцыент_а_7.
• coefsela[2:0] = 000 адносіцца да каэфіцыент_а_0 • coefsela[2:0] = 001 адносіцца да каэфіцыент_а_1 • coelsela[2:0] = 010 адносіцца да каэфіцыент_а_2 • … і гэтак далей. Гэтыя сігналы даступныя, толькі калі ўключана функцыя ўнутранага каэфіцыента. |
| коэфсельб[] | Увод | 3 | Уваходныя сігналы выбару для 8 значэнняў каэфіцыента, вызначаных карыстальнікам для ніжняга множніка. Значэнні каэфіцыентаў захоўваюцца ва ўнутранай памяці і задаюцца параметрамі каэфіцыент_b_0 каб каэфіцыент_b_7.
• coefselb[2:0] = 000 адносіцца да каэфіцыент_b_0 • coefselb[2:0] = 001 адносіцца да каэфіцыент_b_1 • coelselb[2:0] = 010 адносіцца да каэфіцыент_b_2 • … і гэтак далей. Гэтыя сігналы даступныя, толькі калі ўключана функцыя ўнутранага каэфіцыента. |
Уваходныя каскадныя сігналы
| Назва сігналу | Тып | Шырыня | Апісанне |
| сканаваць [] | Увод | 27 | Уваходная шына даных для ўваходнага каскаднага модуля.
Падключыце гэтыя сігналы да сігналаў сканавання ад папярэдняга ядра DSP. |
| праверка [] | Выхад | 27 | Выхадная шына даных уваходнага каскаднага модуля.
Падключыце гэтыя сігналы да сігналаў сканавання наступнага ядра DSP. |
Выхадныя каскадныя сігналы
| Назва сігналу | Тып | Шырыня | Апісанне |
| ланцужок[] | Увод | 64 | Уваходная шына даных для выходнага каскаднага модуля.
Падключыце гэтыя сігналы да ланцуговых сігналаў ад папярэдняга ядра DSP. |
| ланцужок[] | Выхад | 64 | Выхадная шына даных выходнага каскаднага модуля.
Падключыце гэтыя сігналы да сігналаў Chainin наступнага ядра DSP. |
Гісторыя версій дакумента для Cyclone 10 GX Native Fixed Point DSP IP Core Кіраўніцтва карыстальніка
| Дата | Версія | Змены |
| 2017 лістапада | 2017.11.06 | Першапачатковы выпуск. |
Карпарацыя Intel. Усе правы ахоўваюцца. Intel, лагатып Intel і іншыя знакі Intel з'яўляюцца гандлёвымі маркамі карпарацыі Intel або яе даччыных кампаній. Intel гарантуе прадукцыйнасць сваёй FPGA і паўправадніковай прадукцыі ў адпаведнасці з бягучымі спецыфікацыямі ў адпаведнасці са стандартнай гарантыяй Intel, але пакідае за сабой права ўносіць змены ў любыя прадукты і паслугі ў любы час без папярэдняга паведамлення. Intel не нясе ніякай адказнасці або абавязацельстваў, якія вынікаюць з прымянення або выкарыстання любой інфармацыі, прадукту або паслугі, апісаных тут, за выключэннем выпадкаў, прама ўзгодненых Intel у пісьмовай форме. Кліентам Intel рэкамендуецца атрымаць апошнюю версію спецыфікацый прылады, перш чым спадзявацца на любую апублікаваную інфармацыю і перад размяшчэннем заказаў на прадукты ці паслугі.
Іншыя назвы і брэнды могуць быць заяўлены як уласнасць іншых.
Дакументы / Рэсурсы
 |
intel UG-20094 Cyclone 10 GX Native Fixed Point DSP IP Core [pdfКіраўніцтва карыстальніка UG-20094 Cyclone 10 GX Native Fixed Point DSP IP Core, UG-20094, Cyclone 10 GX Native Fixed Point DSP IP Core, Native Fixed Point DSP IP Core, Fixed Point DSP IP Core, DSP IP Core |
