intel UG-20094 Cyclone 10 GX Native Fixed Point DSP IP Core Korisnički priručnik

Intel Cyclone® 10 GX Native Fixed Point DSP IP jezgra instancira i kontrolira jedan Intel Cyclone 10 GX blok digitalne obrade signala promjenjive preciznosti (DSP). Cyclone 10 GX Native Fixed Point DSP IP jezgra dostupna je samo za Intel Cyclone 10 GX uređaje.

Cyclone 10 GX izvorni DSP IP Core funkcionalni blok dijagram fiksne točke

Povezane informacije
Uvod u Intel FPGA IP jezgre.

Cyclone 10 GX Native Fixed Point DSP IP Core Features

Cyclone 10 GX Native Fixed Point DSP IP jezgra podržava sljedeće značajke:

Visokoučinkovite, energetski optimizirane i potpuno registrirane operacije množenja
18-bitne i 27-bitne duljine riječi

Dva množitelja 18 × 19 ili jedan množitelj 27 × 27 po DSP bloku
Ugrađeno zbrajanje, oduzimanje i 64-bitni dvostruki akumulacijski registar za kombiniranje rezultata množenja

Kaskadno 19-bitno ili 27-bitno kada je pred-zbrajalo onemogućeno i kaskadno 18-bitno kada se pred-zbrajalo koristi za formiranje linije odgode dodira za aplikaciju filtriranja
Kaskadna 64-bitna izlazna sabirnica za širenje izlaznih rezultata iz jednog bloka u sljedeći blok bez vanjske logičke podrške

Tvrdi predzbrajač podržan u 19-bitnim i 27-bitnim načinima rada za simetrične filtre
Interna banka registara koeficijenata u 18-bitnom i 27-bitnom načinu rada za implementaciju filtera

18-bitni i 27-bitni sistolički filtri konačnog impulsnog odziva (FIR) s distribuiranim izlaznim zbrajačem

Početak rada

Ovo poglavlje daje opći pregledview tijeka dizajna Intel FPGA IP jezgre koji će vam pomoći da brzo započnete s Cyclone 10 GX izvornom DSP IP jezgrom s fiksnom točkom. Intel FPGA IP biblioteka instalirana je kao dio procesa instalacije Intel Quartus® Prime. Možete odabrati i parametrirati bilo koju Intelovu FPGA IP jezgru iz biblioteke. Intel nudi integrirani uređivač parametara koji vam omogućuje da prilagodite Intel FPGA DSP IP jezgru za podršku širokom spektru aplikacija. Uređivač parametara vodi vas kroz postavljanje vrijednosti parametara i odabir opcijskih priključaka.

Povezane informacije

Uvod u Intel FPGA IP jezgre
Pruža opće informacije o svim Intel FPGA IP jezgrama, uključujući parametriranje, generiranje, nadogradnju i simulaciju IP jezgri.

Stvaranje IP-a neovisnog o verziji i simulacijskih skripti dizajnera platforme (standardnih).
Izradite simulacijske skripte koje ne zahtijevaju ručna ažuriranja za nadogradnju softvera ili IP verzije.
Najbolje prakse upravljanja projektima
Smjernice za učinkovito upravljanje i prenosivost vašeg projekta i IP-a files.

Cyclone 10 GX izvorne fiksne točke DSP IP Postavke osnovnih parametara

Cyclone 10 GX Native Fixed Point DSP IP jezgru možete prilagoditi određivanjem parametara pomoću uređivača parametara u softveru Intel Quartus Prime.

Tab načina rada

Parametar	IP generirani parametar	Vrijednost	Opis
Odaberite način rada	način operacije	m18×18_full m18×18_sumof2 m18×18_plus36 m18×18_systolic m27×27	Odaberite željeni način rada.
Konfiguracija množitelja
Format reprezentacije za gornji množitelj x operand	potpisano_maks	potpisan nepotpisan	Navedite format reprezentacije za gornji množitelj x operand.

Parametar	IP generirani parametar	Vrijednost	Opis
Format reprezentacije za gornji množitelj y operand	potpisan_svibanj	potpisan nepotpisan	Odredite format reprezentacije za gornji množnik y operand.
Format reprezentacije za donji množitelj x operand	signed_mbx	potpisan nepotpisan	Navedite format reprezentacije za donji množitelj x operand.
Format reprezentacije za donji množitelj y operand	signed_mby	potpisan nepotpisan	Odredite format reprezentacije za donji množitelj y operand. Uvijek odaberite nepotpisan za m18×18_plus36 .
Omogućite 'sub' priključak	omogućiti_pod	Ne Da	Odaberite Da omogućiti podluka.
Registrirajte ulaz 'pod' množitelja	pod_sat	Ne Sat0 Sat1 Sat2	Odaberite Sat 0, Sat 1, ili Sat 2 za omogućavanje i određivanje signala ulaznog takta za pomoćni ulazni registar.
Ulazna kaskada
Omogući kaskadu unosa za 'ay' unos	ay_use_scan_in	Ne Da	Odaberite Da kako biste omogućili ulazni kaskadni modul za svaki unos podataka. Kada omogućite ulazni kaskadni modul, Cyclone 10 GX Native Fixed Point DSP IP jezgra koristi ulazne signale scanin kao ulaz umjesto ay ulaznih signala.
Omogući kaskadu unosa za unos 'by'	by_use_scan_in	Ne Da	Odaberite Da za omogućavanje ulaznog kaskadnog modula za unos podataka. Kada omogućite ulazni kaskadni modul, Cyclone 10 GX izvorna fiksna točka DSP IP jezgra koristi ay ulazne signale kao ulaz umjesto by ulaznih signala.
Omogući registar kašnjenja podataka	odgoda_skeniranja_out_ay	Ne Da	Odaberite Da kako bi se omogućio registar kašnjenja između a i ulaznih registara. Ova značajka nije podržana u m18×18_plus36 i m27x27 način rada.

Parametar	IP generirani parametar	Vrijednost	Opis
Omogući podatke registrom kašnjenja	odgoda_skeniranja_out_by	Ne Da	Odaberite Da kako bi se omogućio registar kašnjenja između ulaznih registara i izlazne sabirnice skeniranja. Ova značajka nije podržana u m18×18_plus36 i m27x27 način rada.
Omogući port skeniranja	gui_scanout_enable	Ne Da	Odaberite Da omogućiti izlazna sabirnica skeniranja.
širina izlazne sabirnice 'scanout'	scan_out_width	1–27 (prikaz, ostalo).	Odredite širinu izlazna sabirnica skeniranja.
Konfiguracija podataka 'x'
'ax' širina ulazne sabirnice	širina_sjekire	1–27 (prikaz, ostalo).	Odredite širinu ax ulazna sabirnica.(1)
Registrirajte ulaz 'ax' množitelja	sjekira_sat	Ne Sat0 Sat1 Sat2	Odaberite Sat 0, Sat 1, ili Sat 2 za omogućavanje i određivanje signala ulaznog takta za ulazni registar axe. ax ulazni registar nije dostupan ako postavite 'ax' izvor operanda do 'coef'.
'bx' širina ulazne sabirnice	bx_width	1–18 (prikaz, ostalo).	Odredite širinu bx ulazna sabirnica.(1)
Registrirajte ulaz 'bx' množitelja	bx_sat	Ne Sat0 Sat1 Sat2	Odaberite Sat 0, Sat 1, ili Sat 2 za omogućavanje i određivanje signala ulaznog takta za bx ulazni registar. bx ulazni registar nije dostupan ako postavite 'bx' izvor operanda do 'coef'.
Konfiguracija podataka 'y'
'ay' ili 'scanin' širina sabirnice	ay_scan_in_width	1–27 (prikaz, ostalo).	Navedite širinu ulazne sabirnice ay ili scanin.(1)
Registrirajte unos 'ay' ili unos 'scanin' množitelja	ay_scan_in_clock	Ne Sat0 Sat1 Sat2	Odaberite Sat 0, Sat 1, ili Sat 2 da biste omogućili i specificirali ulazni signal takta za ay ili scanin ulazni registar.
'by' širina ulazne sabirnice	po_širini	1–19 (prikaz, ostalo).	Navedite širinu ulazne sabirnice.(1)

Parametar	IP generirani parametar	Vrijednost	Opis
Registrirajte unos 'by' množitelja	by_clock	Ne Sat0 Sat1 Sat2	Odaberite Sat 0, Sat 1, ili Sat 2 kako biste omogućili i odredili ulazni signal takta za by ili scanin ulazni registar.(1)
Konfiguracija izlaza 'rezultat'
'resulta' širina izlazne sabirnice	rezultat_a_širina	1–64 (prikaz, ostalo).	Odredite širinu izlazna sabirnica rezultata.
širina izlazne sabirnice 'resultb'	rezultat_b_širina	1–64 (prikaz, ostalo).	Odredite širinu izlazne sabirnice resultb. resultb dostupan samo kada se koristi operation_mode m18×18_pun.
Koristite izlazni registar	izlazni_takt	Ne Sat0 Sat1 Sat2	Odaberite Sat 0, Sat 1, ili Sat 2 omogućiti i specificirati ulazni taktni signal za outputa i resultb izlazne registre.

Kartica prethodnog zbroja

Parametar	IP generirani parametar	Vrijednost	Opis
'ay' izvor operanda	operand_source_may	input pretadder	Navedite izvor operanda za bilo koji unos. Izaberi predsabirač kako biste omogućili modul predzbrajatelja za gornji množitelj. Postavke za a i po izvoru operanda moraju biti iste.
'po' izvoru operanda	izvor_operanda_mby	input pretadder	Odredite izvor operanda za unos. Izaberi predsabirač kako biste omogućili modul predzbrajatelja za donji množitelj. Postavke za a i izvor operanda moraju biti iste.
Postavite operaciju prije zbrajanja na oduzimanje	predzbrajalo_oduzimanje_a	Ne Da	Odaberite Da za određivanje operacije oduzimanja za modul predzbrajatelja za gornji množitelj. Postavke prethodnog zbrajala za gornji i donji množitelj moraju biti iste.
Postavite operaciju prethodnog zbrojila b na oduzimanje	predzbrajalo_oduzimanje_b	Ne Da	Odaberite Da za navođenje operacije oduzimanja za modul predzbrajatelja za donji množitelj. Postavke prethodnog zbrajala za gornji i donji množitelj moraju biti iste.
Konfiguracija podataka 'z'
'az' širina ulazne sabirnice	az_width	1–26 (prikaz, ostalo).	Navedite širinu az ulazne sabirnice.(1)
Registrirajte ulaz 'az' množitelja	az_sat	Ne Sat0 Sat1 Sat2	Odaberite Sat 0, Sat 1, ili Sat 2 za omogućavanje i specificiranje signala ulaznog takta za az ulazne registre. Postavke sata za ay i az ulazne registre moraju biti iste.
'bz' širina ulazne sabirnice	bz_width	1–18 (prikaz, ostalo).	Navedite širinu bz ulazne sabirnice.(1)
Registrirajte ulaz 'bz' množitelja	bz_sat	Ne Sat0 Sat1 Sat2	Odaberite Sat 0, Sat 1, ili Sat 2 za omogućavanje i specificiranje signala ulaznog takta za bz ulazne registre. Postavke sata za by i bz ulazne registre moraju biti iste.

Interni koeficijent Tab

Parametar	IP generirani parametar	Vrijednost	Opis
'ax' izvor operanda	operand_source_max	ulazni koef	Navedite izvor operanda za ax ulaznu sabirnicu. Izaberi koef kako bi se omogućio interni modul koeficijenta za gornji množitelj. Odaberite Ne za Registrirajte ulaz 'ax' množitelja parametar kada omogućite značajku internog koeficijenta.

Parametar	IP generirani parametar	Vrijednost	Opis
			Postavke za izvor operanda ax i bx moraju biti iste.
'bx' izvor operanda	operand_source_mbx	ulazni koef	Navedite izvor operanda za bx ulaznu sabirnicu. Izaberi koef kako bi se omogućio interni modul koeficijenta za gornji množitelj. Odaberite Ne za Registrirajte ulaz 'bx' množitelja parametar kada omogućite značajku internog koeficijenta. Postavke za izvor operanda ax i bx moraju biti iste.
'coefsel' Konfiguracija ulaznog registra
Registrirajte ulaz 'coefsela' množitelja	coef_sel_a_sat	Ne Sat0 Sat1 Sat2	Odaberite Sat 0, Sat 1, ili Sat 2 kako bi se omogućio i odredio ulazni taktni signal za ulazne registre coefsela.
Registrirajte ulaz 'coefselb' množitelja	coef_sel_b_sat	Ne Sat0 Sat1 Sat2	Odaberite Sat 0, Sat 1, ili Sat 2 omogućiti i specificirati ulazni taktni signal za coefselb ulazne registre.
Konfiguracija pohrane koeficijenata
koef_a_0–7	koef_a_0–7	Cijeli broj	Navedite vrijednosti koeficijenata za ulaznu sabirnicu axe. Za 18-bitni radni način maksimalna ulazna vrijednost je 218 – 1. Za 27-bitni rad maksimalna vrijednost je 227 – 1.
koef_b_0–7	koef_b_0–7	Cijeli broj	Navedite vrijednosti koeficijenata za bx ulaznu sabirnicu.

Kartica Akumulator/Izlazna kaskada

Parametar	IP generirani parametar	Vrijednost	Opis
Omogući port 'akumulacije'	omogućiti_akumulirati	Ne Da	Odaberite Da omogućiti port akumulatora.
Omogući 'negativni' port	omogućiti_negat	Ne Da	Odaberite Da omogućiti negirati luku.
Omogući port 'loadconst'	enable_loadconst	Ne Da	Odaberite Da omogućiti loadconst priključak.
Registrirajte ulaz 'akumulirati' akumulatora	akumulirati_sat	Ne Sat0 Sat1 Sat2	Odaberite Sat 0 , Sat 1, ili Sat 2 omogućiti i specificirati ulazni signal takta za akumulirane ulazne registre.

Parametar	IP generirani parametar	Vrijednost	Opis
Registrirajte ulaz 'loadconst' akumulatora	opterećenje_konst_sat	Ne Sat0 Sat1 Sat2	Odaberite Sat 0, Sat 1, ili Sat 2 omogućiti i specificirati ulazni taktni signal za loadconst ulazne registre.
Registrirajte ulaz 'negacija' jedinice za zbrajanje	negirati_sat	Ne Sat0 Sat1 Sat2	Odaberite Sat 0, Sat 1, ili Sat 2 kako bi se omogućio i odredio ulazni taktni signal za negativne ulazne registre.
Omogući dvostruki akumulator	omogućiti_double_accum	Ne Da	Odaberite Da kako biste omogućili značajku dvostrukog akumulatora.
N vrijednost unaprijed postavljene konstante	load_const_vrijednost	0 – 63	Navedite unaprijed postavljenu konstantnu vrijednost. Ova vrijednost može biti 2N gdje N je unaprijed postavljena konstantna vrijednost.
Omogući priključak za povezivanje	koristi_chainadder	Ne Da	Odaberite Da kako bi se omogućio izlazni kaskadni modul i lančana ulazna sabirnica. Izlazna kaskadna značajka nije podržana u m18×18_pun način operacije.
Omogući lančani priključak	gui_chainout_enable	Ne Da	Odaberite Da kako bi se omogućila lančana izlazna sabirnica. Izlazna kaskadna značajka nije podržana u m18×18_pun način operacije.

Tablica cjevovoda

Parametar	IP generirani parametar	Vrijednost	Opis
Dodaj ulazni registar cjevovoda signalu ulaznih podataka (x/y/z/coefsel)	ulazni_sat_cijevovoda	Ne Sat0 Sat1 Sat2	Odaberite Sat 0, Sat 1, ili Sat 2 za omogućavanje i određivanje ulaznog signala takta za x, y, z, coefsela i coefselb ulazne registre cjevovoda.
Dodajte ulazni registar cjevovoda 'sub' podatkovnom signalu	sat_pod_cijevovoda	Ne Sat0 Sat1 Sat2	Odaberite Sat 0, Sat 1, ili Sat 2 kako bi se omogućio i odredio ulazni taktni signal za ulazni registar podcijevovoda. (2)
Dodajte ulazni registar cjevovoda signalu 'akumulacije' podataka	accum_pipeline_clock	Ne Sat0 Sat1 Sat2	Odaberite Sat 0, Sat 1, ili Sat 2 za omogućavanje i navođenje signala ulaznog takta za akumulirani ulazni registar cjevovoda.(2)
Dodajte ulazni registar cjevovoda podatkovnom signalu 'loadconst'	load_const_pipeline_clock	Ne Sat0 Sat1 Sat2	Odaberite Sat 0, Sat 1, ili Sat 2 za omogućavanje i navođenje signala ulaznog takta za ulazni registar cjevovoda loadconst.(2)
Dodajte ulazni registar cjevovoda 'negativnom' podatkovnom signalu	negirati_sat_cijevovoda	Ne Sat0 Sat1 Sat2	Odaberite Sat 0, Sat 1, ili Sat 2 za omogućavanje i specificiranje signala ulaznog takta za ulazni registar negativnog cjevovoda.(2)

Maksimalna širina ulaznih podataka po načinu rada
Možete prilagoditi širinu podataka za x, y i z ulaze kako je navedeno u tablici.

Svi ulazni registri cjevovoda za dinamičke upravljačke signale moraju imati istu postavku sata.

Način rada	Maksimalna širina ulaznih podataka
	ax	ay	az	bx	by	bz
Bez predzbrajatelja ili internog koeficijenta
m18×18_pun	18 (potpisano) 18 (nepotpisan)	19 (potpisano) 18 (nepotpisano)	Nije korišten	18 (potpisano) 18 (nepotpisan)	19 (potpisano) 18 (nepotpisan)	Nije korišten
m18×18_zbroj2
m18×18_sistolički
m18×18_plus36
m27×27	27 (potpisano) 27 (nepotpisano)		Nije korišten
Samo sa značajkom prethodnog dodavača
m18×18_pun	18 (potpisano) 18 (nepotpisano)
m18×18_zbroj2
m18×18_sistolički
m27×27	27 (potpisano) 27 (nepotpisan)	26 (potpisano) 26 (nepotpisano)		Nije korišten
Samo sa značajkom internog koeficijenta
m18×18_pun	Nije korišten	19 (potpisano) 18 (nepotpisano)	Nije korišten		19 (potpisano) 18 (nepotpisan)	Nije korišten
m18×18_zbroj2
m18×18_sistolički
m27×27		27 (potpisano) 27 (nepotpisano)			Nije korišten

Funkcionalni opis

Cyclone 10 GX Native Fixed Point DSP IP jezgra sastoji se od 2 arhitekture; 18 × 18 množenje i 27 × 27 množenje. Svaka instancacija Cyclone 10 GX izvorne fiksne točke DSP IP jezgre generira samo 1 od 2 arhitekture ovisno o odabranim načinima rada. Možete omogućiti izborne module za svoju aplikaciju.

Povezane informacije
DSP blokovi promjenjive preciznosti u poglavlju Intel Cyclone 10 GX Devices, Intel Cyclone 10 GX Core Fabric i Priručnik za I/O opće namjene.

Načini rada

Cyclone 10 GX Native Fixed Point DSP IP jezgra podržava 5 načina rada:

Puni način rada 18 × 18

18 × 18 Zbroj 2 načina
Način rada 18 × 18 Plus 36
Sistolički mod 18 × 18
Način 27 × 27

Puni način rada 18 × 18
Kada je konfiguriran kao 18 × 18 full mode, Cyclone 10 GX Native Fixed Point DSP IP jezgra radi kao dvije nezavisne 18 (signed/unsigned) × 19 (signed) ili 18
(predznak/nepredznak) × 18 (nepredznak) množitelja s 37-bitnim izlazom. Ovaj način rada primjenjuje sljedeće jednadžbe:

rezultat = sjekira * ay
rezultatb = bx * po

Arhitektura punog načina rada 18 × 18

18 × 18 Zbroj 2 načina
U 18 × 18 Sum of 2 načina, Cyclone 10 GX Native Fixed Point DSP IP jezgra omogućuje gornje i donje množitelje i generira rezultat zbrajanja ili oduzimanja između 2 množitelja. Poddinamički kontrolni signal kontrolira zbrajalo za izvođenje operacija zbrajanja ili oduzimanja. Rezultat izlazne širine Cyclone 10 GX izvorne fiksne točke DSP IP jezgre može podržati do 64 bita kada omogućite akumulator/izlaznu kaskadu. Ovaj način rada primjenjuje jednadžbu rezultata =[±(ax * ay) + (bx * by)].

18 × 18 zbroj 2 načina arhitekture

Način rada 18 × 18 Plus 36
Kada je konfiguriran kao način rada 18 × 18 Plus 36, Cyclone 10 GX Native Fixed Point DSP IP jezgra omogućuje samo gornji množitelj. Ovaj način rada primjenjuje jednadžbu resulta = (ax * ay) + concatenate(bx[17:0],by[17:0]).

18 × 18 Plus 36 Mode Arhitektura

Kada koristite ovaj način, format prikaza za donje množitelje y operand morate postaviti na bez predznaka. Kada je ulazna sabirnica manja od 36-bita u ovom načinu rada, od vas se traži da osigurate potrebno proširenje s predznakom da popunite 36-bitni ulaz.

Korištenje manje od 36-bitnog operanda u načinu rada 18 × 18 Plus 36
Ovaj bivšiample pokazuje kako konfigurirati IP jezgru Cyclone 10 GX Native Fixed Point DSP za korištenje 18 × 18 Plus 36 operativnog načina s predpisanim 12-bitnim ulaznim podacima od 101010101010 (binarni) umjesto 36-bitnog operanda.

Postavite format prikaza za donji množitelj x operand: na predznak.
Postavite format prikaza za donji množitelj y operand: na bez predznaka.
Postavite 'bx' širinu ulazne sabirnice na 18.

Postavite širinu ulazne sabirnice 'by' na 18.
Osigurajte podatke '111111111111111111' na bx ulaznu sabirnicu.
Dostavite podatke '111111101010101010' ulaznom sabirnicom.

Sistolički mod 18 × 18
U 18 × 18 sistoličkim načinima rada, Cyclone 10 GX izvorna fiksna točka DSP IP jezgra omogućuje gornje i donje množitelje, ulazni sistolički registar za gornji množitelj i lančani sistolički registar za lanac ulaznih signala. Kada omogućite izlaznu kaskadu, ovaj način rada podržava izlaznu širinu rezultata od 44 bita. Kada omogućite značajku akumulatora bez izlazne kaskade, možete konfigurirati izlaznu širinu rezultata na 64 bita.

Arhitektura sistoličkog načina rada 18 × 18

Način 27 × 27
Kada je konfiguriran kao način rada 27 × 27, Cyclone 10 GX izvorna DSP IP jezgra s fiksnom točkom omogućuje množitelj 27 (predpisan/nepredpisan) × 27 (predpisan/nepredpisan). Izlazna sabirnica može podržavati do 64 bita s omogućenom kaskadom akumulatora/izlaza. Ovaj način rada primjenjuje jednadžbu resulta = ax * ay.

Arhitektura načina rada 27 × 27

Neobvezni moduli

Opcijski moduli dostupni u Cyclone 10 GX izvornoj fiksnoj točki DSP IP Core su:

Ulazna kaskada
Predzbrajači

Interni koeficijent
Akumulator i izlazna kaskada
Registri cjevovoda

Ulazna kaskada
Značajka ulazne kaskade podržana je na ay i ulaznom sabirnicom. Kada postavite Enable input cascade for 'ay' input na Yes, Cyclone 10 GX Native Fixed Point DSP IP jezgra će uzimati ulaze iz ulaznih signala skeniranja umjesto ay ulazne sabirnice. Kada postavite Enable input cascade for 'by' input na Yes, Cyclone 10 GX Native Fixed Point DSP IP jezgra će primati ulaze s ulazne sabirnice umjesto s ulazne sabirnice.

Preporuča se omogućiti ulazne registre za ay i/ili by kad god je ulazna kaskada omogućena radi ispravnosti aplikacije.

Možete omogućiti registre kašnjenja da odgovaraju zahtjevu latencije između ulaznog registra i izlaznog registra. Postoje 2 registra kašnjenja u jezgri. Gornji registar odgode koristi se za ulazne priključke ay ili scan-in, dok se donji registar odgode koristi za izlazne priključke za skeniranje. Ovi registri kašnjenja podržani su u punom načinu rada 18 × 18, zbroju 18 načina rada 18 × 2 i sistoličkom načinu rada 18 × 18.

Predzbrajalo

Prethodno zbrajalo može se konfigurirati u sljedećim konfiguracijama:

Dva neovisna 18-bitna (predznačena/nepredpisana) predzbrajala.

Jedan 26-bitni predzbrajač.

Kada omogućite predzbrajalo u načinima množenja 18 × 18, ay i az se koriste kao ulazna sabirnica za gornji predzbrajalo dok se by i bz koriste kao ulazna sabirnica za donje predzbrajalo. Kada omogućite predzbrajalo u načinu množenja 27 × 27, ay i az koriste se kao ulazna sabirnica za predzbrajalo. Prethodno zbrajalo podržava operacije zbrajanja i oduzimanja. Kada se koriste oba pred-zbrajala unutar istog DSP bloka, oni moraju dijeliti isti tip operacije (bilo zbrajanje ili oduzimanje).

Interni koeficijent
Interni koeficijent može podržati do osam konstantnih koeficijenata za množitelje u 18-bitnom i 27-bitnom načinu rada. Kada omogućite značajku internog koeficijenta, generirat će se dvije ulazne sabirnice za kontrolu odabira multipleksera koeficijenata. Ulazna sabirnica coefsela koristi se za odabir unaprijed definiranih koeficijenata za gornji množitelj, a ulazna sabirnica savjetnika koristi se za odabir unaprijed definiranih koeficijenata za donji množitelj.

Unutarnja pohrana koeficijenata ne podržava dinamički upravljive vrijednosti koeficijenata i za izvođenje takve operacije potrebna je vanjska pohrana koeficijenata.

Akumulator i izlazna kaskada

Modul akumulatora može se omogućiti za obavljanje sljedećih operacija:

Operacija zbrajanja ili oduzimanja
Operacija pristranog zaokruživanja korištenjem konstantne vrijednosti od 2N
Dvokanalna akumulacija

Za dinamičko izvođenje operacije zbrajanja ili oduzimanja akumulatora, kontrolirajte negativni ulazni signal. Za operaciju pristranog zaokruživanja, možete navesti i učitati unaprijed postavljenu konstantu od 2N prije nego što se modul akumulatora omogući određivanjem cijelog broja za vrijednost parametra N unaprijed postavljene konstante. Cijeli broj N mora biti manji od 64. Možete dinamički omogućiti ili onemogućiti korištenje unaprijed postavljene konstante kontroliranjem loadconst signala. Ovu operaciju možete koristiti kao aktivno miješanje zaokružene vrijednosti u povratni put akumulatora. Učitani trošak i akumulirana upotreba signala međusobno se isključuju.

Možete omogućiti dvostruki akumulacijski registar pomoću parametra Omogući dvostruki akumulator za izvođenje dvostrukog akumuliranja. Akumulatorski modul može podržati ulančavanje višestrukih DSP blokova za operacije zbrajanja ili oduzimanja omogućavanjem ulančavanja ulaznog priključka i ulančanog izlaznog priključka. U sistoličkom načinu rada 18 × 18 koristit će se samo 44-bitna lančana ulazna sabirnica i lančana izlazna sabirnica. Međutim, svi 64-bitni lanci u ulaznoj sabirnici moraju biti spojeni na lančanu izlaznu sabirnicu iz prethodnog DSP bloka.

Registar cjevovoda

Cyclone 10 GX Native Fixed Point DSP IP jezgra podržava jednu razinu registra cjevovoda. Registar cjevovoda podržava do tri izvora takta i jedan asinkroni jasni signal za resetiranje registara cjevovoda. Postoji pet registara cjevovoda:

ulazna sabirnica podataka cjevovodni registar
sub dinamički kontrolni signalni registar cjevovoda

negirati dinamički upravljački signal pipeline register
akumulirati dinamički kontrolni signal pipeline register
loadconst dinamički kontrolni registar cjevovoda

Možete odlučiti omogućiti neovisne registre cjevovoda sabirnice unosa podataka i registre cjevovoda dinamičkog upravljačkog signala. Međutim, svi omogućeni registri cjevovoda moraju koristiti isti izvor takta.

Taktna shema

Ulazni, cjevovodni i izlazni registri u Cyclone 10 GX izvornoj DSP IP jezgri fiksne točke podržavaju tri izvora/omogućavanja takta i dva asinkrona brisanja. Svi ulazni registri koriste aclr[0], a svi cjevovodni i izlazni registri koriste aclr[1]. Svaki tip registra može odabrati jedan od tri izvora takta i signale za uključivanje takta. Kada konfigurirate Cyclone 10 GX Native Fixed Point DSP IP jezgru na 18 × 18 sistolički način rada, Intel Quartus Prime softver će postaviti izvor sata ulaznog sistoličkog registra i lančanog sistoličkog registra na isti izvor takta kao interni izlazni registar.

Kada omogućite značajku dvostrukog akumulatora, softver Intel Quartus Prime postavit će izvor takta registra dvostrukog akumulatora na isti izvor takta kao interni izlazni registar.

Ograničenja taktne sheme
Ova kartica prikazuje ograničenja koja morate primijeniti za sve sheme takta registra.

Stanje	Ograničenje
Kada je omogućen prethodni zbrajač	Izvor takta za ay i az ulazne registre mora biti isti.

	Izvor takta za by i bz ulazne registre mora biti isti.
Kada su registri cjevovoda omogućeni	Izvor takta za sve registre cjevovoda mora biti isti.
Kada bilo koji od ulaznih registara za dinamičke upravljačke signale	Izvor takta za ulazne registre za pod, akumulaciju, loadconst i negaciju mora biti isti.

Cyclone 10 GX izvorni DSP IP jezgreni signali s fiksnom točkom

Sljedeća slika prikazuje ulazne i izlazne signale Cyclone 10 GX izvorne fiksne točke DSP IP jezgre.

Cyclone 10 GX izvorni DSP IP jezgreni signali s fiksnom točkom

Ulazni signali podataka

Naziv signala	Tip	Širina	Opis
sjekira[]	Ulazni	27	Ulazna podatkovna sabirnica do gornjeg množitelja.
da[]	Ulazni	27	Ulazna podatkovna sabirnica do gornjeg množitelja. Kada je predzbrajalo omogućeno, ti se signali poslužuju kao ulazni signali za gornji predzbrajač.
az[]	Ulazni	26	Ovi signali su ulazni signali za gornji predzbrajač. Ovi signali su dostupni samo kada je omogućen predzbrajatelj. Ovi signali nisu dostupni u m18×18_plus36 način rada.
bx[]	Ulazni	18	Ulazna podatkovna sabirnica do donjeg množitelja. Ovi signali nisu dostupni u m27×27 način rada.
po[]	Ulazni	19	Ulazna podatkovna sabirnica do donjeg množitelja. Kada je predzbrajalo omogućeno, ovi signali služe kao ulazni signali za donji predzbrajač. Ovi signali nisu dostupni u m27×27 način rada.
bz[]	Ulazni	18	Ovi signali su ulazni signali donjeg predzbrajača. Ovi signali su dostupni samo kada je omogućen predzbrajatelj. Ovi signali nisu dostupni u m27×27 i m18×18_plus36 načini rada.

Izlazni signali podataka

Naziv signala	Tip	Širina	Dekripcija
rezultat[]	Izlaz	64	Izlazna sabirnica podataka iz gornjeg množitelja. Ovi signali podržavaju do 37 bita za m18×18_pun način rada.
rezultatb[]	Izlaz	37	Izlazna sabirnica podataka iz donjeg množitelja. Ovi signali dostupni su samo u m18×18_pun način rada.

Sat, uključivanje i brisanje signala

Naziv signala	Tip	Širina	Opis
clk[]	Ulazni	3	Ulazni taktni signali za sve registre. Ovi signali takta dostupni su samo ako je bilo koji od ulaznih registara, registara cjevovoda ili izlaznih registara postavljen na Sat 0, Sat 1, ili Sat 2. • clk[0] = Sat 0 • clk[1] = Sat 1 • clk[2] = Sat 2
ena[]	Ulazni	3	Omogući sat za clk[2:0]. Ovaj signal je aktivan-visok. • ena[0] je za Sat 0 • ena[1] je za Sat 1 • ena[2] je za Sat 2
aclr[]	Ulazni	2	Asinkroni jasni ulazni signali za sve registre. Ovaj signal je aktivan-visok. Koristiti aclr[0] za sve ulazne registre i korištenje aclr[1] za sve registre cjevovoda i izlazni registar. Prema zadanim postavkama, ovaj signal je poništen.

Dinamički kontrolni signali

Naziv signala	Tip	Širina	Opis
pod	Ulazni	1	Ulazni signal za zbrajanje ili oduzimanje izlaza gornjeg množitelja s izlazom donjeg množitelja. • Poništite ovaj signal za određivanje operacije zbrajanja. • Potvrdite ovaj signal za određivanje operacije oduzimanja. Prema zadanim postavkama, ovaj signal je poništen. Možete potvrditi ili poništiti ovaj signal tijekom vremena izvođenja.(3)
negirati	Ulazni	1	Ulazni signal za dodavanje ili oduzimanje zbroja gornjeg i donjeg množitelja s podacima iz lančanih signala. • Poništite ovaj signal za određivanje operacije zbrajanja. • Potvrdite ovaj signal za određivanje operacije oduzimanja. Prema zadanim postavkama, ovaj signal je poništen. Možete potvrditi ili poništiti ovaj signal tijekom vremena izvođenja.(3)
akumulirati	Ulazni	1	Ulazni signal za omogućavanje ili onemogućavanje značajke akumulatora. • Isključite ovaj signal kako biste onemogućili značajku akumulatora. • Potvrdite ovaj signal kako biste omogućili značajku akumulatora. Prema zadanim postavkama, ovaj signal je poništen. Možete potvrditi ili poništiti ovaj signal tijekom vremena izvođenja.(3)
loadconst	Ulazni	1	Ulazni signal za omogućavanje ili onemogućavanje značajke konstante opterećenja. • Isključite ovaj signal kako biste onemogućili značajku konstante opterećenja. • Potvrdite ovaj signal kako biste omogućili značajku konstante opterećenja. Prema zadanim postavkama, ovaj signal je poništen. Možete potvrditi ili poništiti ovaj signal tijekom vremena izvođenja.(3)

Interni koeficijent signala

Naziv signala

Tip

Širina

Opis

coefsela[]

Ulazni

Ulazni signali odabira za 8 vrijednosti koeficijenata definiranih od strane korisnika za gornji množitelj. Vrijednosti koeficijenata pohranjene su u internoj memoriji i specificirane parametrima koef_a_0 do koef_a_7.

• coefsela[2:0] = 000 odnosi se na koef_a_0

• coefsela[2:0] = 001 odnosi se na koef_a_1

• coelsela[2:0] = 010 odnosi se na koef_a_2

• … i tako dalje.

Ovi signali su dostupni samo kada je omogućena značajka internog koeficijenta.

coefselb[]

Ulazni

Ulazni signali odabira za 8 vrijednosti koeficijenata definiranih od strane korisnika za donji množitelj. Vrijednosti koeficijenata pohranjene su u internoj memoriji i specificirane parametrima koef_b_0 do koef_b_7.

• coefselb[2:0] = 000 odnosi se na koef_b_0

• coefselb[2:0] = 001 odnosi se na koef_b_1

• coelselb[2:0] = 010 odnosi se na koef_b_2

• … i tako dalje.

Ovi signali su dostupni samo kada je omogućena značajka internog koeficijenta.

Ulazni kaskadni signali

Naziv signala	Tip	Širina	Opis
skeniranje[]	Ulazni	27	Ulazna podatkovna sabirnica za ulazni kaskadni modul. Povežite ove signale sa signalima skeniranja iz prethodne DSP jezgre.
pregled []	Izlaz	27	Izlazna sabirnica podataka ulaznog kaskadnog modula. Spojite ove signale na scanin signale sljedeće DSP jezgre.

Izlazni kaskadni signali

Naziv signala	Tip	Širina	Opis
lanac[]	Ulazni	64	Ulazna sabirnica podataka za izlazni kaskadni modul. Povežite ove signale s lančanim signalima iz prethodne DSP jezgre.
lanac[]	Izlaz	64	Izlazna sabirnica podataka izlaznog kaskadnog modula. Povežite ove signale s lančanim signalima sljedeće DSP jezgre.

Povijest revizija dokumenta za Cyclone 10 GX Native Fixed Point DSP IP Core Korisnički priručnik

Datum	Verzija	Promjene
studeni 2017	2017.11.06	Početno izdanje.

Intel Corporation. Sva prava pridržana. Intel, Intelov logotip i druge Intelove oznake zaštitni su znakovi Intel Corporation ili njegovih podružnica. Intel jamči performanse svojih FPGA i poluvodičkih proizvoda prema trenutnim specifikacijama u skladu s Intelovim standardnim jamstvom, ali zadržava pravo izmjene bilo kojeg proizvoda i usluge u bilo koje vrijeme bez prethodne najave. Intel ne preuzima nikakvu odgovornost niti obvezu proizašlu iz primjene ili upotrebe bilo koje informacije, proizvoda ili usluge opisane ovdje, osim ako je Intel izričito pismeno pristao. Klijentima Intela savjetuje se da nabave najnoviju verziju specifikacija uređaja prije nego što se pouzdaju u bilo kakve objavljene informacije i prije naručivanja proizvoda ili usluga.

Ostala imena i robne marke mogu se smatrati vlasništvom drugih.

Dokumenti / Resursi

intel UG-20094 Cyclone 10 GX Native Fixed Point DSP IP Core [pdf] Korisnički priručnik
UG-20094 Cyclone 10 GX izvorna DSP IP jezgra s fiksnom točkom, UG-20094, Cyclone 10 GX izvorna DSP IP jezgra s fiksnom točkom, izvorna DSP IP jezgra s fiksnom točkom, DSP IP jezgra s fiksnom točkom, DSP IP jezgra

Reference

korisnički priručnik

intel UG-20094 Cyclone 10 GX Native Fixed Point DSP IP Core

Intel® Cyclone® 10 GX Native Fixed Point DSP IP Core korisnički priručnik