Intel UG-20094 Cyclone 10 GX Núcleo IP DSP de punto fijo nativo

Intel® Cyclone® 10 GX Native Fixed Point DSP IP Core Guía del usuario

El núcleo IP de DSP nativo de punto fijo Intel Cyclone® 10 GX instancia y controla un único bloque de procesamiento de señal digital (DSP) de precisión variable Intel Cyclone 10 GX. El núcleo IP de DSP nativo de punto fijo Cyclone 10 GX solo está disponible para dispositivos Intel Cyclone 10 GX.

Cyclone 10 GX Native Fixed Point DSP IP Core Diagrama de bloques funcionales

Información relacionada
Introducción a los núcleos IP Intel FPGA.

Cyclone 10 GX Native Fixed Point DSP IP Core Características

El núcleo IP DSP nativo de punto fijo Cyclone 10 GX es compatible con las siguientes características:

• Operaciones de multiplicación de alto rendimiento, con optimización de energía y completamente registradas
• Longitudes de palabra de 18 y 27 bits
• Dos multiplicadores de 18 × 19 o un multiplicador de 27 × 27 por bloque DSP
• Registro incorporado de suma, resta y acumulación doble de 64 bits para combinar resultados de multiplicación
• Cascada de 19 bits o 27 bits cuando el sumador previo está deshabilitado y cascada de 18 bits cuando se usa el sumador previo para formar la línea de retardo de derivación para la aplicación de filtrado
• Bus de salida en cascada de 64 bits para propagar los resultados de salida de un bloque al siguiente bloque sin soporte lógico externo
• Compatibilidad con presumador duro en modos de 19 y 27 bits para filtros simétricos
• Banco de registro de coeficiente interno en modos de 18 y 27 bits para la implementación de filtros
• Filtros de respuesta de impulso finito (FIR) sistólica de 18 y 27 bits con sumador de salida distribuida

Empezando

Este capítulo proporciona una descripción generalview del flujo de diseño del núcleo Intel FPGA IP para ayudarlo a comenzar rápidamente con el núcleo IP DSP nativo de punto fijo Cyclone 10 GX. La biblioteca IP de Intel FPGA se instala como parte del proceso de instalación de Intel Quartus® Prime. Puede seleccionar y parametrizar cualquier núcleo Intel FPGA IP de la biblioteca. Intel proporciona un editor de parámetros integrado que le permite personalizar el núcleo IP Intel FPGA DSP para admitir una amplia variedad de aplicaciones. El editor de parámetros lo guía a través de la configuración de valores de parámetros y la selección de puertos opcionales.

Información relacionada

• Introducción a los núcleos IP Intel FPGA
  Proporciona información general sobre todos los núcleos IP de Intel FPGA, incluida la parametrización, generación, actualización y simulación de núcleos IP.
• Creación de secuencias de comandos de simulación de IP y Platform Designer (estándar) independientes de la versión
  Cree scripts de simulación que no requieran actualizaciones manuales para actualizaciones de versión de software o IP.
• Mejores prácticas de gestión de proyectos
  Pautas para una gestión eficiente y portabilidad de su proyecto y propiedad intelectual files.

Cyclone 10 GX Native Fixed Point DSP IP Core Configuración de parámetros

Puede personalizar el núcleo IP DSP nativo de punto fijo Cyclone 10 GX especificando los parámetros mediante el editor de parámetros en el software Intel Quartus Prime.

Pestaña Modo de operación

Parámetro	Parámetro generado por IP	Valor	Descripción
Por favor, elija el modo de operación	modo de operación	m18×18_full m18×18_sumof2 m18×18_plus36 m18×18_systolic m27×27	Seleccione el modo operativo deseado.
Configuración del multiplicador
Formato de representación para el multiplicador superior x operando	firmado_max	firmado sin firmar	Especifique el formato de representación para el operando multiplicador x superior.

Parámetro	Parámetro generado por IP	Valor	Descripción
Formato de representación para el operando y multiplicador superior	firmado_mayo	firmado sin firmar	Especifique el formato de representación para el operando y del multiplicador superior.
Formato de representación para multiplicador inferior x operando	firmado_mbx	firmado sin firmar	Especifique el formato de representación para el operando multiplicador x inferior.
Formato de representación para el operando y multiplicador inferior	firmado_mby	firmado sin firmar	Especifique el formato de representación para el operando y del multiplicador inferior. Siempre seleccione no firmado para m18×18_plus36 .
Habilitar puerto 'sub'	habilitar_sub	No Sí	Seleccionar Sí Para habilitar puerto secundario.
Registro de entrada 'sub' del multiplicador	sub_reloj	No Reloj0 Reloj1 Reloj2	Seleccionar Reloj0, Reloj1, o Reloj2 para habilitar y especificar la señal de reloj de entrada para el registro de entrada secundario.
Cascada de entrada
Habilitar cascada de entrada para la entrada 'ay'	ay_use_scan_in	No Sí	Seleccionar Sí para habilitar el módulo de cascada de entrada para cualquier entrada de datos. Cuando habilita el módulo de cascada de entrada, el núcleo IP DSP de punto fijo nativo del Cyclone 10 GX utiliza las señales de entrada de escaneo como entrada en lugar de las señales de entrada y.
Habilitar cascada de entrada para entrada 'por'	por_use_scan_in	No Sí	Seleccionar Sí para habilitar el módulo de entrada en cascada para la entrada de datos. Cuando habilita el módulo de cascada de entrada, el núcleo IP DSP de punto fijo nativo del Cyclone 10 GX utiliza las señales de entrada ay como entrada en lugar de las señales de entrada by.
Habilitar datos como registro de retraso	delay_scan_out_ay	No Sí	Seleccionar Sí para habilitar el registro de retardo entre ay y por registros de entrada. Esta característica no es compatible con m18×18_plus36 y m27x27 Modo operacional.

Parámetro	Parámetro generado por IP	Valor	Descripción
Habilitar datos por registro de retardo	delay_scan_out_by	No Sí	Seleccionar Sí para habilitar el registro de retardo entre los registros de entrada y el bus de salida de exploración. Esta característica no es compatible con m18×18_plus36 y m27x27 Modo operacional.
Habilitar puerto de exploración	gui_scanout_enable	No Sí	Seleccionar Sí Para habilitar bus de salida de exploración.
ancho del bus de salida 'escaneo'	escanear_out_width	1–27	Especifique el ancho de bus de salida de exploración.
Configuración de datos 'x'
ancho del bus de entrada 'ax'	ancho_ax	1–27	Especifique el ancho de bus de entrada de hacha.(1)
Registro de entrada 'ax' del multiplicador	hacha_reloj	No Reloj0 Reloj1 Reloj2	Seleccionar Reloj0, Reloj1, o Reloj2 para habilitar y especificar la señal de reloj de entrada para el registro de entrada del eje. El registro de entrada ax no está disponible si establece origen del operando 'ax' a 'coef'.
Ancho del bus de entrada 'bx'	ancho_bx	1–18	Especifique el ancho de bus de entrada bx.(1)
Registro de entrada 'bx' del multiplicador	bx_reloj	No Reloj0 Reloj1 Reloj2	Seleccionar Reloj0, Reloj1, o Reloj2 para habilitar y especificar la señal de reloj de entrada para el registro de entrada bx. El registro de entrada bx no está disponible si establece origen del operando 'bx' a 'coef'.
Configuración de datos 'y'
ancho de bus 'ay' o 'escanear'	ay_scan_in_width	1–27	Especifique el ancho de un bus de entrada ay o scanin.(1)
Registre la entrada 'ay' o la entrada 'scanin' del multiplicador	ay_scan_in_clock	No Reloj0 Reloj1 Reloj2	Seleccionar Reloj0, Reloj1, o Reloj2 para habilitar y especificar la señal de reloj de entrada para un registro de entrada ay o scanin.
ancho de bus de entrada 'por'	por_ancho	1–19	Especifique el ancho de por bus de entrada.(1)

Parámetro	Parámetro generado por IP	Valor	Descripción
Entrada de registro 'por' del multiplicador	por_reloj	No Reloj0 Reloj1 Reloj2	Seleccionar Reloj0, Reloj1, o Reloj2 para habilitar y especificar la señal de reloj de entrada para by o scanin registro de entrada.(1)
Configuración de 'resultado' de salida
ancho del bus de salida 'resulta'	resultado_a_ancho	1–64	Especifique el ancho de bus de salida resultante.
ancho del bus de salida 'resultb'	resultado_b_ancho	1–64	Especifique el ancho del bus de salida resultb. resultb solo disponible cuando se usa operation_mode m18×18_completo.
Usar registro de salida	salida_reloj	No Reloj0 Reloj1 Reloj2	Seleccionar Reloj0, Reloj1, o Reloj2 para habilitar y especificar la señal de reloj de entrada para los registros de salida resulta y resultb.

Pestaña Pre-sumador

Parámetro	Parámetro generado por IP	Valor	Descripción
fuente del operando 'ay'	operando_fuente_mayo	presumidor de entrada	Especifique la fuente del operando para cualquier entrada. Seleccione predicador para habilitar el módulo pre-sumador para el multiplicador superior. Los ajustes para ay y por fuente de operandos deben ser los mismos.
fuente de operando 'por'	operando_origen_mby	presumidor de entrada	Especifique la fuente del operando por entrada. Seleccione predicador para habilitar el módulo presumador para el multiplicador inferior. Los ajustes para ay y por fuente de operandos deben ser los mismos.
Establecer una operación de sumador previo a la resta	preadder_subtract_a	No Sí	Seleccionar Sí para especificar la operación de resta para el módulo pre-sumador para el multiplicador superior. La configuración del sumador previo para el multiplicador superior e inferior debe ser la misma.
Establecer la operación pre-sumador b en resta	preadder_subtract_b	No Sí	Seleccionar Sí para especificar la operación de resta para el módulo pre-sumador para el multiplicador inferior. La configuración del sumador previo para el multiplicador superior e inferior debe ser la misma.
Configuración de datos 'z'
Ancho del bus de entrada 'az'	az_ancho	1–26	Especifique el ancho del bus de entrada z.(1)
Registro de entrada 'az' del multiplicador	az_reloj	No Reloj0 Reloj1 Reloj2	Seleccionar Reloj0, Reloj1, o Reloj2 para habilitar y especificar la señal de reloj de entrada para los registros de entrada z. La configuración del reloj para los registros de entrada ay y az debe ser la misma.
Ancho del bus de entrada 'bz'	bz_ancho	1–18	Especifique el ancho del bus de entrada bz.(1)
Registro de entrada 'bz' del multiplicador	bz_reloj	No Reloj0 Reloj1 Reloj2	Seleccionar Reloj0, Reloj1, o Reloj2 para habilitar y especificar la señal de reloj de entrada para los registros de entrada bz. La configuración del reloj para los registros de entrada by y bz debe ser la misma.

Pestaña Coeficiente Interno

Parámetro	Parámetro generado por IP	Valor	Descripción
origen del operando 'ax'	operando_fuente_max	aporte coeficiente	Especifique la fuente del operando para el bus de entrada del eje. Seleccione coeficiente para habilitar el módulo de coeficiente interno para el multiplicador superior. Seleccionar No para Registro de entrada 'ax' del multiplicador parámetro cuando habilita la función de coeficiente interno.

Parámetro	Parámetro generado por IP	Valor	Descripción
			Los ajustes para la fuente de operandos ax y bx deben ser los mismos.
origen del operando 'bx'	operando_origen_mbx	aporte coeficiente	Especifique la fuente del operando para el bus de entrada bx. Seleccione coeficiente para habilitar el módulo de coeficiente interno para el multiplicador superior. Seleccionar No para Registro de entrada 'bx' del multiplicador parámetro cuando habilita la función de coeficiente interno. Los ajustes para la fuente de operandos ax y bx deben ser los mismos.
Configuración del registro de entrada 'coefsel'
Registrar entrada 'coefsela' del multiplicador	coef_sel_a_clock	No Reloj0 Reloj1 Reloj2	Seleccionar Reloj0, Reloj1, o Reloj2 para habilitar y especificar la señal de reloj de entrada para los registros de entrada de coefsela.
Entrada de registro 'coefselb' del multiplicador	coef_sel_b_reloj	No Reloj0 Reloj1 Reloj2	Seleccionar Reloj0, Reloj1, o Reloj2 para habilitar y especificar la señal de reloj de entrada para los registros de entrada coefselb.
Configuración de almacenamiento de coeficientes
coef_a_0–7	coef_a_0–7	Entero	Especifique los valores de coeficiente para el bus de entrada ax. Para el modo de funcionamiento de 18 bits, el valor de entrada máximo es 218 – 1. Para el funcionamiento de 27 bits, el valor máximo es 227 – 1.
coef_b_0–7	coef_b_0–7	Entero	Especifique los valores del coeficiente para el bus de entrada bx.

Pestaña Acumulador/Cascada de salida

Parámetro	Parámetro generado por IP	Valor	Descripción
Habilitar puerto 'acumular'	habilitar_acumular	No Sí	Seleccionar Sí Para habilitar puerto acumulador.
Habilitar puerto 'negar'	habilitar_negar	No Sí	Seleccionar Sí Para habilitar negar puerto.
Habilitar el puerto 'loadconst'	enable_loadconst	No Sí	Seleccionar Sí Para habilitar puerto constante de carga.
Entrada de registro 'acumular' del acumulador	acumular_reloj	No Reloj0 Reloj1 Reloj2	Seleccionar Reloj0 , Reloj1, o Reloj2 para habilitar y especificar la señal de reloj de entrada para los registros de entrada acumulados.

Parámetro	Parámetro generado por IP	Valor	Descripción
Entrada de registro 'loadconst' del acumulador	cargar_const_reloj	No Reloj0 Reloj1 Reloj2	Seleccionar Reloj0, Reloj1, o Reloj2 para habilitar y especificar la señal de reloj de entrada para los registros de entrada loadconst.
Registro de entrada 'negado' de la unidad sumadora	negar_reloj	No Reloj0 Reloj1 Reloj2	Seleccionar Reloj0, Reloj1, o Reloj2 para habilitar y especificar la señal de reloj de entrada para los registros de entrada negativos.
Habilitar acumulador doble	habilitar_doble_acumulación	No Sí	Seleccionar Sí para habilitar la característica de doble acumulador.
Valor N de la constante preestablecida	cargar_valor_const	0 – 63	Especifique el valor constante preestablecido. Este valor puede ser 2N dónde N es el valor constante predeterminado.
Habilitar puerto de cadena	use_chainadder	No Sí	Seleccionar Sí para habilitar el módulo de cascada de salida y el bus de entrada de cadena. La función de salida en cascada no es compatible con m18×18_completo modo de operación.
Habilitar puerto de cadena	gui_chainout_enable	No Sí	Seleccionar Sí para habilitar el bus de salida chainout. La función de salida en cascada no es compatible con m18×18_completo modo de operación.

Pestaña Canalización

Parámetro	Parámetro generado por IP	Valor	Descripción
Agregar registro de tubería de entrada a la señal de datos de entrada (x/y/z/coefsel)	input_pipeline_clock	No Reloj0 Reloj1 Reloj2	Seleccionar Reloj0, Reloj1, o Reloj2 para habilitar y especificar la señal de reloj de entrada para los registros de entrada de tubería x, y, z, coefsela y coefselb.
Agregar registro de tubería de entrada a la señal de datos 'sub'	sub_pipeline_clock	No Reloj0 Reloj1 Reloj2	Seleccionar Reloj0, Reloj1, o Reloj2 para habilitar y especificar la señal de reloj de entrada para el registro de entrada de la tubería secundaria. (2)
Agregar registro de tubería de entrada a la señal de datos 'acumular'	accum_pipeline_clock	No Reloj0 Reloj1 Reloj2	Seleccionar Reloj0, Reloj1, o Reloj2 para habilitar y especificar la señal de reloj de entrada para el registro de entrada de tubería acumulada.(2)
Agregar registro de tubería de entrada a la señal de datos 'loadconst'	load_const_pipeline_clock	No Reloj0 Reloj1 Reloj2	Seleccionar Reloj0, Reloj1, o Reloj2 para habilitar y especificar la señal de reloj de entrada para el registro de entrada de canalización de loadconst.(2)
Agregar registro de tubería de entrada a la señal de datos 'negada'	negar_pipeline_clock	No Reloj0 Reloj1 Reloj2	Seleccionar Reloj0, Reloj1, o Reloj2 para habilitar y especificar la señal de reloj de entrada para el registro de entrada de tubería negativa.(2)

Ancho máximo de datos de entrada por modo de operación
Puede personalizar el ancho de datos para las entradas x, y y z como se especifica en la tabla.

Todos los registros de entrada de tubería para señales de control dinámico deben tener la misma configuración de reloj.

Modo de operación	Ancho máximo de datos de entrada
	ax	ay	az	bx	by	bz
Sin Pre-sumador o Coeficiente Interno
m18×18_completo	18 (firmado) 18 (no firmado)	19 (firmado) 18 (sin firmar)	No utilizado	18 (firmado) 18 (no firmado)	19 (firmado) 18 (no firmado)	No utilizado
m18×18_sumade2
m18×18_sistólica
m18×18_plus36
m27×27	27 (firmado) 27 (sin firmar)		No utilizado
Solo con función de sumador previo
m18×18_completo	18 (firmado) 18 (sin firmar)
m18×18_sumade2
m18×18_sistólica
m27×27	27 (firmado) 27 (no firmado)	26 (firmado) 26 (sin firmar)		No utilizado
Solo con función de coeficiente interno
m18×18_completo	No utilizado	19 (firmado) 18 (sin firmar)	No utilizado		19 (firmado) 18 (no firmado)	No utilizado
m18×18_sumade2
m18×18_sistólica
m27×27		27 (firmado) 27 (sin firmar)			No utilizado

Descripción funcional

El núcleo IP del DSP nativo de punto fijo Cyclone 10 GX consta de 2 arquitecturas; multiplicación 18 × 18 y multiplicación 27 × 27. Cada instanciación del núcleo IP DSP nativo de punto fijo Cyclone 10 GX genera solo 1 de las 2 arquitecturas según los modos operativos seleccionados. Puede habilitar módulos opcionales para su aplicación.

Información relacionada
Bloques DSP de precisión variable en el capítulo Dispositivos Intel Cyclone 10 GX, Intel Cyclone 10 GX Core Fabric y manual de E/S de uso general.

Modos operativos

El núcleo IP DSP nativo de punto fijo Cyclone 10 GX admite 5 modos operativos:

• El modo completo 18 × 18
• El modo 18 × 18 Suma de 2
• El modo 18 × 18 Plus 36
• El modo sistólico 18 × 18
• El modo 27 × 27

El modo completo 18 × 18
Cuando se configura como modo completo de 18 × 18, el núcleo IP DSP nativo de punto fijo Cyclone 10 GX funciona como dos 18 (firmados/sin firmar) × 19 (firmados) o 18
(con signo/sin signo) × 18 (sin signo) multiplicadores con salida de 37 bits. Este modo aplica las siguientes ecuaciones:

• resultado = ax * ay
• resultadob = bx * por

La arquitectura de modo completo de 18 × 18

El modo 18 × 18 Suma de 2
En 18 × 18 Suma de 2 modos, el núcleo IP DSP nativo de punto fijo Cyclone 10 GX habilita los multiplicadores superior e inferior y genera un resultado de la suma o resta entre los 2 multiplicadores. La señal de control subdinámica controla un sumador para realizar las operaciones de suma o resta. El ancho de salida resultante del núcleo IP DSP nativo de punto fijo Cyclone 10 GX puede admitir hasta 64 bits cuando habilita el acumulador/cascada de salida. Este modo aplica la ecuación de resulta =[±(ax * ay) + (bx * by)].

La suma de 18 × 18 de la arquitectura de 2 modos

El modo 18 × 18 Plus 36
Cuando se configura como modo 18 × 18 Plus 36, el núcleo IP DSP nativo de punto fijo Cyclone 10 GX habilita solo el multiplicador superior. Este modo aplica la ecuación de resulta = (ax * ay) + concatenar(bx[17:0],by[17:0]).

La arquitectura de modo 18 × 18 Plus 36

Debe establecer el Formato de representación para los multiplicadores inferiores y operando en sin firmar cuando use este modo. Cuando el bus de entrada tiene menos de 36 bits en este modo, debe proporcionar la extensión firmada necesaria para completar la entrada de 36 bits.

Uso de un operando de menos de 36 bits en el modo 18 × 18 más 36
Este exampEl archivo muestra cómo configurar el núcleo IP DSP nativo de punto fijo Cyclone 10 GX para usar el modo operativo 18 × 18 Plus 36 con datos de entrada de 12 bits firmados de 101010101010 (binario) en lugar de un operando de 36 bits.

1. Establezca el formato de representación para el operando x del multiplicador inferior: con signo.
2. Establezca el formato de representación para el operando y del multiplicador inferior: como sin signo.
3. Establezca el ancho del bus de entrada 'bx' en 18.
4. Establezca el ancho del bus de entrada 'por' en 18.
5. Proporcione datos de '111111111111111111' al bus de entrada bx.
6. Proporcione datos de '111111101010101010' a través del bus de entrada.

El modo sistólico 18 × 18
En los modos operativos sistólicos de 18 × 18, el núcleo IP del DSP nativo de punto fijo Cyclone 10 GX habilita los multiplicadores superior e inferior, un registro sistólico de entrada para el multiplicador superior y un registro sistólico de cadena para la cadena en las señales de entrada. Cuando habilita la cascada de salida, este modo admite un ancho de salida resultante de 44 bits. Cuando habilita la función del acumulador sin cascada de salida, puede configurar el ancho de salida resultante en 64 bits.

Arquitectura del modo sistólico 18 × 18

El modo 27 × 27
Cuando se configura como modos 27 × 27, el núcleo IP DSP nativo de punto fijo Cyclone 10 GX habilita un multiplicador de 27 (con/sin signo) × 27 (con/sin signo). El bus de salida puede admitir hasta 64 bits con el acumulador/cascada de salida habilitado. Este modo aplica la ecuación de resulta = ax * ay.

La arquitectura del modo 27 × 27

Módulos opcionales

Los módulos opcionales disponibles en el Cyclone 10 GX Native Fixed Point DSP IP Core son:

• Cascada de entrada
• pre-sumadores
• Coeficiente Interno
• Acumulador y cascada de salida
• registros de tuberías

Cascada de entrada
La función de entrada en cascada es compatible con ay y por bus de entrada. Cuando configura Habilitar cascada de entrada para la entrada 'ay' en Sí, el núcleo IP DSP de punto fijo nativo del Cyclone 10 GX tomará entradas de señales de entrada de escaneo en lugar de un bus de entrada y. Cuando configura Habilitar cascada de entrada para entrada 'por' en Sí, el núcleo IP del DSP de punto fijo nativo del Cyclone 10 GX tomará entradas de cualquier bus de entrada en lugar de por bus de entrada.

Se recomienda habilitar los registros de entrada para ay y/o by siempre que la cascada de entrada esté habilitada para la corrección de la aplicación.

Puede habilitar los registros de retardo para que coincidan con el requisito de latencia entre el registro de entrada y el registro de salida. Hay 2 registros de retardo en el núcleo. El registro de retardo superior se utiliza para los puertos de entrada de entrada y exploración, mientras que el registro de retardo inferior se utiliza para los puertos de salida de exploración. Estos registros de retardo se admiten en modo completo de 18 × 18, sumas de 18 modos de 18 × 2 y modos sistólicos de 18 × 18.

pre-sumador

El pre-sumador se puede configurar en las siguientes configuraciones:

• Dos sumadores previos independientes de 18 bits (firmados/sin firmar).
• Un sumador previo de 26 bits.

Cuando habilita el sumador previo en los modos de multiplicación 18 × 18, ay y az se usan como bus de entrada para el sumador previo superior, mientras que by y bz se usan como bus de entrada para el sumador previo inferior. Cuando habilita el sumador previo en el modo de multiplicación 27 × 27, ay y az se utilizan como bus de entrada para el sumador previo. El pre-sumador admite operaciones de suma y resta. Cuando se utilizan ambos pre-sumadores dentro del mismo bloque DSP, deben compartir el mismo tipo de operación (ya sea suma o resta).

Coeficiente Interno
El coeficiente interno puede admitir hasta ocho coeficientes constantes para los multiplicandos en modos de 18 y 27 bits. Cuando habilita la función de coeficiente interno, se generarán dos buses de entrada para controlar la selección del multiplexor de coeficiente. El bus de entrada coefsela se usa para seleccionar los coeficientes predefinidos para el multiplicador superior y el bus de entrada de consejos se usa para seleccionar los coeficientes predefinidos para el multiplicador inferior.

El almacenamiento interno de coeficientes no admite valores de coeficientes controlables dinámicamente y se requiere almacenamiento externo de coeficientes para realizar dicha operación.

Acumulador y Cascada de Salida

El módulo acumulador se puede habilitar para realizar las siguientes operaciones:

• Operación de suma o resta
• Operación de redondeo sesgado usando un valor constante de 2N
• Acumulación de doble canal

Para realizar dinámicamente la operación de suma o resta del acumulador, controle la señal de entrada negativa. Para una operación de redondeo sesgado, puede especificar y cargar una constante preestablecida de 2N antes de que se habilite el módulo acumulador especificando un número entero en el valor del parámetro N de la constante preestablecida. El número entero N debe ser menor que 64. Puede habilitar o deshabilitar dinámicamente el uso de la constante preestablecida controlando la señal de la constante de carga. Puede usar esta operación como muxing activo del valor redondo en la ruta de retroalimentación del acumulador. El costo cargado y el uso de la señal acumulada son mutuamente excluyentes.

Puede habilitar el registro de doble acumulador usando el parámetro Habilitar doble acumulador para realizar la doble acumulación. El módulo acumulador puede admitir el encadenamiento de múltiples bloques DSP para operaciones de suma o resta al habilitar el puerto de entrada de encadenamiento y el puerto de salida de encadenamiento. En el modo sistólico de 18 × 18, solo se utilizarán 44 bits del bus de entrada de cadena y el bus de salida de cadena. Sin embargo, todas las cadenas de 64 bits en el bus de entrada deben estar conectadas al bus de salida de cadena desde el bloque DSP anterior.

Registro de tuberías

El núcleo IP del DSP nativo de punto fijo Cyclone 10 GX admite un único nivel de registro de canalización. El registro de tubería admite hasta tres fuentes de reloj y una señal clara asíncrona para restablecer los registros de tubería. Hay cinco registros de tubería:

• registro de tubería de bus de entrada de datos
• registro de tubería de señal de control subdinámico
• registro de canalización de señal de control dinámico negativo
• acumular registro de tubería de señal de control dinámico
• registro de canalización de control dinámico de loadconst

Puede optar por habilitar cada registro de canalización de bus de entrada de datos y los registros de canalización de señal de control dinámico de forma independiente. Sin embargo, todos los registros de canalización habilitados deben usar la misma fuente de reloj.

Esquema de reloj

Los registros de entrada, canalización y salida en el núcleo IP del DSP de punto fijo nativo del Cyclone 10 GX admiten tres fuentes/habilitaciones de reloj y dos borrados asincrónicos. Todos los registros de entrada usan aclr[0] y todos los registros de canalización y salida usan aclr[1]. Cada tipo de registro puede seleccionar una de las tres fuentes de reloj y señales de habilitación de reloj. Cuando configura el núcleo IP del DSP nativo de punto fijo Cyclone 10 GX en el modo de funcionamiento sistólico de 18 × 18, el software Intel Quartus Prime configurará el registro sistólico de entrada y la fuente de reloj del registro sistólico de cadena en la misma fuente de reloj que el registro de salida internamente.

Cuando habilita la función de acumulador doble, el software Intel Quartus Prime establecerá la fuente de reloj del registro del acumulador doble en la misma fuente de reloj que el registro de salida internamente.

Restricciones del esquema de reloj
Esta pestaña muestra las restricciones que debe aplicar para todos los esquemas de fichaje de registro.

Condición	Restricción
Cuando el sumador previo está habilitado	La fuente de reloj para los registros de entrada ay y az debe ser la misma.

	La fuente de reloj para los registros de entrada by y bz debe ser la misma.
Cuando los registros de tubería están habilitados	La fuente de reloj para todos los registros de tubería debe ser la misma.
Cuando cualquiera de los registros de entrada para señales de control dinámico	La fuente de reloj para los registros de entrada para sub, acumular, cargar constante y negar debe ser la misma.

Cyclone 10 GX Native Fixed Point DSP IP Core Señales

La siguiente figura muestra las señales de entrada y salida del núcleo IP DSP nativo de punto fijo Cyclone 10 GX.

Cyclone 10 GX Native Fixed Point DSP IP Core Señales

Señales de entrada de datos

Nombre de la señal	Tipo	Ancho	Descripción
hacha[]	Aporte	27	Bus de datos de entrada al multiplicador superior.
sí[]	Aporte	27	Bus de datos de entrada al multiplicador superior. Cuando el sumador previo está habilitado, estas señales se sirven como señales de entrada al sumador previo superior.
Arizona[]	Aporte	26	Estas señales son señales de entrada al presumador superior. Estas señales solo están disponibles cuando el sumador previo está habilitado. Estas señales no están disponibles en m18×18_plus36 Modo operacional.
bx[]	Aporte	18	Bus de datos de entrada al multiplicador inferior. Estas señales no están disponibles en m27×27 Modo operacional.
por[]	Aporte	19	Bus de datos de entrada al multiplicador inferior. Cuando el sumador previo está habilitado, estas señales sirven como señales de entrada al sumador previo inferior. Estas señales no están disponibles en m27×27 Modo operacional.
bz[]	Aporte	18	Estas señales son señales de entrada al presumador inferior. Estas señales solo están disponibles cuando el sumador previo está habilitado. Estas señales no están disponibles en m27×27 y m18×18_plus36 modos operativos.

Señales de salida de datos

Nombre de la señal	Tipo	Ancho	Descripción
resultado[]	Producción	64	Bus de datos de salida desde el multiplicador superior. Estas señales admiten hasta 37 bits para m18×18_completo Modo operacional.
resultadob[]	Producción	37	Bus de datos de salida desde el multiplicador inferior. Estas señales solo están disponibles en m18×18_completo Modo operacional.

Señales de reloj, activación y borrado

Nombre de la señal	Tipo	Ancho	Descripción
reloj[]	Aporte	3	Señales de reloj de entrada para todos los registros. Estas señales de reloj solo están disponibles si alguno de los registros de entrada, los registros de canalización o el registro de salida están configurados en Reloj0, Reloj1, o Reloj2. • reloj[0] = Reloj0 • reloj[1] = Reloj1 • reloj[2] = Reloj2
ena[]	Aporte	3	Reloj habilitado para clk[2:0]. Esta señal es activa-Alta. • ena[0] es para Reloj0 • ena[1] es para Reloj1 • ena[2] es para Reloj2
aclr[]	Aporte	2	Señales de entrada claras asíncronas para todos los registros. Esta señal es activa-Alta. Usar aclr[0] para todos los registros de entrada y uso aclr[1] para todos los registros de tubería y registro de salida. De forma predeterminada, esta señal no se afirma.

Señales de control dinámico

Nombre de la señal	Tipo	Ancho	Descripción
sub	Aporte	1	Señal de entrada para sumar o restar la salida del multiplicador superior con la salida del multiplicador inferior. • Desactive esta señal para especificar la operación de adición. • Afirme esta señal para especificar la operación de resta. De forma predeterminada, esta señal está deshabilitada. Puede afirmar o anular esta señal durante el tiempo de ejecución.(3)
negar	Aporte	1	Señal de entrada para sumar o restar la suma de los multiplicadores superior e inferior con los datos de las señales de cadena. • Desactive esta señal para especificar la operación de adición. • Afirme esta señal para especificar la operación de resta. De forma predeterminada, esta señal está deshabilitada. Puede afirmar o anular esta señal durante el tiempo de ejecución.(3)
acumular	Aporte	1	Señal de entrada para habilitar o deshabilitar la característica del acumulador. • Desactive esta señal para desactivar la característica del acumulador. • Haga valer esta señal para habilitar la característica del acumulador. De forma predeterminada, esta señal está deshabilitada. Puede afirmar o anular esta señal durante el tiempo de ejecución.(3)
constante de carga	Aporte	1	Señal de entrada para habilitar o deshabilitar la característica de constante de carga. • Desactive esta señal para desactivar la característica de carga constante. • Haga valer esta señal para habilitar la característica de carga constante. De forma predeterminada, esta señal está deshabilitada. Puede afirmar o anular esta señal durante el tiempo de ejecución.(3)

Señales de coeficiente interno

Nombre de la señal	Tipo	Ancho	Descripción
coefsela[]	Aporte	3	Señales de selección de entrada para 8 valores de coeficiente definidos por el usuario para el multiplicador superior. Los valores de los coeficientes se almacenan en la memoria interna y se especifican mediante parámetros coef_a_0 a coef_a_7. • coefsela[2:0] = 000 se refiere a coef_a_0 • coefsela[2:0] = 001 se refiere a coef_a_1 • coelsela[2:0] = 010 se refiere a coef_a_2 • … Etcétera. Estas señales solo están disponibles cuando la función de coeficiente interno está habilitada.
coefselb[]	Aporte	3	Señales de selección de entrada para 8 valores de coeficiente definidos por el usuario para el multiplicador inferior. Los valores de los coeficientes se almacenan en la memoria interna y se especifican mediante parámetros coef_b_0 a coef_b_7. • coefselb[2:0] = 000 se refiere a coef_b_0 • coefselb[2:0] = 001 se refiere a coef_b_1 • coelselb[2:0] = 010 se refiere a coef_b_2 • … Etcétera. Estas señales solo están disponibles cuando la función de coeficiente interno está habilitada.

Señales de cascada de entrada

Nombre de la señal	Tipo	Ancho	Descripción
escaneando[]	Aporte	27	Bus de datos de entrada para módulo de cascada de entrada. Conecte estas señales a las señales de escaneo del núcleo DSP anterior.
escaneo[]	Salida	27	Bus de datos de salida del módulo de cascada de entrada. Conecte estas señales a las señales de escaneo del siguiente núcleo DSP.

Señales de cascada de salida

Nombre de la señal	Tipo	Ancho	Descripción
encadenar[]	Aporte	64	Bus de datos de entrada para módulo de cascada de salida. Conecte estas señales a las señales de encadenamiento del núcleo DSP anterior.
encadenamiento[]	Producción	64	Bus de datos de salida del módulo de cascada de salida. Conecte estas señales a las señales de cadena del siguiente núcleo DSP.

Historial de revisiones de documentos para la guía del usuario de Cyclone 10 GX Native Fixed Point DSP IP Core

Fecha	Versión	Cambios
Noviembre de 2017	2017.11.06	Lanzamiento inicial.

Corporación Intel. Reservados todos los derechos. Intel, el logotipo de Intel y otras marcas de Intel son marcas comerciales de Intel Corporation o sus subsidiarias. Intel garantiza el rendimiento de sus productos FPGA y semiconductores según las especificaciones actuales de acuerdo con la garantía estándar de Intel, pero se reserva el derecho de realizar cambios en cualquier producto y servicio en cualquier momento sin previo aviso. Intel no asume ninguna responsabilidad u obligación que surja de la aplicación o el uso de cualquier información, producto o servicio descrito en este documento, excepto que Intel lo acuerde expresamente por escrito. Se recomienda a los clientes de Intel que obtengan la versión más reciente de las especificaciones del dispositivo antes de confiar en cualquier información publicada y antes de realizar pedidos de productos o servicios.

Otros nombres y marcas pueden ser reclamados como propiedad de terceros.

Documentos / Recursos

Intel UG-20094 Cyclone 10 GX Núcleo IP DSP de punto fijo nativo [pdf] Guía del usuario UG-20094 Núcleo IP DSP de punto fijo nativo Cyclone 10 GX, UG-20094, Núcleo IP DSP de punto fijo nativo Cyclone 10 GX, Núcleo IP DSP de punto fijo nativo, Núcleo IP DSP de punto fijo, Núcleo IP DSP

Referencias

• Manual de usuario