intel UG-20094 Cyclone 10 GX Native Fixed Point DSP IP Core Gid itilizatè

Nwayo IP Intel Cyclone® 10 GX Native Fixed Point DSP enstanye ak kontwole yon sèl blòk Intel Cyclone 10 GX Varyab Precision Digital Signal Processing (DSP). Nwayo IP DSP Cyclone 10 GX Native Fixed Point disponib sèlman pou aparèy Intel Cyclone 10 GX.

Cyclone 10 GX Native Fixed Point DSP IP Nwayo Fonksyon Blòk Dyagram

Enfòmasyon ki gen rapò
Entwodiksyon Intel FPGA IP Cores.

Cyclone 10 GX Native Fixed Point DSP IP Karakteristik debaz yo

Nwayo DSP IP Cyclone 10 GX Native Fixed Point sipòte karakteristik sa yo:

Operasyon miltiplikasyon ki wo-pèfòmans, ki optimize pouvwa, epi ki totalman anrejistre
Longè mo 18-bit ak 27-bit

De miltiplikatè 18 × 19 oswa yon miltiplikatè 27 × 27 pou chak blòk DSP
Bati-an plis, soustraksyon, ak 64-bit doub akimilasyon enskri pou konbine rezilta miltiplikasyon

Cascading 19-bit oswa 27-bit lè pre-adder enfim ak kaskad 18-bit lè pre-adder yo itilize pou fòme liy tiyo-reta pou aplikasyon filtraj.
Cascading otobis pwodiksyon 64-bit pou difize rezilta pwodiksyon soti nan yon blòk nan pwochen blòk la san sipò lojik ekstèn

Hard pre-adder sipòte nan mòd 19-bit ak 27-bit pou filtè simetrik
Entèn koyefisyan enskri bank nan tou de 18-bit ak 27-bit mòd pou aplikasyon filtre

18-bit ak 27-bit sistolik repons enpilsyon fini (FIR) filtè ak ajoute pwodiksyon distribiye

Kòmanse

Chapit sa a bay yon jeneral souview nan Intel FPGA IP koule konsepsyon nwayo a pou ede ou byen vit kòmanse ak nwayo Cyclone 10 GX Native Fixed Point DSP IP. Intel FPGA IP Library enstale kòm yon pati nan pwosesis enstalasyon Intel Quartus® Prime. Ou ka chwazi ak paramèt nenpòt nwayo Intel FPGA IP nan bibliyotèk la. Intel bay yon editè paramèt entegre ki pèmèt ou personnaliser Intel FPGA DSP debaz IP pou sipòte yon gran varyete aplikasyon. Editè paramèt la gide w atravè anviwònman valè paramèt yo ak seleksyon pò si ou vle yo.

Enfòmasyon ki gen rapò

Entwodiksyon Intel FPGA IP Cores
Bay enfòmasyon jeneral sou tout nwayo IP Intel FPGA, ki gen ladan paramèt, génération, amelyore, ak similye nwayo IP.

Kreye Scripts Simulation IP Version-Endepandan ak Platform Designer (Standa).
Kreye scripts simulation ki pa mande mizajou manyèl pou lojisyèl oswa IP vèsyon amelyorasyon.
Pi bon Pratik Jesyon Pwojè
Gid pou jesyon efikas ak portabilite pwojè ou ak IP files.

Cyclone 10 GX Native Fixed Point DSP IP Nwayo Paramèt Paramèt

Ou ka Customize Cyclone 10 GX Native Fixed Point DSP IP nwayo a lè w espesifye paramèt yo lè l sèvi avèk editè paramèt nan lojisyèl Intel Quartus Prime.

Operasyon Mode Tab

Paramèt	IP Jenere Paramèt	Valè	Deskripsyon
Tanpri chwazi mòd operasyon an	operasyon_mode	m18×18_full m18×18_sumof2 m18×18_plus36 m18×18_systolic m27×27	Chwazi mòd operasyonèl la vle.
Konfigirasyon miltiplikatè
Fòma reprezantasyon pou tèt miltiplikatè x operand	signed_max	siyen san siyen	Espesifye fòma reprezantasyon an pou opérand an tèt miltiplikatè x la.

Paramèt	IP Jenere Paramèt	Valè	Deskripsyon
Fòma reprezantasyon pou tèt miltiplikatè ak operand	signed_may	siyen san siyen	Espesifye fòma reprezantasyon an pou opérand an tèt miltiplikatè a.
Fòma reprezantasyon pou miltiplikatè anba x operand	signed_mbx	siyen san siyen	Espesifye fòma reprezantasyon pou opérand miltiplikatè x anba a.
Fòma reprezantasyon pou miltiplikatè anba ak operand	signed_mby	siyen san siyen	Espesifye fòma reprezantasyon pou opérand miltiplikatè anba a. Toujou chwazi san siyen pou m18×18_plus36 .
Pèmèt pò 'sub'	enable_sub	Non Wi	Chwazi Wi pou pèmèt sub pò.
Anrejistre opinyon 'sub' miltiplikatè a	sub_clock	Non Clock0 Clock1 Clock2	Chwazi Revèy0, Revèy1, oswa Revèy2 pou pèmèt ak presize siyal revèy D' pou sub D' enskri.
Antre Cascade
Pèmèt D' cascade pou 'ay' D'	ay_use_scan_in	Non Wi	Chwazi Wi pou pèmèt D' cascade modile pou ay D' done. Lè ou pèmèt modil kaskad antre, Cyclone 10 GX Native Fixed Point DSP IP nwayo a sèvi ak siyal opinyon scanin kòm opinyon olye pou yo siyal opinyon.
Pèmèt D' cascade pou D' 'pa'	by_use_scan_in	Non Wi	Chwazi Wi pou pèmèt D' cascade modile pou pa D' done. Lè ou pèmèt modil kaskad antre, Cyclone 10 GX Native Point Fixed Point DSP IP nwayo sèvi ak siyal opinyon yo kòm opinyon olye pou yo pa siyal opinyon.
Pèmèt done yo ak reta enskri	delay_scan_out_ay	Non Wi	Chwazi Wi pou pèmèt enskri delè ant ay ak pa rejis antre. Karakteristik sa a pa sipòte nan m18×18_plus36 epi m27x27 mòd operasyonèl.

Paramèt	IP Jenere Paramèt	Valè	Deskripsyon
Pèmèt done pa enskri delè	delay_scan_out_by	Non Wi	Chwazi Wi pou pèmèt enskri delè ant pa rejis antre ak otobis pwodiksyon scanout. Karakteristik sa a pa sipòte nan m18×18_plus36 epi m27x27 mòd operasyonèl.
Pèmèt pò scanout	gui_scanout_enable	Non Wi	Chwazi Wi pou pèmèt otobis pwodiksyon scanout.
'scanout' pwodiksyon otobis lajè	scan_out_width	1–27	Espesifye lajè a nan otobis pwodiksyon scanout.
Done 'x' Konfigirasyon
'ax' antre otobis lajè	ax_width	1–27	Espesifye lajè a nan otobis opinyon rach.(1)
Anrejistre opinyon 'ax' miltiplikatè a	ax_clock	Non Clock0 Clock1 Clock2	Chwazi Revèy0, Revèy1, oswa Revèy2 pou pèmèt ak presize siyal revèy D' pou ax D' enskri. ax D' enskri pa disponib si ou mete 'rach' sous operand pou 'koef'.
'bx' antre otobis lajè	bx_width	1–18	Espesifye lajè a nan bx antre otobis.(1)
Anrejistre opinyon 'bx' miltiplikatè a	bx_clock	Non Clock0 Clock1 Clock2	Chwazi Revèy0, Revèy1, oswa Revèy2 pou pèmèt ak presize siyal revèy D' pou bx D' enskri. bx D' enskri pa disponib si ou mete 'bx' sous operand pou 'koef'.
Done 'y' Konfigirasyon
'ay' oswa 'eskane' lajè otobis la	ay_scan_in_width	1–27	Espesifye lajè a nan otobis opinyon ay oswa scanin.(1)
Anrejistre opinyon 'ay' oswa opinyon 'scanin' nan miltiplikatè a	ay_scan_in_clock	Non Clock0 Clock1 Clock2	Chwazi Revèy0, Revèy1, oswa Revèy2 pou pèmèt ak presize siyal revèy D' pou ay ou scanin D' enskri.
'pa' antre otobis lajè	pa_lajè	1–19	Espesifye lajè a nan otobis opinyon.(1)

Paramèt	IP Jenere Paramèt	Valè	Deskripsyon
Anrejistre opinyon 'pa' nan miltiplikatè a	pa_revèy	Non Clock0 Clock1 Clock2	Chwazi Revèy0, Revèy1, oswa Revèy2 yo pèmèt ak presize siyal la revèy opinyon pou pa oswa scanin enskri antre.(1)
Sòti 'rezilta' Konfigirasyon
'rezilta' pwodiksyon otobis lajè	rezilta_yon_lajè	1–64	Espesifye lajè a nan rezilta pwodiksyon bis.
'resultb' pwodiksyon otobis lajè	result_b_width	1–64	Espesifye lajè otobis rezilta a. resultb disponib sèlman lè w ap itilize operation_mode m18×18_full.
Sèvi ak enskri pwodiksyon an	pwodiksyon_revèy	Non Clock0 Clock1 Clock2	Chwazi Revèy0, Revèy1, oswa Revèy2 pou pèmèt epi presize siyal revèy antre pou rezilta ak rezilta rejis pwodiksyon.

Pre-additeur Tab

Paramèt	IP Jenere Paramèt	Valè	Deskripsyon
'ay' sous operand	operand_source_may	D 'Predder	Espesifye sous operand pou ay input. Chwazi predè pou pèmèt modil pre-additeur pou miltiplikatè tèt. Anviwònman pou ay ak pa sous operand yo dwe menm.
'pa' sous operand	operand_source_mby	D 'Predder	Espesifye sous operand pou pa opinyon. Chwazi predè pou pèmèt modil pre-additeur pou miltiplikatè anba. Anviwònman pou ay ak pa sous operand yo dwe menm.
Mete pre-additeur yon operasyon soustraksyon	predder_soustraksyon_a	Non Wi	Chwazi Wi pou presize operasyon soustraksyon pou modil pre-additeur pou miltiplikatè tèt la. Anviwònman pre-additeur pou miltiplikatè anwo ak anba yo dwe menm bagay la.
Mete operasyon pre-addition b soustraksyon	predder_subtract_b	Non Wi	Chwazi Wi pou presize operasyon soustraksyon pou modil pre-additeur pou miltiplikatè anba a. Anviwònman pre-additeur pou miltiplikatè anwo ak anba yo dwe menm bagay la.
Done 'z' Konfigirasyon
'az' antre otobis lajè	az_width	1–26	Espesifye lajè a nan otobis opinyon az la.(1)
Anrejistre opinyon 'az' miltiplikatè a	az_clock	Non Clock0 Clock1 Clock2	Chwazi Revèy0, Revèy1, oswa Revèy2 pou pèmèt ak presize siyal revèy D' pou az D' registres. Paramèt revèy pou rejis antre ay ak az yo dwe menm.
'bz' antre otobis lajè	bz_width	1–18	Espesifye lajè bz antre bis la.(1)
Anrejistre opinyon 'bz' miltiplikatè a	bz_clock	Non Clock0 Clock1 Clock2	Chwazi Revèy0, Revèy1, oswa Revèy2 pou pèmèt ak presize siyal la revèy D 'pou rejis D 'bz. Anviwònman revèy pou rejis antre by ak bz yo dwe menm.

Koefisyan Entèn Tab

Paramèt	IP Jenere Paramèt	Valè	Deskripsyon
'rach' sous operand	operand_source_max	opinyon coef	Espesifye sous operand pou otobis antre ax. Chwazi coef pou pèmèt modil koyefisyan entèn pou miltiplikatè tèt. Chwazi Non pou Anrejistre opinyon 'ax' miltiplikatè a paramèt lè ou pèmèt karakteristik koyefisyan entèn la.

Paramèt	IP Jenere Paramèt	Valè	Deskripsyon
			Anviwònman pou sous ax ak bx operand yo dwe menm.
'bx' sous operand	operand_source_mbx	opinyon coef	Espesifye sous operand pou otobis antre bx. Chwazi coef pou pèmèt modil koyefisyan entèn pou miltiplikatè tèt. Chwazi Non pou Anrejistre opinyon 'bx' miltiplikatè a paramèt lè ou pèmèt karakteristik koyefisyan entèn la. Anviwònman pou sous ax ak bx operand yo dwe menm.
'coefsel' Konfigirasyon Rejis Antre
Anrejistre opinyon 'coefsela' miltiplikatè a	coef_sel_a_clock	Non Clock0 Clock1 Clock2	Chwazi Revèy0, Revèy1, oswa Revèy2 pou pèmèt ak presize siyal la revèy D 'pou rejis D 'coefsela yo.
Anrejistre opinyon 'coefselb' miltiplikatè a	coef_sel_b_clock	Non Clock0 Clock1 Clock2	Chwazi Revèy0, Revèy1, oswa Revèy2 pou pèmèt epi presize siyal revèy antre pou rejis antre coefselb yo.
Konfigirasyon depo koyefisyan
coef_a_0–7	coef_a_0–7	Nonb antye relatif	Espesifye valè koyefisyan yo pou otobis antre rach. Pou mòd operasyon 18-bit, valè maksimòm D 'se 218 - 1. Pou operasyon 27-bit, valè maksimòm lan se 227 - 1.
coef_b_0–7	coef_b_0–7	Nonb antye relatif	Espesifye valè koyefisyan yo pou otobis antre bx.

Akimilasyon/Sortie Cascade Tab

Paramèt	IP Jenere Paramèt	Valè	Deskripsyon
Pèmèt pò 'akimile'	enable_accumulate	Non Wi	Chwazi Wi pou pèmèt pò akimilatè.
Pèmèt pò 'négation'	enable_negate	Non Wi	Chwazi Wi pou pèmèt anile pò.
Pèmèt pò 'loadconst'	enable_loadconst	Non Wi	Chwazi Wi pou pèmèt loadconst pò.
Anrejistre opinyon 'akimile' akimilatè a	accumulate_clock	Non Clock0 Clock1 Clock2	Chwazi Revèy0 , Revèy1, oswa Revèy2 pou pèmèt ak presize siyal revèy D' pou akimile D' registres.

Paramèt	IP Jenere Paramèt	Valè	Deskripsyon
Anrejistre opinyon 'loadconst' akimilatè a	load_const_clock	Non Clock0 Clock1 Clock2	Chwazi Revèy0, Revèy1, oswa Revèy2 pou pèmèt ak presize siyal revèy D' pou loadconst D' anrejistre.
Anrejistre opinyon 'negasyon' nan inite a ajoute	negate_clock	Non Clock0 Clock1 Clock2	Chwazi Revèy0, Revèy1, oswa Revèy2 pou pèmèt ak presize siyal la revèy D 'pou rejis D 'negasyon yo.
Pèmèt akimilatè doub	enable_double_accum	Non Wi	Chwazi Wi pou pèmèt karakteristik akimilatè doub.
N valè konstan prereglaj	load_const_value	0 – 63	Espesifye valè konstan prereglaj la. Valè sa a ka 2N kote N se valè konstan prereglaj la.
Pèmèt pò chèn	itilize_chainadder	Non Wi	Chwazi Wi pou pèmèt modil kaskad pwodiksyon ak otobis la D 'chainin. Karakteristik kaskad pwodiksyon pa sipòte nan m18×18_full mòd operasyon.
Pèmèt pò chainout	gui_chainout_enable	Non Wi	Chwazi Wi pou pèmèt otobis pwodiksyon chainout la. Karakteristik kaskad pwodiksyon pa sipòte nan m18×18_full mòd operasyon.

Tab Pipelining

Paramèt	IP Jenere Paramèt	Valè	Deskripsyon
Ajoute enskri tiyo antre nan siyal done antre (x/y/z/coefsel)	input_pipeline_clock	Non Clock0 Clock1 Clock2	Chwazi Revèy0, Revèy1, oswa Revèy2 pou pèmèt epi presize siyal revèy D' pou x, y, z, coefsela ak coefselb tiyo D' registres.
Ajoute enskri tiyo antre nan siyal done 'sub' la	sub_pipeline_clock	Non Clock0 Clock1 Clock2	Chwazi Revèy0, Revèy1, oswa Revèy2 pou pèmèt ak presize siyal revèy D' pou enskri D' tiyo sub. (2)
Ajoute enskri tiyo D 'nan siyal la 'akimile' done	accum_pipeline_clock	Non Clock0 Clock1 Clock2	Chwazi Revèy0, Revèy1, oswa Revèy2 pou pèmèt epi presize siyal revèy la pou akimile enskripsyon tiyo a.(2)
Ajoute enskri tiyo antre nan siyal done 'loadconst' la	load_const_pipeline_clock	Non Clock0 Clock1 Clock2	Chwazi Revèy0, Revèy1, oswa Revèy2 pou pèmèt epi presize siyal revèy D' pou loadconst tiyo D' enskri.(2)
Ajoute enskri tiyo D 'nan siyal la 'negasyon' done	negate_pipeline_clock	Non Clock0 Clock1 Clock2	Chwazi Revèy0, Revèy1, oswa Revèy2 pou pèmèt epi presize siyal revèy D 'pou rejis D' tiyo anile.(2)

Maksimòm Antre Done Lajè pou chak mòd operasyon
Ou ka personnaliser lajè done pou x, y, ak z entrées jan sa espesifye nan tablo a.

Tout anrejistreman antre tiyo pou siyal kontwòl dinamik yo dwe gen menm anviwònman revèy la.

Mòd operasyon	Maksimòm Antre Done Lajè
	ax	ay	az	bx	by	bz
San yo pa pre-additeur oswa koyefisyan entèn
m18×18_full	18 (siyen) 18 (pa siyen)	19 (siyen) 18 (pa siyen)	Pa itilize	18 (siyen) 18 (pa siyen)	19 (siyen) 18 (pa siyen)	Pa itilize
m18×18_sumof2
m18×18_sistolik
m18×18_plus36
m27×27	27 (siyen) 27 (pa siyen)		Pa itilize
Avèk Karakteristik Pre-Adder sèlman
m18×18_full	18 (siyen) 18 (pa siyen)
m18×18_sumof2
m18×18_sistolik
m27×27	27 (siyen) 27 (pa siyen)	26 (siyen) 26 (pa siyen)		Pa itilize
Avèk karakteristik koyefisyan entèn sèlman
m18×18_full	Pa itilize	19 (siyen) 18 (pa siyen)	Pa itilize		19 (siyen) 18 (pa siyen)	Pa itilize
m18×18_sumof2
m18×18_sistolik
m27×27		27 (siyen) 27 (pa siyen)			Pa itilize

Deskripsyon Fonksyonèl

Nwayo IP DSP Cyclone 10 GX Native Fixed Point konsiste de 2 achitekti; 18 × 18 miltiplikasyon ak 27 × 27 miltiplikasyon. Chak enstansyasyon Cyclone 10 GX Native Fixed Point DSP IP nwayo a jenere sèlman 1 nan 2 achitekti yo depann sou mòd operasyonèl yo chwazi. Ou ka pèmèt modil si ou vle nan aplikasyon w lan.

Enfòmasyon ki gen rapò
Varyab Precision DSP Blocks nan chapit Intel Cyclone 10 GX Devices, Intel Cyclone 10 GX Core Fabric ak General Purpose I/Os Handbook.

Mòd operasyonèl yo

Nwayo DSP IP Cyclone 10 GX Native Fixed Point sipòte 5 mòd operasyonèl:

Mòd konplè 18 × 18 la

18 × 18 Sòm nan 2 Mode
18 × 18 Plus 36 mòd la
18 × 18 mòd sistolik la
Mòd 27 × 27 la

Mòd konplè 18 × 18 la
Lè konfigirasyon kòm 18 × 18 plen mòd, Cyclone 10 GX Native Fixed Point DSP IP nwayo a opere kòm de endepandan 18 (siyen/pa siyen) × 19 (siyen) oswa 18.
(siyen/pa siyen) × 18 (ki pa siyen) miltiplikatè ak pwodiksyon 37-bit. Mòd sa a aplike ekwasyon sa yo:

rezilta = ax * ay
reziltab = bx * pa

Achitekti Full Mode 18 × 18 la

18 × 18 Sòm nan 2 Mode
Nan 18 × 18 Sòm 2 mòd, nwayo Cyclone 10 GX Native Fixed Point DSP IP pèmèt miltiplikatè yo anwo ak anba epi jenere yon rezilta nan adisyon oswa soustraksyon ant 2 miltiplikatè yo. Siyal kontwòl sub-dinamik la kontwole yon ajoute pou fè operasyon adisyon oswa soustraksyon. Lajè pwodiksyon rezilta nan Cyclone 10 GX Native Fixed Point DSP IP nwayo a ka sipòte jiska 64 bit lè ou pèmèt akimilatè / kaskad pwodiksyon an. Mòd sa a aplike ekwasyon rezilta =[±(ax * ay) + (bx * by)].

Sòm 18 × 18 nan 2 mòd Achitekti

18 × 18 Plus 36 mòd la
Lè konfigirasyon kòm 18 × 18 Plus 36 mòd, Cyclone 10 GX Native Fixed Point DSP IP nwayo a pèmèt sèlman miltiplikatè tèt la. Mòd sa a aplike ekwasyon rezilta = (ax * ay) + concatenate(bx[17:0],by[17:0]).

Achitekti mòd 18 × 18 Plus 36

Ou dwe mete fòma reprezantasyon pou miltiplikatè anba yo ak operand yo pa siyen lè w ap itilize mòd sa a. Lè otobis la antre mwens pase 36-bit nan mòd sa a, ou oblije bay ekstansyon ki nesesè siyen an ranpli moute 36-bit opinyon an.

Sèvi ak mwens pase 36-bit Operand nan 18 × 18 Plus 36 Mode
Ansyen sa aample montre kijan pou konfigirasyon Cyclone 10 GX Native Fixed Point DSP IP nwayo a pou itilize 18 × 18 Plus 36 mòd operasyonèl ak yon done antre 12-bit siyen nan 101010101010 (binè) olye pou yo yon operand 36-bit.

Mete fòma reprezantasyon pou fon miltiplikatè x opérand: pou siyen.
Mete fòma reprezantasyon pou miltiplikatè anba a ak opérand: pou pa siyen.
Mete 'bx' lajè antre otobis la a 18.

Mete 'pa' lajè antre otobis la a 18.
Bay done '111111111111111111' nan otobis opinyon bx.
Bay done '111111101010101010' nan otobis opinyon.

18 × 18 mòd sistolik la
Nan 18 × 18 mòd operasyon sistolik, Cyclone 10 GX Native Fixed Point DSP IP nwayo a pèmèt miltiplikatè yo anwo ak anba, yon rejis sistolik antre pou miltiplikatè tèt la, ak yon rejis sistolik chèn pou chèn nan siyal antre yo. Lè ou pèmèt kaskad pwodiksyon, mòd sa a sipòte lajè pwodiksyon rezilta nan 44 bit. Lè ou pèmèt karakteristik akimilatè a san kaskad pwodiksyon, ou ka configured lajè pwodiksyon rezilta a 64 bit.

Achitekti mòd sistolik 18 × 18

Mòd 27 × 27 la
Lè konfigirasyon kòm 27 × 27 mòd, Cyclone 10 GX Native Fixed Point DSP IP nwayo a pèmèt yon miltiplikatè 27 (siyen / pa siyen) × 27 (siyen / pa siyen). Otobis pwodiksyon an ka sipòte jiska 64 bit ak kaskad akimilatè / pwodiksyon pèmèt. Mòd sa a aplike ekwasyon rezilta = ax * ay.

Achitekti mòd 27 × 27 la

Modil si ou vle

Modil opsyonèl ki disponib nan Cyclone 10 GX Native Fixed Point DSP IP Core yo se:

Antre kaskad
Pre-additeur

Koefisyan Entèn
Akimilasyon ak kaskad pwodiksyon
Pipeline anrejistre

Antre Cascade
Karakteristik kaskad Antre sipòte sou ay ak pa otobis opinyon. Lè ou mete Pèmèt D' Cascade pou 'ay' D' a Wi, Cyclone 10 GX Native Fixed Point DSP IP nwayo a pral pran entrées de eskanè D' siyal olye de ay D' bis. Lè ou mete Pèmèt D' Cascade pou 'pa' D' a Wi, Cyclone 10 GX Native Fixed Point DSP IP nwayo a pral pran entrées de ay D' bis olye de D' bis.

Li rekòmande pou pèmèt rejis D' yo pou ay ak/oswa pa chak fwa D' cascade pèmèt pou kòrèkteman aplikasyon an.

Ou ka pèmèt rejis reta yo matche ak egzijans latansi ant rejis la antre ak rejis pwodiksyon an. Gen 2 rejis reta nan nwayo a. Rejis delè an tèt yo itilize pou ay oswa eskanè-nan pò opinyon pandan y ap rejis la reta anba yo itilize pou pò pwodiksyon scanout. Rejis reta sa yo sipòte nan 18 × 18 mòd plen, 18 × 18 sòm 2 mòd, ak 18 × 18 mòd sistolik.

Pre-additeur

Ka pre-additeur a dwe configuré nan konfigirasyon sa yo:

De endepandan 18-bit (siyen / pa siyen) pre-additeur.

Yon sèl 26-bit pre-additeur.

Lè ou pèmèt pre-additeur nan 18 × 18 mòd miltiplikasyon, ay ak az yo itilize kòm otobis la antre nan pre-additeur nan tèt pandan y ap by ak bz yo itilize kòm otobis la antre nan pre-additeur anba a. Lè ou pèmèt pre-additeur nan mòd miltiplikasyon 27 × 27, yo itilize ay ak az kòm otobis antre nan pre-additeur a. Pre-additeur a sipòte tou de operasyon adisyon ak soustraksyon. Lè yo itilize tou de pre-additeur ki nan menm blòk DSP a, yo dwe pataje menm kalite operasyon (swa adisyon oswa soustraksyon).

Koefisyan Entèn
Koefisyan entèn la ka sipòte jiska uit koyefisyan konstan pou miltiplikasyon yo nan mòd 18-bit ak 27-bit. Lè ou pèmèt karakteristik koyefisyan entèn la, de otobis antre pou kontwole seleksyon multiplexeur koyefisyan yo pral pwodwi. Otobis antre coefsela yo itilize pou chwazi koyefisyan predefini pou miltiplikatè anlè a epi otobis opinyon konsèy la itilize pou chwazi koyefisyan predefini pou miltiplikatè anba a.

Depo koyefisyan entèn la pa sipòte valè koyefisyan dinamik kontwole ak depo koyefisyan ekstèn oblije fè yon operasyon konsa.

Akimilasyon ak Cascade Sòti

Modil akimilatè a ka pèmèt pou fè operasyon sa yo:

Operasyon adisyon oswa soustraksyon
Operasyon awondi partial lè l sèvi avèk yon valè konstan 2N
Doub kanal akimilasyon

Pou fè dinamik operasyon adisyon oswa soustraksyon nan akimilatè a, kontwole siyal la opinyon negasyon. Pou yon operasyon awondi partial, ou ka presize ak chaje yon konstan prereglaj nan 2N anvan modil la akimilatè pèmèt pa espesifye yon nonb antye relatif nan paramèt N valè a nan konstan nan prereglaj. Nonb antye relatif N a dwe mwens pase 64. Ou ka dinamikman pèmèt oswa enfim itilizasyon konstan prereglaj la lè w kontwole siyal loadconst la. Ou ka itilize operasyon sa a kòm yon muxing aktif nan valè wonn nan nan chemen an fidbak akimilatè. Pri a chaje ak itilizasyon siyal akimile se mityèlman eksklizif.

Ou ka pèmèt enskri doub akimilatè a lè l sèvi avèk paramèt Pèmèt akimilatè doub pou fè akimilasyon doub. Modil akimilatè a ka sipòte anchaj plizyè blòk DSP pou operasyon adisyon oswa soustraksyon lè li pèmèt pò antre chèn lan ak pò pwodiksyon chèn-soti. Nan mòd 18 × 18 systolic, sèlman 44-bit nan otobis la antre chèn ak chèn soti otobis pwodiksyon yo pral itilize. Sepandan, tout chenn 64-bit nan otobis la antre yo dwe konekte ak otobis la pwodiksyon chèn soti nan blòk DSP anvan an.

Pipeline Enskri

Nwayo DSP IP Cyclone 10 GX Native Fixed Point sipòte yon sèl nivo enskri tiyo. Rejis tiyo a sipòte jiska twa sous revèy ak yon siyal klè asynchrone pou reset rejis tiyo yo. Gen senk rejis tiyo:

done antre otobis tiyo enskri
sub dinamik kontwòl siyal tiyo enskri

anile enskri tiyo siyal dinamik kontwòl
akimile dinamik kontwòl siyal tiyo enskri
loadconst dinamik tiyo kontwòl enskri

Ou ka chwazi pou pèmèt chak done D' otobis tiyo enskri ak kontwòl dinamik tiyo siyal anrejistre poukont yo. Sepandan, tout rejis tiyo ki pèmèt yo dwe itilize menm sous revèy la.

Revèy Scheme

Antre, tiyo, ak pwodiksyon anrejistre nan Cyclone 10 GX Native Fixed Point DSP IP nwayo a sipòte twa sous revèy/pèmèt ak de clearing asynchrone. Tout rejis antre itilize aclr[0] epi tout rejis tiyo ak pwodiksyon itilize aclr[1]. Chak kalite rejis ka chwazi youn nan twa sous revèy ak revèy pèmèt siyal yo. Lè ou configured Cyclone 10 GX Native Fixed Point DSP IP nwayo a nan 18 × 18 mòd operasyon sistolik, lojisyèl Intel Quartus Prime a pral mete rejis sistolik D 'ak chèn sistolik revèy sous la nan menm sous revèy ak rejis pwodiksyon an entèn.

Lè ou pèmèt karakteristik doub akimilatè a, lojisyèl Intel Quartus Prime a pral mete sous revèy enskri doub akimilatè a nan menm sous revèy ak enskri pwodiksyon an.

Konstriksyon Scheme Clocking
Onglet sa a montre kontrent ou dwe aplike pou tout plan revèy enskri yo.

Kondisyon	Kontrent
Lè pre-additeur pèmèt	Sous revèy pou rejis antre ay ak az dwe menm bagay la.

	Sous revèy pou rejis antre by ak bz dwe menm.
Lè enskri tiyo yo aktive	Sous revèy pou tout rejis tiyo yo dwe menm.
Lè nenpòt nan opinyon an anrejistre pou siyal kontwòl dinamik	Sous revèy pou anrejistreman antre pou sub, akimile, loadconst, ak negate dwe menm bagay la.

Cyclone 10 GX Native Fixed Point DSP IP Siyal Nwayo

Figi sa a montre siyal antre ak pwodiksyon Cyclone 10 GX Native Fixed Point DSP IP nwayo a.

Cyclone 10 GX Native Fixed Point DSP IP Siyal Nwayo

Done Antre Siyal

Non siyal	Kalite	Lajè	Deskripsyon
rach[]	Antre	27	Antre otobis done nan miltiplikatè tèt.
wi[]	Antre	27	Antre otobis done nan miltiplikatè tèt. Lè pre-additeur pèmèt, siyal sa yo yo sèvi kòm siyal opinyon nan pre-adder an tèt la.
az[]	Antre	26	Siyal sa yo se siyal antre nan pre-additeur nan tèt. Siyal sa yo disponib sèlman lè pre-additeur aktive. Siyal sa yo pa disponib nan m18×18_plus36 mòd operasyonèl.
bx[]	Antre	18	Antre otobis done nan miltiplikatè anba a. Siyal sa yo pa disponib nan m27×27 mòd operasyonèl.
pa[]	Antre	19	Antre otobis done nan miltiplikatè anba a. Lè pre-additeur pèmèt, siyal sa yo sèvi kòm siyal opinyon nan pre-additeur anba a. Siyal sa yo pa disponib nan m27×27 mòd operasyonèl.
bz[]	Antre	18	Siyal sa yo se siyal antre nan pre-additeur anba a. Siyal sa yo disponib sèlman lè pre-additeur aktive. Siyal sa yo pa disponib nan m27×27 epi m18×18_plus36 mòd operasyon yo.

Done Sòti Siyal

Non siyal	Kalite	Lajè	Deskripsyon
rezilta[]	Sòti	64	Sòti otobis done soti nan miltiplikatè tèt. Siyal sa yo sipòte jiska 37 bits pou m18×18_full mòd operasyonèl.
reziltab[]	Sòti	37	Sòti otobis done soti nan miltiplikatè anba. Siyal sa yo disponib sèlman nan m18×18_full mòd operasyonèl.

Revèy, Pèmèt, ak Siyal Klè

Non siyal	Kalite	Lajè	Deskripsyon
clk[]	Antre	3	Antre siyal revèy pou tout rejis yo. Siyal revèy sa yo disponib sèlman si nenpòt nan rejis antre, rejis tiyo, oswa rejis pwodiksyon yo mete sou Revèy0, Revèy1, oswa Revèy2. • clk[0] = Revèy0 • clk[1] = Revèy1 • clk[2] = Revèy2
ena[]	Antre	3	Revèy pèmèt pou clk[2:0]. Siyal sa a aktif-Segondè. • ena[0] se pou Revèy0 • ena[1] se pou Revèy1 • ena[2] se pou Revèy2
aklr[]	Antre	2	Asynchrone siyal opinyon klè pou tout rejis yo. Siyal sa a aktif-Segondè. Sèvi ak aklr[0] pou tout anrejistreman opinyon ak itilizasyon aklr[1] pou tout rejis tiyo ak rejis pwodiksyon. Pa default, siyal sa a se de-afime.

Siyal kontwòl dinamik

Non siyal	Kalite	Lajè	Deskripsyon
sub	Antre	1	Antre siyal pou ajoute oswa soustraksyon pwodiksyon an nan miltiplikatè tèt la ak pwodiksyon an nan miltiplikatè anba a. • Dezaser siyal sa a pou presize operasyon adisyon. • Afime siyal sa a pou presize operasyon soustraksyon. Pa default, siyal sa a se deasserted. Ou ka afime oswa dezaserte siyal sa a pandan tan kouri.(3)
nye	Antre	1	Antre siyal pou ajoute oswa soustraksyon sòm miltiplikatè anwo ak anba ak done ki soti nan siyal chèn yo. • Dezaser siyal sa a pou presize operasyon adisyon. • Afime siyal sa a pou presize operasyon soustraksyon. Pa default, siyal sa a se deasserted. Ou ka afime oswa dezaserte siyal sa a pandan tan kouri.(3)
akimile	Antre	1	Antre siyal pou pèmèt oswa enfim karakteristik akimilatè a. • Deassert siyal sa a pou enfim karakteristik akimilatè a. • Afime siyal sa a pou pèmèt karakteristik akimilatè a. Pa default, siyal sa a se deasserted. Ou ka afime oswa dezaserte siyal sa a pandan tan kouri.(3)
loadconst	Antre	1	Antre siyal pou pèmèt oswa enfim karakteristik chaj la konstan. • Deassert siyal sa a pou enfim karakteristik chaj konstan. • Afime siyal sa a pou pèmèt karakteristik chaj konstan. Pa default, siyal sa a se deasserted. Ou ka afime oswa dezaserte siyal sa a pandan tan kouri.(3)

Siyal koyefisyan entèn yo

Non siyal

Kalite

Lajè

Deskripsyon

coefsela[]

Antre

Antre siyal seleksyon pou 8 valè koyefisyan defini pa itilizatè pou miltiplikatè tèt la. Valè koyefisyan yo estoke nan memwa entèn la epi yo espesifye pa paramèt coef_a_0 pou coef_a_7.

• coefsela[2:0] = 000 refere a coef_a_0

• coefsela[2:0] = 001 refere a coef_a_1

• coelsela[2:0] = 010 refere a coef_a_2

• … ak latriye.

Siyal sa yo disponib sèlman lè karakteristik koyefisyan entèn la aktive.

coefselb[]

Antre

Antre siyal seleksyon pou 8 valè koyefisyan defini pa itilizatè pou miltiplikatè anba a. Valè koyefisyan yo estoke nan memwa entèn la epi yo espesifye pa paramèt coef_b_0 pou coef_b_7.

• coefselb[2:0] = 000 refere a coef_b_0

• coefselb[2:0] = 001 refere a coef_b_1

• coelselb[2:0] = 010 refere a coef_b_2

• … ak latriye.

Siyal sa yo disponib sèlman lè karakteristik koyefisyan entèn la aktive.

Antre Siyal Cascade

Non siyal	Kalite	Lajè	Deskripsyon
eskane[]	Antre	27	Antre otobis done pou modil kaskad antre. Konekte siyal sa yo ak siyal scanout ki soti nan nwayo DSP anvan an.
eskanè[]	Sòti	27	Sòti otobis done nan modil la kaskad opinyon. Konekte siyal sa yo ak siyal scanin nan pwochen nwayo DSP la.

Sortie Cascade siyal yo

Non siyal	Kalite	Lajè	Deskripsyon
chèn[]	Antre	64	Antre otobis done pou modil kaskad pwodiksyon. Konekte siyal sa yo ak siyal chainout ki soti nan nwayo DSP anvan an.
chainout []	Sòti	64	Sòti otobis done nan modil la kaskad pwodiksyon. Konekte siyal sa yo ak siyal chèn nan pwochen nwayo DSP la.

Istwa Revizyon Dokiman pou Cyclone 10 GX Native Fixed Point DSP IP Nwayo Gid Itilizatè a

Dat	Version	Chanjman
Novanm 2017	2017.11.06	Premye lage.

Intel Corporation. Tout dwa rezève. Intel, logo Intel ak lòt mak Intel yo se mak komèsyal Intel Corporation oswa filiales li yo. Intel garanti pèfòmans pwodwi FPGA ak semi-conducteurs li yo selon espesifikasyon aktyèl yo an akò ak garanti estanda Intel a, men li rezève dwa pou fè chanjman nan nenpòt pwodwi ak sèvis nenpòt ki lè san avètisman. Intel pa asime okenn responsablite oswa responsablite ki soti nan aplikasyon an oswa itilizasyon nenpòt enfòmasyon, pwodwi oswa sèvis ki dekri la a eksepte si Intel te dakò ekspreseman alekri. Yo konseye kliyan Intel yo pou yo jwenn dènye vèsyon espesifikasyon aparèy yo anvan yo konte sou nenpòt enfòmasyon ki pibliye epi anvan yo pase lòd pou pwodwi oswa sèvis yo.

Lòt non ak mak yo ka reklame kòm pwopriyete lòt moun.

Dokiman / Resous

intel UG-20094 Cyclone 10 GX Native Fixed Point DSP IP Core [pdfGid Itilizatè
UG-20094 Cyclone 10 GX Native Fixed Point DSP IP Core, UG-20094, Cyclone 10 GX Native Fixed Point DSP IP Core, Native Fixed Point DSP IP Core, Fixed Point DSP IP Core, DSP IP Core

Referans

Manyèl itilizatè

intel UG-20094 Cyclone 10 GX Native Fixed Point DSP IP Core

Intel® Cyclone® 10 GX Native Fixed Point DSP IP Gid Itilizatè Nwayo