Intel UG-20094 Cyclone 10 GX Native Fixed Point DSP IP Core
Intel® Cyclone® 10 GX Native Fixed Point DSP IP Core User Guide
די Intel Cyclone® 10 GX Native Fixed Point DSP IP האַרץ ינסטאַנטייץ און קאָנטראָלס אַ איין Intel Cyclone 10 GX Variable Precision Digital Signal Processing (DSP) בלאָק. די Cyclone 10 GX Native Fixed Point DSP IP האַרץ איז בלויז בנימצא פֿאַר Intel Cyclone 10 GX דעוויסעס.
סיקלאָן 10 גקס נאַטיווע פיקסט פונט דספּ יפּ קאָר פאַנגקשאַנאַל בלאָק דיאַגראַמע
פֿאַרבונדענע אינפֿאָרמאַציע
הקדמה צו Intel FPGA IP קאָרעס.
סיקלאָן 10 גקס געבוירן פיקסט פונט דספּ IP קאָר פֿעיִקייטן
די Cyclone 10 GX Native Fixed Point DSP IP האַרץ שטיצט די פאלגענדע פֿעיִקייטן:
- הויך-פאָרשטעלונג, מאַכט-אָפּטימיזעד און גאָר רעגיסטרירט קייפל אַפּעריישאַנז
- 18-ביסל און 27-ביסל וואָרט לענגקטס
- צוויי 18 × 19 מאַלטאַפּלייער אָדער איין 27 × 27 מאַלטאַפּלייער פּער דספּ בלאָק
- געבויט-אין אַדישאַן, כיסער און 64-ביסל טאָפּל אַקיומיאַליישאַן רעגיסטרירן צו פאַרבינדן קייפל רעזולטאַטן
- קאַסקיידינג 19-ביסל אָדער 27-ביסל ווען פאַר-אַדער איז פאַרקריפּלט און קאַסקאַדינג 18-ביסל ווען פאַר-אַדער איז געניצט צו פאָרעם די צאַפּן-פאַרהאַלטן שורה פֿאַר פֿילטרירונג אַפּלאַקיישאַן
- קאַסקאַדינג 64-ביסל רעזולטאַט ויטאָבוס צו פאַרמערן רעזולטאַט רעזולטאַטן פון איין בלאָק צו דער ווייַטער בלאָק אָן פונדרויסנדיק לאָגיק שטיצן
- שווער פאַר-אַדדער געשטיצט אין 19-ביסל און 27-ביסל מאָדעס פֿאַר סיממעטריק פילטערס
- אינערלעכער קאָואַפישאַנט רעגיסטרירן באַנק אין ביידע 18-ביסל און 27-ביסל מאָדעס פֿאַר פילטער ימפּלאַמענטיישאַן
- 18-ביסל און 27-ביסל סיסטאָליק ענדלעך ימפּאַלס ענטפער (FIR) פילטערס מיט פונאנדערגעטיילט רעזולטאַט אַדער
געטינג סטאַרטעד
דעם קאַפּיטל גיט אַ גענעראַל איבערבליקview פון די Intel FPGA IP האַרץ פּלאַן לויפן צו העלפֿן איר געשווינד אָנהייבן מיט די Cyclone 10 GX Native Fixed Point DSP IP האַרץ. די Intel FPGA IP ביבליאָטעק איז אינסטאַלירן ווי אַ טייל פון די Intel Quartus® Prime ינסטאַלירונג פּראָצעס. איר קענען אויסקלייַבן און פּאַראַמעטיז קיין Intel FPGA IP האַרץ פון דער ביבליאָטעק. Intel גיט אַן ינאַגרייטיד פּאַראַמעטער רעדאַקטאָר וואָס אַלאַוז איר צו קאַסטאַמייז די Intel FPGA DSP IP האַרץ צו שטיצן אַ ברייט פאַרשיידנקייַט פון אַפּלאַקיישאַנז. דער פּאַראַמעטער רעדאַקטאָר פירער איר דורך די באַשטעטיקן פון פּאַראַמעטער וואַלועס און די סעלעקציע פון אַפּשאַנאַל פּאָרץ.
פֿאַרבונדענע אינפֿאָרמאַציע
- הקדמה צו Intel FPGA IP קאָרעס
גיט אַלגעמיינע אינפֿאָרמאַציע וועגן אַלע Intel FPGA IP קאָרעס, אַרייַנגערעכנט פּאַראַמעטערייזינג, דזשענערייטינג, אַפּגריידינג און סימיאַלייטינג IP קאָרעס. - קריייטינג ווערסיע-פרייַ יפּ און פּלאַטפאָרם דיזיינער (סטאַנדאַרד) סימיאַליישאַן סקריפּס
שאַפֿן סימיאַליישאַן סקריפּס וואָס טאָן ניט דאַרפן מאַנואַל דערהייַנטיקונגען פֿאַר ווייכווארג אָדער IP ווערסיע אַפּגריידז. - בעסטער פּראַקטיסיז פֿאַר פּראָיעקט מאַנאַגעמענט
גיידליינז פֿאַר עפעקטיוו פאַרוואַלטונג און פּאָרטאַביליטי פון דיין פּרויעקט און IP files.
Cyclone 10 GX Native Fixed Point DSP IP Core Parameter Settings
איר קענען קאַסטאַמייז די Cyclone 10 GX Native Fixed Point DSP IP האַרץ דורך ספּעציפיצירן די פּאַראַמעטערס ניצן די פּאַראַמעטער רעדאַקטאָר אין די Intel Quartus Prime ווייכווארג.
אָפּעראַציע מאָדע טאַב
| פּאַראַמעטער | IP דזשענערייטאַד פּאַראַמעטער | ווערט | באַשרייַבונג |
| ביטע קלייַבן די אָפּעראַציע מאָדע | אָפּעראַציע_מאָדע | m18×18_full m18×18_sumof2 m18×18_plus36 m18×18_systolic m27×27 | אויסקלייַבן די געוואלט אַפּעריישאַנאַל מאָדע. |
| Multiplier Configuration | |||
| פאַרטרעטונג פֿאָרמאַט פֿאַר שפּיץ מאַלטיפּלייער רענטגענ אָפּעראַנד | געחתמעט_מאַקס | געחתמעט אומגעחתמעט | ספּעציפיצירן די פאַרטרעטונג פֿאָרמאַט פֿאַר די שפּיץ מאַלטיפּלייער רענטגענ אָפּעראַנד. |
| פּאַראַמעטער | IP דזשענערייטאַד פּאַראַמעטער | ווערט | באַשרייַבונג |
| פאַרטרעטונג פֿאָרמאַט פֿאַר שפּיץ מאַלטאַפּלייער י אָפּעראַנד | געחתמעט_מאַי | געחתמעט אומגעחתמעט | ספּעציפיצירן די פאַרטרעטונג פֿאָרמאַט פֿאַר די שפּיץ מאַלטיפּלייער י אָפּעראַנד. |
| פאַרטרעטונג פֿאָרמאַט פֿאַר דנאָ מאַלטאַפּלייער רענטגענ אָפּעראַנד | געחתמעט_מבקס | געחתמעט אומגעחתמעט | ספּעציפיצירן די פאַרטרעטונג פֿאָרמאַט פֿאַר די דנאָ מאַלטיפּלייער רענטגענ אָפּעראַנד. |
| פאַרטרעטונג פֿאָרמאַט פֿאַר דנאָ מאַלטאַפּלייער י אָפּעראַנד | signed_mby | געחתמעט אומגעחתמעט | ספּעציפיצירן די פאַרטרעטונג פֿאָרמאַט פֿאַר די דנאָ מאַלטאַפּלייער י אָפּעראַנד.
שטענדיק סעלעקטירן נישט אונטערגעשריבן פֿאַר m18×18_plus36 . |
| געבן 'סאַב' פּאָרט | enable_sub | ניין יא | אויסקלייַבן יא צו געבן
סוב פּאָרט. |
| פאַרשרייַבן אַרייַנשרייַב 'סאַב' פון די מאַלטאַפּלייער | סוב_קלאָק | ניין זייגער0 זייגער1 זייגער2 | אויסקלייַבן זייגער 0, זייגער 1, אָדער זייגער 2 צו געבן און ספּעציפיצירן די אַרייַנשרייַב זייגער סיגנאַל פֿאַר סאַב אַרייַנשרייַב רעגיסטרירן. |
| אַרייַנשרייַב קאַסקייד | |||
| געבן אַרייַנשרייַב קאַסקייד פֿאַר 'ייַ' אַרייַנשרייַב | ay_use_scan_in | ניין יא | אויסקלייַבן יא צו געבן אַרייַנשרייַב קאַסקייד מאָדולע פֿאַר אַ דאַטן אַרייַנשרייַב.
ווען איר געבן אַרייַנשרייַב קאַסקייד מאָדולע, די Cyclone 10 GX Native Fixed Point DSP IP האַרץ ניצט די סקאַנין אַרייַנשרייַב סיגנאַלז ווי אַרייַנשרייַב אַנשטאָט פון יי אַרייַנשרייַב סיגנאַלז. |
| געבן אַרייַנשרייַב קאַסקייד פֿאַר 'דורך' אַרייַנשרייַב | by_use_scan_in | ניין יא | אויסקלייַבן יא צו געבן אַרייַנשרייַב קאַסקייד מאָדולע דורך דאַטן אַרייַנשרייַב.
ווען איר געבן אַרייַנשרייַב קאַסקייד מאָדולע, די Cyclone 10 GX Native Fixed Point DSP IP האַרץ ניצט די יי אַרייַנשרייַב סיגנאַלז ווי אַרייַנשרייַב אַנשטאָט פון אַרייַנשרייַב סיגנאַלז. |
| געבן דאַטן און פאַרהאַלטן רעגיסטרירן | delay_scan_out_ay | ניין יא | אויסקלייַבן יא צו געבן פאַרהאַלטן רעגיסטרירן צווישן יי און דורך אַרייַנשרייַב רעדזשיסטערס.
דער שטריך איז נישט געשטיצט אין m18×18_plus36 און מ 27 קס 27 אַפּעריישאַנאַל מאָדע. |
| פּאַראַמעטער | IP דזשענערייטאַד פּאַראַמעטער | ווערט | באַשרייַבונג |
| געבן דאַטן דורך פאַרהאַלטן רעגיסטרירן | delay_scan_out_by | ניין יא | אויסקלייַבן יא צו געבן פאַרהאַלטן רעגיסטרירן צווישן דורך אַרייַנשרייַב רעדזשיסטערז און סקאַנאָוט רעזולטאַט ויטאָבוס.
דער שטריך איז נישט געשטיצט אין m18×18_plus36 און מ 27 קס 27 אַפּעריישאַנאַל מאָדע. |
| געבן סקאַאַוט פּאָרט | gui_scanout_enable | ניין יא | אויסקלייַבן יא צו געבן
סקאַאַוט רעזולטאַט ויטאָבוס. |
| 'סקאַנאָוט' רעזולטאַט ויטאָבוס ברייט | scan_out_width | 1-27 | ספּעציפיצירן די ברייט פון
סקאַאַוט רעזולטאַט ויטאָבוס. |
| דאַטאַ 'רענטגענ' קאַנפיגיעריישאַן | |||
| 'אַקס' אַרייַנשרייַב ויטאָבוס ברייט | אַקס_ווידט | 1-27 | ספּעציפיצירן די ברייט פון
אַקס אַרייַנשרייַב ויטאָבוס.(1) |
| רעגיסטרירן אַרייַנשרייַב 'אַקס' פון די מאַלטאַפּלייער | ax_clock | ניין זייגער0 זייגער1 זייגער2 | אויסקלייַבן זייגער 0, זייגער 1, אָדער זייגער 2 צו געבן און ספּעציפיצירן די אַרייַנשרייַב זייגער סיגנאַל פֿאַר אַקס אַרייַנשרייַב רעגיסטרירן.
אַקס אַרייַנשרייַב רעגיסטרירן איז ניט בנימצא אויב איר שטעלן 'אַקס' אָפּעראַנד מקור צו 'קויף'. |
| 'בקס' אַרייַנשרייַב ויטאָבוס ברייט | bx_width | 1-18 | ספּעציפיצירן די ברייט פון
bx אַרייַנשרייַב ויטאָבוס.(1) |
| פאַרשרייַבן אַרייַנשרייַב 'בקס' פון די מאַלטאַפּלייער | bx_clock | ניין זייגער0 זייגער1 זייגער2 | אויסקלייַבן זייגער 0, זייגער 1, אָדער זייגער 2 צו געבן און ספּעציפיצירן די אַרייַנשרייַב זייגער סיגנאַל פֿאַר bx אַרייַנשרייַב רעגיסטרירן.
bx אַרייַנשרייַב רעגיסטרירן איז ניט בנימצא אויב איר שטעלן 'בקס' אָפּעראַנד מקור צו 'קויף'. |
| דאַטן 'י' קאַנפיגיעריישאַן | |||
| 'יי' אָדער 'סקאַן' ויטאָבוס ברייט | ay_scan_in_width | 1-27 | ספּעציפיצירן די ברייט פון ay אָדער סקאַן אַרייַנשרייַב ויטאָבוס.1) |
| פאַרשרייַבן אַרייַנשרייַב 'יי' אָדער אַרייַנשרייַב 'סקאַן' פון די מאַלטאַפּלייער | ay_scan_in_clock | ניין זייגער0 זייגער1 זייגער2 | אויסקלייַבן זייגער 0, זייגער 1, אָדער זייגער 2 צו געבן און ספּעציפיצירן די אַרייַנשרייַב זייגער סיגנאַל פֿאַר ay אָדער scanin אַרייַנשרייַב רעגיסטרירן. |
| 'דורך' אַרייַנשרייַב ויטאָבוס ברייט | ביי_ווידט | 1-19 | ספּעציפיצירן די ברייט פון דורך אַרייַנשרייַב ויטאָבוס.(1) |
| פּאַראַמעטער | IP דזשענערייטאַד פּאַראַמעטער | ווערט | באַשרייַבונג |
| פאַרשרייַבן אַרייַנשרייַב 'דורך' פון די מאַלטאַפּלייער | ביי_קלאָק | ניין זייגער0 זייגער1 זייגער2 | אויסקלייַבן זייגער 0, זייגער 1, אָדער זייגער 2 צו געבן און ספּעציפיצירן די אַרייַנשרייַב זייגער סיגנאַל פֿאַר דורך אָדער סקאַנין
אַרייַנשרייַב רעגיסטרירן. (1) |
| רעזולטאַט 'רעזולטאט' קאַנפיגיעריישאַן | |||
| 'רעזולטאַט' רעזולטאַט ויטאָבוס ברייט | result_a_width | 1-64 | ספּעציפיצירן די ברייט פון
רעזולטאַט ויטאָבוס. |
| רעזולטאַט ויטאָבוס ברייט | result_b_width | 1-64 | ספּעציפיצירן די ברייט פון רעזולטאַט ויטאָבוס רעזולטאַט. רעזולטאט איז בארעכטיגט בלויז ווען איר נוצן Operation_mode מ18×18_פול. |
| ניצן רעזולטאַט רעגיסטרירן | output_clock | ניין זייגער0 זייגער1 זייגער2 | אויסקלייַבן זייגער 0, זייגער 1, אָדער זייגער 2 צו געבן און ספּעציפיצירן די אַרייַנשרייַב זייגער סיגנאַל פֿאַר רעזולטאַט רעזולטאטן און רעזולטאט רעדזשיסטערז. |
פאַר-אַדדער טאַב
| פּאַראַמעטער | IP דזשענערייטאַד פּאַראַמעטער | ווערט | באַשרייַבונג |
| 'יי' אָפּעראַנד מקור | operand_source_may | אַרייַנשרייַב פּריידער | ספּעציפיצירן די אָפּעראַנד מקור פֿאַר ייַ אַרייַנשרייַב. אויסקלייַבן פּריידער צו געבן פאַר-אַדדער מאָדולע פֿאַר שפּיץ מאַלטאַפּלייער. סעטטינגס פֿאַר ay און דורך אָפּעראַנד מקור מוזן זיין די זעלבע. |
| 'דורך' אָפּעראַנד מקור | operand_source_mby | אַרייַנשרייַב פּריידער | ספּעציפיצירן די אָפּעראַנד מקור פֿאַר דורך אַרייַנשרייַב. אויסקלייַבן פּריידער צו געבן פאַר-אַדדער מאָדולע פֿאַר דנאָ מאַלטאַפּלייער. סעטטינגס פֿאַר ay און דורך אָפּעראַנד מקור מוזן זיין די זעלבע. |
| שטעלן פאַר-אַדדער אַ אָפּעראַציע צו כיסער | preadder_subtract_a | ניין יא | אויסקלייַבן יא צו ספּעציפיצירן כיסער אָפּעראַציע פֿאַר פאַר-אַדדער מאָדולע פֿאַר די שפּיץ מאַלטאַפּלייער. פאַר-אַדדער סעטטינגס פֿאַר שפּיץ און דנאָ מאַלטאַפּלייער מוזן זיין די זעלבע. |
| שטעלן פאַר-אַדדער ב אָפּעראַציע צו כיסער | preadder_subtract_b | ניין יא | אויסקלייַבן יא צו ספּעציפיצירן כיסער אָפּעראַציע פֿאַר פאַר-אַדדער מאָדולע פֿאַר די דנאָ מאַלטאַפּלייער. פאַר-אַדדער סעטטינגס פֿאַר שפּיץ און דנאָ מאַלטאַפּלייער מוזן זיין די זעלבע. |
| דאַטאַ 'ז' קאַנפיגיעריישאַן | |||
| 'אַז' אַרייַנשרייַב ויטאָבוס ברייט | az_width | 1-26 | ספּעציפיצירן די ברייט פון אַז אַרייַנשרייַב ויטאָבוס.(1) |
| פאַרשרייַבן אַרייַנשרייַב 'אַז' פון די מאַלטאַפּלייער | az_clock | ניין זייגער0 זייגער1 זייגער2 | אויסקלייַבן זייגער 0, זייגער 1, אָדער זייגער 2 צו געבן און ספּעציפיצירן די אַרייַנשרייַב זייגער סיגנאַל פֿאַר אַז אַרייַנשרייַב רעדזשיסטערז. זייגער סעטטינגס פֿאַר ay און AZ אַרייַנשרייַב רעדזשיסטערז מוזן זיין די זעלבע. |
| 'בז' אַרייַנשרייַב ויטאָבוס ברייט | bz_width | 1-18 | ספּעציפיצירן די ברייט פון bz אַרייַנשרייַב ויטאָבוס.(1) |
| פאַרשרייַבן אַרייַנשרייַב 'בז' פון די מאַלטאַפּלייער | bz_clock | ניין זייגער0 זייגער1 זייגער2 | אויסקלייַבן זייגער 0, זייגער 1, אָדער זייגער 2 צו געבן און ספּעציפיצירן די אַרייַנשרייַב זייגער סיגנאַל פֿאַר bz אַרייַנשרייַב רעדזשיסטערז. זייגער סעטטינגס פֿאַר דורך און bz אַרייַנשרייַב רעדזשיסטערז מוזן זיין די זעלבע. |
ינערלעך קאָואַפישאַנט טאַב
| פּאַראַמעטער | IP דזשענערייטאַד פּאַראַמעטער | ווערט | באַשרייַבונג |
| 'אַקס' אָפּעראַנד מקור | אָפּעראַנד_מקור_מאַקס | אַרייַנשרייַב coef | ספּעציפיצירן די אָפּעראַנד מקור פֿאַר אַקס אַרייַנשרייַב ויטאָבוס. אויסקלייַבן coef צו געבן ינערלעך קאָואַפישאַנט מאָדולע פֿאַר שפּיץ מאַלטאַפּלייער.
אויסקלייַבן ניין פֿאַר רעגיסטרירן אַרייַנשרייַב 'אַקס' פון די מאַלטאַפּלייער פּאַראַמעטער ווען איר געבן די ינערלעך קאָואַפישאַנט שטריך. |
| פּאַראַמעטער | IP דזשענערייטאַד פּאַראַמעטער | ווערט | באַשרייַבונג |
| סעטטינגס פֿאַר אַקס און bx אָפּעראַנד מקור מוזן זיין די זעלבע. | |||
| 'בקס' אָפּעראַנד מקור | operand_source_mbx | אַרייַנשרייַב coef | ספּעציפיצירן די אָפּעראַנד מקור פֿאַר bx אַרייַנשרייַב ויטאָבוס. אויסקלייַבן coef צו געבן ינערלעך קאָואַפישאַנט מאָדולע פֿאַר שפּיץ מאַלטאַפּלייער.
אויסקלייַבן ניין פֿאַר פאַרשרייַבן אַרייַנשרייַב 'בקס' פון די מאַלטאַפּלייער פּאַראַמעטער ווען איר געבן די ינערלעך קאָואַפישאַנט שטריך. סעטטינגס פֿאַר אַקס און bx אָפּעראַנד מקור מוזן זיין די זעלבע. |
| 'coefsel' אַרייַנשרייַב רעגיסטרירן קאָנפיגוראַטיאָן | |||
| פאַרשרייַבן אַרייַנשרייַב 'coefsela' פון די מאַלטאַפּלייער | coef_sel_a_clock | ניין זייגער0 זייגער1 זייגער2 | אויסקלייַבן זייגער 0, זייגער 1, אָדער זייגער 2 צו געבן און ספּעציפיצירן די אַרייַנשרייַב זייגער סיגנאַל פֿאַר די קאָעפסעלאַ אַרייַנשרייַב רעדזשיסטערז. |
| פאַרשרייַבן אַרייַנשרייַב 'קאָעפסעלב' פון די מאַלטאַפּלייער | coef_sel_b_clock | ניין זייגער0 זייגער1 זייגער2 | אויסקלייַבן זייגער 0, זייגער 1, אָדער זייגער 2 צו געבן און ספּעציפיצירן די אַרייַנשרייַב זייגער סיגנאַל פֿאַר די קאָעפסעלב אַרייַנשרייַב רעדזשיסטערז. |
| קאָואַפישאַנט סטאָרידזש קאָנפיגוראַטיאָן | |||
| coef_a_0–7 | coef_a_0–7 | ינטעגער | ספּעציפיצירן די קאָואַפישאַנט וואַלועס פֿאַר האַק אַרייַנשרייַב ויטאָבוס.
פֿאַר 18-ביסל אָפּעראַציע מאָדע, די מאַקסימום אַרייַנשרייַב ווערט איז 218 - 1. פֿאַר 27-ביסל אָפּעראַציע, די מאַקסימום ווערט איז 227 - 1. |
| coef_b_0–7 | coef_b_0–7 | ינטעגער | ספּעציפיצירן די קאָואַפישאַנט וואַלועס פֿאַר bx אַרייַנשרייַב ויטאָבוס. |
אַקיומיאַלאַטאָר / רעזולטאַט קאַסקייד טאַב
| פּאַראַמעטער | IP דזשענערייטאַד פּאַראַמעטער | ווערט | באַשרייַבונג |
| געבן 'אַקיומולירן' פּאָרט | enable_accumulate | ניין יא | אויסקלייַבן יא צו געבן
אַקיומיאַלאַטאָר פּאָרט. |
| געבן 'נעגאַטע' פּאָרט | enable_negate | ניין יא | אויסקלייַבן יא צו געבן
אָפּזאָגן פּאָרט. |
| געבן 'לאָאַדקאָנסט' פּאָרט | enable_loadconst | ניין יא | אויסקלייַבן יא צו געבן
loadconst פּאָרט. |
| פאַרשרייַבן אַרייַנשרייַב 'אַקיומיאַלייט' פון די אַקיומיאַלאַטאָר | accumulate_clock | ניין זייגער0 זייגער1 זייגער2 | אויסקלייַבן זייגער 0 , זייגער 1, אָדער זייגער 2 צו געבן און ספּעציפיצירן די אַרייַנשרייַב זייגער סיגנאַל פֿאַר די אָנקלייַבן אַרייַנשרייַב רעדזשיסטערז. |
| פּאַראַמעטער | IP דזשענערייטאַד פּאַראַמעטער | ווערט | באַשרייַבונג |
| פאַרשרייַבן אַרייַנשרייַב 'לאָאַדקאָנסט' פון די אַקיומיאַלאַטאָר | load_const_clock | ניין זייגער0 זייגער1 זייגער2 | אויסקלייַבן זייגער 0, זייגער 1, אָדער זייגער 2 צו געבן און ספּעציפיצירן די אַרייַנשרייַב זייגער סיגנאַל פֿאַר די לאָודקאָנסט אַרייַנשרייַב רעדזשיסטערז. |
| פאַרשרייַבן אַרייַנשרייַב 'נעגאַטע' פון די אַדער אַפּאַראַט | negate_clock | ניין זייגער0 זייגער1 זייגער2 | אויסקלייַבן זייגער 0, זייגער 1, אָדער זייגער 2 צו געבן און ספּעציפיצירן די אַרייַנשרייַב זייגער סיגנאַל פֿאַר די נעגאַטיוו אַרייַנשרייַב רעדזשיסטערז. |
| געבן טאָפּל אַקיומיאַלאַטאָר | enable_double_accum | ניין יא | אויסקלייַבן יא צו געבן טאָפּל אַקיומיאַלאַטאָר שטריך. |
| N ווערט פון פּריסעט קעסיידערדיק | load_const_value | 0 - 63 | ספּעציפיצירן די פּריסעט קעסיידערדיק ווערט.
דער ווערט קען זיין 2N ווו N איז די פּריסעט קעסיידערדיק ווערט. |
| געבן די קייטין פּאָרט | use_chainadder | ניין יא | אויסקלייַבן יא צו געבן רעזולטאַט קאַסקייד מאָדולע און די קייטין אַרייַנשרייַב ויטאָבוס.
רעזולטאַט קאַסקייד שטריך איז נישט געשטיצט אין מ18×18_פול אָפּעראַציע מאָדע. |
| געבן טשאַינאָוט פּאָרט | gui_chainout_enable | ניין יא | אויסקלייַבן יא צו געבן די קייטאַוט רעזולטאַט ויטאָבוס. רעזולטאַט קאַסקייד שטריך איז נישט געשטיצט אין
מ18×18_פול אָפּעראַציע מאָדע. |
פּייפּליינינג טאַב
| פּאַראַמעטער | IP דזשענערייטאַד פּאַראַמעטער | ווערט | באַשרייַבונג |
| לייג אַרייַנשרייַב רערנ - ליניע רעגיסטרירן צו די אַרייַנשרייַב דאַטן סיגנאַל (x/y/z/coefsel) | input_pipeline_clock | ניין זייגער0 זייגער1 זייגער2 | אויסקלייַבן זייגער 0, זייגער 1, אָדער זייגער 2 צו געבן און ספּעציפיצירן די אַרייַנשרייַב זייגער סיגנאַל פֿאַר X, y, z, coefsela און coefselb רערנ - ליניע אַרייַנשרייַב רעדזשיסטערז. |
| לייג אַרייַנשרייַב רערנ - ליניע רעגיסטרירן צו די 'סאַב' דאַטן סיגנאַל | sub_pipeline_clock | ניין זייגער0 זייגער1 זייגער2 | אויסקלייַבן זייגער 0, זייגער 1, אָדער זייגער 2 צו געבן און ספּעציפיצירן די אַרייַנשרייַב זייגער סיגנאַל פֿאַר די סאַב רערנ - ליניע אַרייַנשרייַב רעגיסטרירן. (2) |
| לייג אַרייַנשרייַב רערנ - ליניע רעגיסטרירן צו די 'אַקיומיאַלייט' דאַטן סיגנאַל | accum_pipeline_clock | ניין זייגער0 זייגער1 זייגער2 | אויסקלייַבן זייגער 0, זייגער 1, אָדער זייגער 2 צו געבן און ספּעציפיצירן די אַרייַנשרייַב זייגער סיגנאַל פֿאַר די אָנקלייַבן רערנ - ליניע אַרייַנשרייַב רעגיסטרירן.(2) |
| לייג אַרייַנשרייַב רערנ - ליניע רעגיסטרירן צו די 'לאָאַדקאָנסט' דאַטן סיגנאַל | load_const_pipeline_clock | ניין זייגער0 זייגער1 זייגער2 | אויסקלייַבן זייגער 0, זייגער 1, אָדער זייגער 2 צו געבן און ספּעציפיצירן די אַרייַנשרייַב זייגער סיגנאַל פֿאַר די לאָודקאָנסט רערנ - ליניע אַרייַנשרייַב רעגיסטרירן.(2) |
| לייג אַרייַנשרייַב רערנ - ליניע רעגיסטרירן צו די 'נעגאַטע' דאַטן סיגנאַל | negate_pipeline_clock | ניין זייגער0 זייגער1 זייגער2 | אויסקלייַבן זייגער 0, זייגער 1, אָדער זייגער 2 צו געבן און ספּעציפיצירן די אַרייַנשרייַב זייגער סיגנאַל פֿאַר די נעגאַטיוו רערנ - ליניע אַרייַנשרייַב רעגיסטרירן.2) |
מאַקסימום ינפּוט דאַטן ברייט פּער אָפּעראַציע מאָדע
איר קענען קאַסטאַמייז די דאַטן ברייט פֿאַר x, y און z ינפּוץ ווי ספּעסיפיעד אין די טיש.
כל רערנ - ליניע אַרייַנשרייַב רעדזשיסטערז פֿאַר דינאַמיש קאָנטראָל סיגנאַלז מוזן האָבן די זעלבע זייגער באַשטעטיקן.
| אָפּעראַציע מאָדע | מאַקסימום ינפּוט דאַטאַ ברייט | |||||
| ax | ay | az | bx | by | bz | |
| אָן פאַר-אַדדער אָדער אינערלעכער קאָואַפישאַנט | ||||||
| מ18×18_פול | 18 (געחתמעט)
18 (ניט אונטערגעשריבן) |
19 (געחתמעט)
18 (ניט געחתמעט) |
ניט געוויינט | 18 (געחתמעט)
18 (ניט אונטערגעשריבן) |
19 (געחתמעט)
18 (ניט אונטערגעשריבן) |
ניט געוויינט |
| m18×18_sumof2 | ||||||
| מ18×18_סיסטאָליק | ||||||
| m18×18_plus36 | ||||||
| m27×27 | 27 (געחתמעט)
27 (ניט געחתמעט) |
ניט געוויינט | ||||
| בלויז מיט פאַר-אַדדער שטריך | ||||||
| מ18×18_פול | 18 (געחתמעט)
18 (ניט געחתמעט) |
|||||
| m18×18_sumof2 | ||||||
| מ18×18_סיסטאָליק | ||||||
| m27×27 | 27 (געחתמעט)
27 (ניט אונטערגעשריבן) |
26 (געחתמעט)
26 (ניט געחתמעט) |
ניט געוויינט | |||
| בלויז מיט אינערלעכער קאָעפפיסיענט שטריך | ||||||
| מ18×18_פול | ניט געוויינט | 19 (געחתמעט)
18 (ניט געחתמעט) |
ניט געוויינט | 19 (געחתמעט)
18 (ניט אונטערגעשריבן) |
ניט געוויינט | |
| m18×18_sumof2 | ||||||
| מ18×18_סיסטאָליק | ||||||
| m27×27 | 27 (געחתמעט)
27 (ניט געחתמעט) |
ניט געוויינט | ||||
פאַנגקשאַנאַל באַשרייַבונג
די סיקלאָן 10 גקס נאַטיווע פיקסט פּוינט דספּ IP האַרץ באשטייט פון 2 אַרקאַטעקטשערז; 18 × 18 קייפל און 27 × 27 קייפל. יעדער ינסטאַנטיישאַן פון די Cyclone 10 GX Native Fixed Point DSP IP האַרץ דזשענערייץ בלויז 1 פון די 2 אַרקאַטעקטשערז דיפּענדינג אויף די אויסגעקליבן אַפּעריישאַנאַל מאָדעס. איר קענען געבן אַפּשאַנאַל מאַדזשולז צו דיין אַפּלאַקיישאַן.
פֿאַרבונדענע אינפֿאָרמאַציע
וואַריאַבלע פּרעסיסיאָן דספּ בלאַקס אין די קאַפּיטל פון Intel Cyclone 10 GX דעוויסעס, Intel Cyclone 10 GX Core Fabric און General Purpose I/Os Handbook.
אַפּעריישאַנאַל מאָדעס
די Cyclone 10 GX Native Fixed Point DSP IP האַרץ שטיצט 5 אַפּעריישאַנאַל מאָדעס:
- די 18 × 18 גאַנץ מאָדע
- די 18 × 18 סאַכאַקל פון 2 מאָדע
- די 18 × 18 פּלוס 36 מאָדע
- די 18 × 18 סיסטאָליק מאָדע
- די 27 × 27 מאָדע
די 18 × 18 גאַנץ מאָדע
ווען קאַנפיגיערד ווי 18 × 18 פול מאָדע, די Cyclone 10 GX Native Fixed Point DSP IP האַרץ אַפּערייץ ווי צוויי פרייַ 18 (געחתמעט / אַנסיינד) × 19 (געחתמעט) אָדער 18
(געחתמעט / אַנסיינד) × 18 (אַנסייגנייטיד) מולטיפּליערס מיט 37-ביסל רעזולטאַט. דעם מאָדע אַפּלייז די פאלגענדע יקווייזשאַנז:
- Resulta = האַק * יי
- רעזולטאטב = בקס * דורך
די 18 × 18 גאַנץ מאָדע אַרקאַטעקטשער
די 18 × 18 סאַכאַקל פון 2 מאָדע
אין 18 × 18 סאַכאַקל פון 2 מאָדעס, די Cyclone 10 GX Native Fixed Point DSP IP האַרץ ינייבאַלז די שפּיץ און דנאָ מולטיפּערז און דזשענערייץ אַ רעזולטאַט פון אַדישאַן אָדער כיסער צווישן די 2 מולטיפּליערס. דער סאַב-דינאַמיש קאָנטראָל סיגנאַל קאָנטראָלס אַ אַדער צו דורכפירן די אַדישאַן אָדער כיסער אַפּעריישאַנז. די רעזולטאַט ברייט פון די סיקלאָן 10 GX Native Fixed Point DSP IP האַרץ קענען שטיצן אַרויף צו 64 ביץ ווען איר געבן אַקיומיאַלאַטאָר / רעזולטאַט קאַסקייד. דעם מאָדע אַפּלייז די יקווייזשאַן פון רעזולטאטן =[± (אַקס * יי) + (בקס * דורך)].
די 18 × 18 סאַכאַקל פון 2 מאָדע אַרקאַטעקטשער
די 18 × 18 פּלוס 36 מאָדע
ווען קאַנפיגיערד ווי 18 × 18 פּלוס 36 מאָדע, די Cyclone 10 GX Native Fixed Point DSP IP האַרץ ינייבאַלז בלויז די שפּיץ מאַלטאַפּלייער. דער מאָדע אַפּלייז די יקווייזשאַן פון רעזולטאטן = (אַקס * יי) + קאַנקאַטאַנייט (בקס[17:0], דורך [17:0]).
די 18 × 18 פּלוס 36 מאָדע אַרקאַטעקטשער
איר מוזן שטעלן די רעפּרעסענטאַטיאָן פֿאָרמאַט פֿאַר דנאָ מולטיפּלייַערס י אָפּעראַנד צו אַנסיינד ווען איר נוצן דעם מאָדע. ווען די אַרייַנשרייַב ויטאָבוס איז ווייניקער ווי 36-ביסל אין דעם מאָדע, איר מוזן צושטעלן די נייטיק געחתמעט פאַרלענגערונג צו פּלאָמבירן די 36-ביסל אַרייַנשרייַב.
ניצן ווייניקער ווי 36-ביסל אָפּעראַנד אין 18 × 18 פּלוס 36 מאָדע
דעם עקסampדי ווייַזן ווי צו קאַנפיגיער די סיקלאָנע 10 גקס נאַטיווע פיקסט פונט דספּ IP האַרץ צו נוצן 18 × 18 פּלוס 36 אַפּעריישאַנאַל מאָדע מיט אַ געחתמעט 12-ביסל אַרייַנשרייַב דאַטן פון 101010101010 (ביינערי) אַנשטאָט פון אַ 36-ביסל אָפּעראַנד.
- שטעלן רעפּרעסענטאַטיאָן פֿאָרמאַט פֿאַר דנאָ מאַלטאַפּלייער רענטגענ אָפּעראַנד: צו געחתמעט.
- שטעלן רעפּרעסענטאַטיאָן פֿאָרמאַט פֿאַר דנאָ מולטיפּלייַער י אָפּעראַנד: צו אַנסיינד.
- שטעלן 'בקס' אַרייַנשרייַב ויטאָבוס ברייט צו 18.
- שטעלן 'דורך' אַרייַנשרייַב ויטאָבוס ברייט צו 18.
- צושטעלן דאַטן פון '111111111111111111' צו bx אַרייַנשרייַב ויטאָבוס.
- צושטעלן דאַטן פון '111111101010101010' צו דורך אַרייַנשרייַב ויטאָבוס.
די 18 × 18 סיסטאָליק מאָדע
אין 18 × 18 סיסטאָליק אַפּעריישאַנאַל מאָדעס, די Cyclone 10 GX Native Fixed Point DSP IP האַרץ ינייבאַלז די שפּיץ און דנאָ מאַלטאַפּלייער, אַן אַרייַנשרייַב סיסטאָליק רעגיסטרירן פֿאַר די שפּיץ מאַלטאַפּלייער, און אַ קייט סיסטאָליק רעגיסטרירן פֿאַר די קייט אין אַרייַנשרייַב סיגנאַלז. ווען איר געבן רעזולטאַט קאַסקייד, דעם מאָדע שטיצט אַ רעזולטאַט ברייט פון 44 ביץ. ווען איר געבן די אַקיומיאַליישאַן שטריך אָן רעזולטאַט קאַסקייד, איר קענען קאַנפיגיער די רעזולטאַט ברייט צו 64 ביץ.
די 18 × 18 סיסטאָליק מאָדע אַרקאַטעקטשער
די 27 × 27 מאָדע
ווען קאַנפיגיערד ווי 27 × 27 מאָדעס, די Cyclone 10 GX Native Fixed Point DSP IP האַרץ ינייבאַלז אַ 27 (געחתמעט / אַנסיינד) × 27 (געחתמעט / אַנסיינד) מאַלטאַפּלייער. דער רעזולטאַט ויטאָבוס קענען שטיצן אַרויף צו 64 ביץ מיט אַקיומיאַלאַטאָר / רעזולטאַט קאַסקייד ענייבאַלד. דעם מאָדע אַפּלייז די יקווייזשאַן פון Resulta = אַקס * ay.
די 27 × 27 מאָדע אַרקאַטעקטשער
אָפּטיאָנאַל מאָדולעס
די אַפּשאַנאַל מאַדזשולז בנימצא אין די Cyclone 10 GX Native Fixed Point DSP IP Core זענען:
- אַרייַנשרייַב קאַסקייד
- פאַר-אַדערז
- אינערלעכער קאָעפפיסיענט
- אַקיומיאַלאַטאָר און רעזולטאַט קאַסקייד
- רערנ - ליניע רעדזשיסטערז
אַרייַנשרייַב קאַסקייד
אַרייַנשרייַב קאַסקייד שטריך איז געשטיצט אויף ייַ און דורך אַרייַנשרייַב ויטאָבוס. ווען איר שטעלן געבן אַרייַנשרייַב קאַסקייד פֿאַר 'ייַ' אַרייַנשרייַב צו יאָ, די Cyclone 10 GX Native Fixed Point DSP IP האַרץ וועט נעמען ינפּוץ פון יבערקוקן אַרייַנשרייַב סיגנאַלז אַנשטאָט פון ייַ אַרייַנשרייַב ויטאָבוס. ווען איר שטעלן געבן אַרייַנשרייַב קאַסקייד פֿאַר 'דורך' אַרייַנשרייַב צו יאָ, די Cyclone 10 GX Native Fixed Point DSP IP האַרץ וועט נעמען ינפּוץ פון אַ אַרייַנשרייַב ויטאָבוס אַנשטאָט פון אַרייַנשרייַב ויטאָבוס.
עס איז רעקאַמענדיד צו געבן די אַרייַנשרייַב רעדזשיסטערז פֿאַר ay און / אָדער ווען אַרייַנשרייַב קאַסקייד איז ענייבאַלד פֿאַר די ריכטיק פון די אַפּלאַקיישאַן.
איר קענען געבן די פאַרהאַלטן רעדזשיסטערז צו גלייַכן די לייטאַנסי פאָדערונג צווישן די אַרייַנשרייַב רעגיסטרירן און די רעזולטאַט רעגיסטרירן. עס זענען 2 פאַרהאַלטן רעדזשיסטערז אין די האַרץ. דער שפּיץ פאַרהאַלטן רעגיסטרירן איז געניצט פֿאַר ייַ אָדער יבערקוקן אַרייַנשרייַב פּאָרץ, בשעת די דנאָ פאַרהאַלטן רעגיסטרירן איז געניצט פֿאַר סקאַנאָוט רעזולטאַט פּאָרץ. די פאַרהאַלטן רעדזשיסטערז זענען געשטיצט אין 18 × 18 פול מאָדע, 18 × 18 סאַמז פון 2 מאָדעס און 18 × 18 סיסטאָליק מאָדעס.
פאַר-אַדדער
דער פאַר-אַדדער קענען זיין קאַנפיגיערד אין די פאלגענדע קאַנפיגיעריישאַנז:
- צוויי פרייַ 18-ביסל (געחתמעט / אַנסיינד) פאַר-אַדערז.
- איין 26-ביסל פאַר-אַדדער.
ווען איר געבן פאַר-אַדדער אין 18 × 18 קייפל מאָדעס, ay און az זענען געניצט ווי די אַרייַנשרייַב ויטאָבוס צו די שפּיץ פאַר-אַדדער, בשעת דורך און bz זענען געניצט ווי די אַרייַנשרייַב ויטאָבוס צו די דנאָ פאַר-אַדדער. ווען איר געבן פאַר-אַדדער אין 27 × 27 קייפל מאָדע, ay און az זענען געניצט ווי די אַרייַנשרייַב ויטאָבוס צו די פאַר-אַדדער. דער פאַר-אַדדער שטיצט ביידע אַדישאַן און כיסער אַפּעריישאַנז. ווען ביידע פאַר-אַדערז אין דער זעלביקער דספּ בלאָק זענען געניצט, זיי מוזן טיילן די זעלבע אָפּעראַציע טיפּ (אָדער אַדישאַן אָדער כיסער).
אינערלעכער קאָעפפיסיענט
די ינערלעך קאָואַפישאַנט קענען שטיצן אַרויף צו אַכט קעסיידערדיק קאָואַפישאַנץ פֿאַר די מולטיפיקאַנדז אין 18-ביסל און 27-ביסל מאָדעס. ווען איר געבן די ינערלעך קאָואַפישאַנט שטריך, צוויי אַרייַנשרייַב בוסעס צו קאָנטראָלירן די סעלעקציע פון די קאָואַפישאַנט מולטיפּלעקסער וועט זיין דזשענערייטאַד. די קאָעפסעלאַ אַרייַנשרייַב ויטאָבוס איז געניצט צו אויסקלייַבן די פּרעדעפינעד קאָואַפישאַנץ פֿאַר די שפּיץ מאַלטאַפּלייער און די אַדוואָקאַט אַרייַנשרייַב ויטאָבוס איז געניצט צו אויסקלייַבן די פּרעדעפינעד קאָואַפישאַנץ פֿאַר די דנאָ מאַלטאַפּלייער.
די ינערלעך קאָואַפישאַנט סטאָרידזש טוט נישט שטיצן דינאַמיקאַללי קאַנטראָולאַבאַל קאָואַפישאַנט וואַלועס און פונדרויסנדיק קאָואַפישאַנט סטאָרידזש איז פארלאנגט צו דורכפירן אַזאַ אַ אָפּעראַציע.
אַקיומיאַלאַטאָר און רעזולטאַט קאַסקייד
די אַקיומיאַלאַטאָר מאָדולע קענען זיין ענייבאַלד צו דורכפירן די פאלגענדע אַפּעריישאַנז:
- אַדישאַן אָדער כיסער אָפּעראַציע
- בייאַסט ראַונדינג אָפּעראַציע ניצן אַ קעסיידערדיק ווערט פון 2N
- אַקיומיאַליישאַן פון צווייענדיק קאַנאַל
צו דינאַמיקאַללי דורכפירן אַדישאַן אָדער כיסער אָפּעראַציע פון די אַקיומיאַלאַטאָר, קאָנטראָלירן די נעגאַטיוו אַרייַנשרייַב סיגנאַל. פֿאַר אַ בייאַסט ראַונדינג אָפּעראַציע, איר קענען ספּעציפיצירן און לאָדן אַ פּריסעט קעסיידערדיק פון 2N איידער די אַקיומיאַלאַטאָר מאָדולע איז ענייבאַלד דורך ספּעציפיצירן אַ גאַנץ נומער צו די פּאַראַמעטער N ווערט פון די פּריסעט קעסיידערדיק. די ינטאַדזשער ען מוזן זיין ווייניקער ווי 64. איר קענען דינאַמיקאַללי געבן אָדער דיסייבאַל די נוצן פון די פּריסעט קעסיידערדיק דורך קאַנטראָולינג די לאָודקאָנסט סיגנאַל. איר קענען נוצן דעם אָפּעראַציע ווי אַן אַקטיוו מאַקסינג פון די קייַלעכיק ווערט אין די אַקיומיאַלאַטאָר באַמערקונגען דרך. די לאָודיד פּרייַז און די אַקיומיאַלייטיד סיגנאַל באַניץ איז מיוטשואַלי ויסשליסיק.
איר קענען געבן די טאָפּל אַקיומיאַליישאַן רעגיסטרירן ניצן די פּאַראַמעטער געבן טאָפּל אַקיומיאַליישאַן צו דורכפירן טאָפּל אַקיומיאַליישאַן. די אַקיומיאַלאַטאָר מאָדולע קענען שטיצן די טשאַינינג פון קייפל דספּ בלאַקס פֿאַר אַדישאַן אָדער כיסער אַפּעריישאַנז דורך געבן די קייטינג אַרייַנשרייַב פּאָרט און קייט-אויס רעזולטאַט פּאָרט. אין 18 × 18 סיסטאָליק מאָדע, בלויז 44-ביסל פון די קייט אַרייַנשרייַב ויטאָבוס און קייט אויס רעזולטאַט ויטאָבוס וועט זיין געוויינט. אָבער, אַלע 64-ביסל קייטן אין די אַרייַנשרייַב ויטאָבוס מוזן זיין קאָננעקטעד צו די קייט-אויס רעזולטאַט ויטאָבוס פון די פריערדיקע דספּ בלאָק.
רערנ - ליניע רעגיסטרירן
די Cyclone 10 GX Native Fixed Point DSP IP האַרץ שטיצט אַ איין מדרגה פון רערנ - ליניע רעגיסטרירן. די רערנ - ליניע רעגיסטרירן שטיצט אַרויף צו דריי זייגער קוואלן און איין ייסינגקראַנאַס קלאָר סיגנאַל צו באַשטעטיק די רערנ - ליניע רעדזשיסטערס. עס זענען פינף רערנ - ליניע רעדזשיסטערז:
- דאַטן אַרייַנשרייַב ויטאָבוס רערנ - ליניע רעגיסטרירן
- סאַב דינאַמיש קאָנטראָל סיגנאַל רערנ - ליניע רעגיסטרירן
- אָפּזאָגן דינאַמיש קאָנטראָל סיגנאַל רערנ - ליניע רעגיסטרירן
- אָנקלייַבן דינאַמיש קאָנטראָל סיגנאַל רערנ - ליניע רעגיסטרירן
- loadconst דינאַמיש קאָנטראָל רערנ - ליניע רעגיסטרירן
איר קענען קלייַבן צו געבן יעדער דאַטן אַרייַנשרייַב ויטאָבוס רערנ - ליניע רעדזשיסטערז און די דינאַמיש קאָנטראָל סיגנאַל רערנ - ליניע רעדזשיסטערז ינדיפּענדאַנטלי. אָבער, אַלע ענייבאַלד רערנ - ליניע רעדזשיסטערז מוזן נוצן די זעלבע זייגער מקור.
קלאַקינג סקים
די אַרייַנשרייַב, רערנ - ליניע און רעזולטאַט רעדזשיסטערז אין די Cyclone 10 GX Native Fixed Point DSP IP האַרץ שטיצט דריי זייגער קוואלן / ינייבאַלז און צוויי ייסינגקראַנאַס קלירז. אַלע אַרייַנשרייַב רעדזשיסטערז נוצן אַקלר [0] און אַלע רערנ - ליניע און רעזולטאַט רעדזשיסטערז נוצן אַקלר [1]. יעדער רעגיסטרירן טיפּ קענען אויסקלייַבן איינער פון די דריי זייגער קוואלן און זייגער געבן סיגנאַלז. ווען איר קאַנפיגיער די Cyclone 10 GX Native Fixed Point DSP IP האַרץ צו 18 × 18 סיסטאָליק אָפּעראַציע מאָדע, די Intel Quartus Prime ווייכווארג וועט שטעלן די אַרייַנשרייַב סיסטאָליק רעגיסטרירן און די קייט סיסטאָליק רעגיסטרירן זייגער מקור צו דער זעלביקער זייגער מקור ווי די רעזולטאַט רעגיסטרירן ינעווייניק.
ווען איר געבן די טאָפּל אַקיומיאַלאַטאָר שטריך, די Intel Quartus Prime ווייכווארג וועט שטעלן די טאָפּל אַקיומיאַלאַטאָר רעגיסטרי זייגער מקור צו דער זעלביקער זייגער מקור ווי די רעזולטאַט רעגיסטרירן ינעווייניק.
קלאַקינג סקים קאַנסטריינץ
דער קוויטל ווייזט די קאַנסטריינץ איר מוזן צולייגן פֿאַר אַלע די רעגיסטרי קלאַקינג סקימז.
| צושטאַנד | קאַנסטריינט |
| ווען פאַר-אַדדער איז ענייבאַלד | זייגער מקור פֿאַר ay און AZ אַרייַנשרייַב רעדזשיסטערז מוזן זיין די זעלבע. |
| זייגער מקור פֿאַר דורך און bz אַרייַנשרייַב רעדזשיסטערז מוזן זיין די זעלבע. | |
| ווען רערנ - ליניע רעדזשיסטערז זענען ענייבאַלד | זייגער מקור פֿאַר אַלע רערנ - ליניע רעדזשיסטערז מוזן זיין די זעלבע. |
| ווען קיין פון די אַרייַנשרייַב רעדזשיסטערז פֿאַר דינאַמיש קאָנטראָל סיגנאַלז | זייגער מקור פֿאַר אַרייַנשרייַב רעדזשיסטערז פֿאַר סאַב, אַקיומיאַלייט, לאָודקאָנסט און ניגייט מוזן זיין די זעלבע. |
סיקלאָנע 10 גקס געבוירן פיקסט פונט דספּ יפּ קאָר סיגנאַלז
די פאלגענדע פיגור ווייזט די אַרייַנשרייַב און רעזולטאַט סיגנאַלז פון די Cyclone 10 GX Native Fixed Point DSP IP האַרץ.
סיקלאָנע 10 גקס געבוירן פיקסט פונט דספּ יפּ קאָר סיגנאַלז
דאַטאַ ינפּוט סיגנאַלז
| סיגנאַל נאָמען | טיפּ | ברייט | באַשרייַבונג |
| האַק[] | אַרייַנשרייַב | 27 | אַרייַנשרייַב דאַטן ויטאָבוס צו שפּיץ מאַלטאַפּלייער. |
| איי[] | אַרייַנשרייַב | 27 | אַרייַנשרייַב דאַטן ויטאָבוס צו שפּיץ מאַלטאַפּלייער.
ווען פאַר-אַדדער איז ענייבאַלד, די סיגנאַלז זענען געדינט ווי אַרייַנשרייַב סיגנאַלז צו די שפּיץ פאַר-אַדדער. |
| אַז[] | אַרייַנשרייַב | 26 | די סיגנאַלז זענען אַרייַנשרייַב סיגנאַלז צו די שפּיץ פאַר-אַדדער.
די סיגנאַלז זענען בלויז בנימצא ווען פאַר-אַדדער איז ענייבאַלד. די סיגנאַלז זענען נישט בנימצא אין m18×18_plus36 אַפּעריישאַנאַל מאָדע. |
| bx[] | אַרייַנשרייַב | 18 | אַרייַנשרייַב דאַטן ויטאָבוס צו דנאָ מאַלטאַפּלייער.
די סיגנאַלז זענען נישט בנימצא אין m27×27 אַפּעריישאַנאַל מאָדע. |
| דורך [] | אַרייַנשרייַב | 19 | אַרייַנשרייַב דאַטן ויטאָבוס צו דנאָ מאַלטאַפּלייער.
ווען פאַר-אַדדער איז ענייבאַלד, די סיגנאַלז דינען ווי אַרייַנשרייַב סיגנאַלז צו די דנאָ פאַר-אַדדער. די סיגנאַלז זענען נישט בנימצא אין m27×27 אַפּעריישאַנאַל מאָדע. |
| bz[] | אַרייַנשרייַב | 18 | די סיגנאַלז זענען אַרייַנשרייַב סיגנאַלז צו די דנאָ פאַר-אַדדער. די סיגנאַלז זענען בלויז בנימצא ווען פאַר-אַדדער איז ענייבאַלד. די סיגנאַלז זענען נישט בנימצא אין m27×27 און m18×18_plus36 אַפּעריישאַנאַל מאָדעס. |
דאַטאַ רעזולטאַט סיגנאַלז
| סיגנאַל נאָמען | טיפּ | ברייט | באַשרייַבונג |
| רעזולטאטן[] | רעזולטאַט | 64 | רעזולטאַט דאַטן ויטאָבוס פֿון שפּיץ מאַלטאַפּלייער.
די סיגנאַלז שטיצן אַרויף צו 37 ביץ פֿאַר מ18×18_פול אַפּעריישאַנאַל מאָדע. |
| רעזולטאַטב[] | רעזולטאַט | 37 | רעזולטאַט דאַטן ויטאָבוס פֿון די דנאָ מאַלטאַפּלייער.
די סיגנאַלז בלויז בנימצא אין מ18×18_פול אַפּעריישאַנאַל מאָדע. |
זייגער, געבן און קלאָר סיגנאַלז
| סיגנאַל נאָמען | טיפּ | ברייט | באַשרייַבונג |
| קלק[] | אַרייַנשרייַב | 3 | אַרייַנשרייַב זייגער סיגנאַלז פֿאַר אַלע רעדזשיסטערז.
די זייגער סיגנאַלז זענען בלויז בנימצא אויב איינער פון די אַרייַנשרייַב רעדזשיסטערז, רערנ - ליניע רעדזשיסטערז אָדער רעזולטאַט רעגיסטרירן איז באַשטימט זייגער 0, זייגער 1, אָדער זייגער 2. • קלק[0] = זייגער 0 • קלק[1] = זייגער 1 • קלק[2] = זייגער 2 |
| איינא[] | אַרייַנשרייַב | 3 | זייגער געבן פֿאַר CLK [2:0]. דער סיגנאַל איז אַקטיוו-הויך.
• ענאַ[0] איז פֿאַר זייגער 0 • ענאַ[1] איז פֿאַר זייגער 1 • ענאַ[2] איז פֿאַר זייגער 2 |
| אַקלר[] | אַרייַנשרייַב | 2 | ייסינגקראַנאַס קלאָר אַרייַנשרייַב סיגנאַלז פֿאַר אַלע רעדזשיסטערז. דער סיגנאַל איז אַקטיוו-הויך.
ניצן אַקלר[0] פֿאַר אַלע אַרייַנשרייַב רעדזשיסטערז און נוצן אַקלר[1] פֿאַר אַלע רערנ - ליניע רעדזשיסטערז און רעזולטאַט רעגיסטרירן. דורך פעליקייַט, דעם סיגנאַל איז די-אַסערטיד. |
דינאַמיש קאָנטראָל סיגנאַלז
| סיגנאַל נאָמען | טיפּ | ברייט | באַשרייַבונג |
| סוב | אַרייַנשרייַב | 1 | אַרייַנשרייַב סיגנאַל צו לייגן אָדער אַראָפּרעכענען די רעזולטאַט פון די שפּיץ מאַלטאַפּלייער מיט די רעזולטאַט פון די דנאָ מאַלטאַפּלייער.
• דעאַסערט דעם סיגנאַל צו ספּעציפיצירן אַדישאַן אָפּעראַציע. • באַשטעטיקן דעם סיגנאַל צו ספּעציפיצירן כיסער אָפּעראַציע. דורך פעליקייַט, דעם סיגנאַל איז דעאַסערטיד. איר קענען באַשטעטיקן אָדער פאַרמינערן דעם סיגנאַל בעשאַס לויפן-צייט.3) |
| negate | אַרייַנשרייַב | 1 | אַרייַנשרייַב סיגנאַל צו לייגן אָדער אַראָפּרעכענען די סאַכאַקל פון שפּיץ און דנאָ מולטיפּליערס מיט די דאַטן פון טשיינין סיגנאַלז.
• דעאַסערט דעם סיגנאַל צו ספּעציפיצירן אַדישאַן אָפּעראַציע. • באַשטעטיקן דעם סיגנאַל צו ספּעציפיצירן כיסער אָפּעראַציע. דורך פעליקייַט, דעם סיגנאַל איז דעאַסערטיד. איר קענען באַשטעטיקן אָדער פאַרמינערן דעם סיגנאַל בעשאַס לויפן-צייט.3) |
| אָנקלייַבן | אַרייַנשרייַב | 1 | אַרייַנשרייַב סיגנאַל צו געבן אָדער דיסייבאַל די אַקיומיאַלאַטאָר שטריך.
• דעאַסערט דעם סיגנאַל צו דיסייבאַל די אַקיומיאַלאַטאָר שטריך. • באַשטעטיקן דעם סיגנאַל צו געבן די אַקיומיאַלאַטאָר שטריך. דורך פעליקייַט, דעם סיגנאַל איז דעאַסערטיד. איר קענען באַשטעטיקן אָדער פאַרמינערן דעם סיגנאַל בעשאַס לויפן-צייט.3) |
| loadconst | אַרייַנשרייַב | 1 | אַרייַנשרייַב סיגנאַל צו געבן אָדער דיסייבאַל די מאַסע קעסיידערדיק שטריך.
• דעאַסערט דעם סיגנאַל צו דיסייבאַל די מאַסע קעסיידערדיק שטריך. • באַשטעטיקן דעם סיגנאַל צו געבן די מאַסע קעסיידערדיק שטריך. דורך פעליקייַט, דעם סיגנאַל איז דעאַסערטיד. איר קענען באַשטעטיקן אָדער פאַרמינערן דעם סיגנאַל בעשאַס לויפן-צייט.3) |
אינערלעכער קאָעפיסיענט סיגנאַלז
| סיגנאַל נאָמען | טיפּ | ברייט | באַשרייַבונג |
| קאָעפסעלאַ [] | אַרייַנשרייַב | 3 | אַרייַנשרייַב סעלעקציע סיגנאַלז פֿאַר 8 קאָואַפישאַנט וואַלועס דיפיינד דורך באַניצער פֿאַר די שפּיץ מאַלטאַפּלייער. די קאָואַפישאַנט וואַלועס זענען סטאָרד אין די ינערלעך זכּרון און ספּעסיפיעד דורך פּאַראַמעטערס coef_a_0 צו coef_a_7.
• קאָעפסעלאַ[2:0] = 000 רעפערס צו coef_a_0 • קאָעפסעלאַ[2:0] = 001 רעפערס צו coef_a_1 • קאָעלסעלאַ[2:0] = 010 רעפערס צו coef_a_2 • … און אזוי ווייטער. די סיגנאַלז זענען בלויז בנימצא ווען די ינערלעך קאָואַפישאַנט שטריך איז ענייבאַלד. |
| coefselb[] | אַרייַנשרייַב | 3 | אַרייַנשרייַב סעלעקציע סיגנאַלז פֿאַר 8 קאָואַפישאַנט וואַלועס דיפיינד דורך באַניצער פֿאַר די דנאָ מאַלטאַפּלייער. די קאָואַפישאַנט וואַלועס זענען סטאָרד אין די ינערלעך זכּרון און ספּעסיפיעד דורך פּאַראַמעטערס coef_b_0 צו coef_b_7.
• קאָעפסעלב[2:0] = 000 רעפערס צו coef_b_0 • קאָעפסעלב[2:0] = 001 רעפערס צו coef_b_1 • קאָסעללב[2:0] = 010 רעפערס צו coef_b_2 • … און אזוי ווייטער. די סיגנאַלז זענען בלויז בנימצא ווען די ינערלעך קאָואַפישאַנט שטריך איז ענייבאַלד. |
אַרייַנשרייַב קאַסקייד סיגנאַלז
| סיגנאַל נאָמען | טיפּ | ברייט | באַשרייַבונג |
| סקרין [] | אַרייַנשרייַב | 27 | אַרייַנשרייַב דאַטן ויטאָבוס פֿאַר אַרייַנשרייַב קאַסקייד מאָדולע.
פאַרבינדן די סיגנאַלז צו די סקאַנאָוט סיגנאַלז פון די פריערדיקע DSP האַרץ. |
| סקרין [] | רעזולטאַט | 27 | רעזולטאַט דאַטן ויטאָבוס פון די אַרייַנשרייַב קאַסקייד מאָדולע.
פאַרבינדן די סיגנאַלז צו די סקאַן סיגנאַלז פון דער ווייַטער דספּ האַרץ. |
רעזולטאַט קאַסקייד סיגנאַלז
| סיגנאַל נאָמען | טיפּ | ברייט | באַשרייַבונג |
| קייטין[] | אַרייַנשרייַב | 64 | אַרייַנשרייַב דאַטן ויטאָבוס פֿאַר רעזולטאַט קאַסקייד מאָדולע.
פאַרבינדן די סיגנאַלז צו די טשאַינאָוט סיגנאַלז פון די פריערדיקע DSP האַרץ. |
| קייט אויס[] | רעזולטאַט | 64 | רעזולטאַט דאַטן ויטאָבוס פון די פּראָדוקציע קאַסקייד מאָדולע.
פאַרבינדן די סיגנאַלז צו די קייטין סיגנאַלז פון דער ווייַטער דספּ האַרץ. |
דאָקומענט רעוויזיע געשיכטע פֿאַר די סיקלאָון 10 גקס נאַטיווע פיקסט פונט דספּ IP קאָר באַניצער גייד
| טאָג | ווערסיע | ענדערונגען |
| נאוועמבער 2017 | 2017.11.06 | ערשט מעלדונג. |
Intel Corporation. אלע רעכטן רעזערווירט. ינטעל, די ינטעל לאָגאָ און אנדערע ינטעל מאַרקס זענען טריידמאַרקס פון ינטעל קאָרפּאָראַטיאָן אָדער זייַן סאַבסידיעריז. ינטעל וואָראַנטיז די פאָרשטעלונג פון זייַן FPGA און סעמיקאַנדאַקטער פּראָדוקטן צו קראַנט ספּעסאַפאַקיישאַנז אין לויט מיט ינטעל ס נאָרמאַל וואָראַנטי אָבער ריזערווז די רעכט צו מאַכן ענדערונגען צו קיין פּראָדוקטן און באַדינונגס אין קיין צייט אָן באַמערקן. ינטעל אַסומז קיין פֿאַראַנטוואָרטלעכקייט אָדער אַכרייַעס וואָס איז שטייענדיק פֿון די אַפּלאַקיישאַן אָדער נוצן פון קיין אינפֿאָרמאַציע, פּראָדוקט אָדער דינסט דיסקרייבד דאָ, אַחוץ ווי ינטעל איז עקספּרעסלי מסכים צו שרייבן. ינטעל קאַסטאַמערז זענען אַדווייזד צו קריגן די לעצטע ווערסיע פון די מיטל ספּעסאַפאַקיישאַנז איידער זיי פאַרלאָזנ אויף קיין ארויס אינפֿאָרמאַציע און איידער פּלייסינג אָרדערס פֿאַר פּראָדוקטן אָדער באַדינונגס.
אנדערע נעמען און בראַנדז קענען זיין קליימד ווי די פאַרמאָג פון אנדערע.
דאָקומענטן / רעסאָורסעס
 |
Intel UG-20094 Cyclone 10 GX Native Fixed Point DSP IP Core [pdfבאַניצער גייד UG-20094 סיקלאָנע 10 גקס געבוירן פיקסט פונט דספּ יפּ קאָר, UG-20094, סיקלאָן 10 גקס געבוירן פיקסט פונט דספּ יפּ קאָר, געבוירן פיקסט פונט דספּ יפּ קאָר, פיקסט פונט דספּ יפּ קאָר, דספּ יפּ קאָר |
