intel UG-20094 Cyclone 10 GX Yerel Sabit Nokta DSP IP Çekirdeği
Intel® Cyclone® 10 GX Yerel Sabit Nokta DSP IP Çekirdeği Kullanıcı Kılavuzu
Intel Cyclone® 10 GX Yerel Sabit Nokta DSP IP çekirdeği, tek bir Intel Cyclone 10 GX Değişken Hassas Dijital Sinyal İşleme (DSP) bloğunu başlatır ve kontrol eder. Cyclone 10 GX Yerel Sabit Nokta DSP IP çekirdeği yalnızca Intel Cyclone 10 GX cihazları için mevcuttur.
Cyclone 10 GX Yerel Sabit Nokta DSP IP Çekirdek İşlevsel Blok Şeması
İlgili Bilgiler
Intel FPGA IP Çekirdeklerine Giriş.
Cyclone 10 GX Yerel Sabit Nokta DSP IP Temel Özellikleri
Cyclone 10 GX Yerel Sabit Nokta DSP IP çekirdeği aşağıdaki özellikleri destekler:
- Yüksek performanslı, güç açısından optimize edilmiş ve tam kayıtlı çarpma işlemleri
- 18 bit ve 27 bit kelime uzunlukları
- DSP bloğu başına iki 18 × 19 çarpan veya bir 27 × 27 çarpan
- Çarpma sonuçlarını birleştirmek için yerleşik toplama, çıkarma ve 64 bitlik çift birikim kaydı
- Ön toplayıcı devre dışı bırakıldığında basamaklı 19 bit veya 27 bit ve filtreleme uygulaması için kademe gecikme hattını oluşturmak üzere ön toplayıcı kullanıldığında basamaklı 18 bit
- Çıkış sonuçlarını harici mantık desteği olmadan bir bloktan sonraki bloğa yaymak için basamaklı 64 bit çıkış veri yolu
- Simetrik filtreler için 19 bit ve 27 bit modlarında desteklenen sabit ön toplayıcı
- Filtre uygulaması için hem 18 bit hem de 27 bit modlarında dahili katsayı kayıt bankası
- Dağıtılmış çıkış toplayıcılı 18 bit ve 27 bit sistolik sonlu darbe yanıtı (FIR) filtreleri
Başlarken
Bu bölümde genel bir bilgi verilmektedir.view Cyclone 10 GX Yerel Sabit Nokta DSP IP çekirdeğini hızlı bir şekilde kullanmaya başlamanıza yardımcı olmak için Intel FPGA IP çekirdek tasarım akışı. Intel FPGA IP Kitaplığı, Intel Quartus® Prime kurulum sürecinin bir parçası olarak yüklenir. Kitaplıktan herhangi bir Intel FPGA IP çekirdeğini seçip parametrelendirebilirsiniz. Intel, Intel FPGA DSP IP çekirdeğini çok çeşitli uygulamaları destekleyecek şekilde özelleştirmenize olanak tanıyan entegre bir parametre düzenleyici sağlar. Parametre düzenleyici, parametre değerlerinin ayarlanmasında ve isteğe bağlı bağlantı noktalarının seçiminde size yol gösterir.
İlgili Bilgiler
- Intel FPGA IP Çekirdeklerine Giriş
IP çekirdeklerini parametreleştirme, oluşturma, yükseltme ve simüle etme dahil tüm Intel FPGA IP çekirdekleri hakkında genel bilgiler sağlar. - Versiyondan Bağımsız IP ve Platform Tasarımcısı (Standart) Simülasyon Komut Dosyaları Oluşturma
Yazılım veya IP sürümü yükseltmeleri için manuel güncellemeler gerektirmeyen simülasyon komut dosyaları oluşturun. - Proje Yönetimi En İyi Uygulamaları
Projenizin ve IP'nizin verimli yönetimi ve taşınabilirliği için yönergeler files.
Cyclone 10 GX Yerel Sabit Nokta DSP IP Çekirdek Parametre Ayarları
Intel Quartus Prime yazılımındaki parametre düzenleyiciyi kullanarak parametreleri belirterek Cyclone 10 GX Yerel Sabit Nokta DSP IP çekirdeğini özelleştirebilirsiniz.
Çalışma Modu Sekmesi
| Parametre | IP Oluşturulan Parametre | Değer | Tanım |
| Lütfen çalışma modunu seçin | operasyon modu | m18×18_full m18×18_sumof2 m18×18_plus36 m18×18_systolic m27×27 | İstediğiniz çalışma modunu seçin. |
| Çarpan Yapılandırması | |||
| Üst çarpan x işleneni için gösterim formatı | Signed_max | imzalı imzasız | Üst çarpan x işleneni için gösterim formatını belirtin. |
| Parametre | IP Oluşturulan Parametre | Değer | Tanım |
| En üst çarpan ve işlenen için gösterim formatı | Signed_may | imzalı imzasız | Üst çarpan ve işlenen için gösterim formatını belirtin. |
| Alt çarpan x işleneni için gösterim formatı | imzalı_mbx | imzalı imzasız | Alt çarpan x işleneni için gösterim formatını belirtin. |
| Alt çarpan ve işlenen için gösterim formatı | Signed_mby | imzalı imzasız | Alt çarpan ve işlenen için gösterim formatını belirtin.
Her zaman seç imzasız için m18×18_plus36 . |
| 'Alt' bağlantı noktasını etkinleştir | etkinleştirme_sub | HAYIR Evet | Seçme Evet etkinleştirmek için
alt bağlantı noktası. |
| Çarpanın 'alt' girişini kaydedin | alt saat | HAYIR Saat0 Saat1 Saat2 | Seçme Saat0, Saat1, veya Saat2 Alt giriş kaydı için giriş saat sinyalini etkinleştirmek ve belirlemek için. |
| Giriş Basamak | |||
| 'Ay' girişi için giriş kademesini etkinleştir | ay_use_scan_in | HAYIR Evet | Seçme Evet ay veri girişi için giriş kademesi modülünü etkinleştirmek için.
Giriş basamaklı modülünü etkinleştirdiğinizde, Cyclone 10 GX Yerel Sabit Nokta DSP IP çekirdeği, giriş sinyalleri yerine tarama giriş sinyallerini giriş olarak kullanır. |
| 'By' girişi için giriş kademesini etkinleştir | by_use_scan_in | HAYIR Evet | Seçme Evet veri girişi için giriş kademesi modülünü etkinleştirmek için.
Giriş basamaklı modülünü etkinleştirdiğinizde Cyclone 10 GX Yerel Sabit Nokta DSP IP çekirdeği, giriş sinyalleri yerine ay giriş sinyallerini giriş olarak kullanır. |
| Veri ay gecikme kaydını etkinleştir | gecikme_scan_out_ay | HAYIR Evet | Seçme Evet ay ve giriş kayıtları arasında gecikme kaydını etkinleştirmek için.
Bu özellik şurada desteklenmiyor m18×18_plus36 Ve m27x27 operasyonel mod. |
| Parametre | IP Oluşturulan Parametre | Değer | Tanım |
| Verileri gecikme kaydıyla etkinleştir | gecikme_scan_out_by | HAYIR Evet | Seçme Evet giriş kayıtları ve tarama çıkış veri yolu arasındaki gecikme kaydını etkinleştirmek için.
Bu özellik şurada desteklenmiyor m18×18_plus36 Ve m27x27 operasyonel mod. |
| Tarama bağlantı noktasını etkinleştir | gui_scanout_enable | HAYIR Evet | Seçme Evet etkinleştirmek için
tarama çıkış veri yolu. |
| 'tarama' çıkış veri yolu genişliği | scan_out_width | 1–27 | Genişliğini belirtin
tarama çıkış veri yolu. |
| Veri 'x' Yapılandırması | |||
| 'balta' giriş veri yolu genişliği | balta_genişliği | 1–27 | Genişliğini belirtin
balta giriş veriyolu.(1) |
| Çarpanın 'ax' girişini kaydedin | balta_saati | HAYIR Saat0 Saat1 Saat2 | Seçme Saat0, Saat1, veya Saat2 balta giriş kaydı için giriş saati sinyalini etkinleştirmek ve belirlemek için.
ayarlarsanız balta giriş kaydı kullanılamaz 'balta' işlenen kaynağı ile 'katsayı'. |
| 'bx' giriş veriyolu genişliği | bx_width | 1–18 | Genişliğini belirtin
bx giriş veriyolu.(1) |
| Çarpanın 'bx' girişini kaydedin | bx_clock | HAYIR Saat0 Saat1 Saat2 | Seçme Saat0, Saat1, veya Saat2 bx giriş kaydı için giriş saat sinyalini etkinleştirmek ve belirlemek için.
ayarlarsanız bx giriş kaydı kullanılamaz 'bx' işlenen kaynağı ile 'katsayı'. |
| Veri 'y' Yapılandırması | |||
| 'ay' veya 'taranıyor' veri yolu genişliği | ay_scan_in_width | 1–27 | Ay veya tarama giriş veriyolunun genişliğini belirtin.(1) |
| Çarpanın 'ay' girişini veya 'taramasını' girin | ay_scan_in_clock | HAYIR Saat0 Saat1 Saat2 | Seçme Saat0, Saat1, veya Saat2 ay veya tarama giriş kaydı için giriş saat sinyalini etkinleştirmek ve belirlemek için. |
| 'by' giriş veri yolu genişliği | by_width | 1–19 | Giriş veriyolunun genişliğini belirtin.(1) |
| Parametre | IP Oluşturulan Parametre | Değer | Tanım |
| Çarpanın 'by' girişini kaydedin | saate göre | HAYIR Saat0 Saat1 Saat2 | Seçme Saat0, Saat1, veya Saat2 by veya scanin için giriş saati sinyalini etkinleştirmek ve belirlemek için
giriş kaydı.(1) |
| Çıkış 'sonucu' Yapılandırması | |||
| 'sonuç' çıkış veri yolu genişliği | sonuç_a_width | 1–64 | Genişliğini belirtin
sonuç çıkış veriyolu. |
| 'sonuçb' çıkış veri yolu genişliği | result_b_width | 1–64 | Sonuçb çıkış veriyolunun genişliğini belirtin. resultb yalnızca işlem_modu kullanılırken kullanılabilir m18×18_dolu. |
| Çıkış kaydını kullan | çıktı_saati | HAYIR Saat0 Saat1 Saat2 | Seçme Saat0, Saat1, veya Saat2 resulta ve resultb çıkış kayıtları için giriş saat sinyalini etkinleştirmek ve belirlemek için. |
Ön Toplayıcı Sekmesi
| Parametre | IP Oluşturulan Parametre | Değer | Tanım |
| 'ay' işlenen kaynağı | operand_source_may | giriş ön hazırlayıcısı | Ay girişi için işlenen kaynağını belirtin. Seçme ön besleyici üst çarpan için ön toplayıcı modülünü etkinleştirmek için. Ay ve işlenen kaynağa göre ayarlar aynı olmalıdır. |
| 'tarafından' işlenen kaynağı | operand_source_mby | giriş ön hazırlayıcısı | Girişe göre işlenen kaynağını belirtin. Seçme ön besleyici alt çarpan için ön toplayıcı modülünü etkinleştirmek için. Ay ve işlenen kaynağa göre ayarlar aynı olmalıdır. |
| Ön toplayıcıyı çıkarma işlemine ayarlama | preadder_subtract_a | HAYIR Evet | Seçme Evet üst çarpan için ön toplayıcı modülüne yönelik çıkarma işlemini belirtmek için. Üst ve alt çarpan için ön toplayıcı ayarları aynı olmalıdır. |
| Ön toplayıcı b işlemini çıkarma işlemine ayarla | preadder_subtract_b | HAYIR Evet | Seçme Evet alt çarpan için ön toplayıcı modülüne yönelik çıkarma işlemini belirtmek için. Üst ve alt çarpan için ön toplayıcı ayarları aynı olmalıdır. |
| Veri 'z' Yapılandırması | |||
| 'az' giriş veri yolu genişliği | az_width | 1–26 | az giriş veriyolunun genişliğini belirtin.(1) |
| Çarpanın 'az' girişini kaydedin | az_clock | HAYIR Saat0 Saat1 Saat2 | Seçme Saat0, Saat1, veya Saat2 az giriş kayıtları için giriş saati sinyalini etkinleştirmek ve belirlemek için. ay ve az giriş kayıtları için saat ayarları aynı olmalıdır. |
| 'bz' giriş veri yolu genişliği | bz_width | 1–18 | bz giriş veriyolunun genişliğini belirtin.(1) |
| Çarpanın 'bz' girişini kaydedin | bz_clock | HAYIR Saat0 Saat1 Saat2 | Seçme Saat0, Saat1, veya Saat2 bz giriş kayıtları için giriş saat sinyalini etkinleştirmek ve belirlemek için. By ve bz giriş kayıtları için saat ayarları aynı olmalıdır. |
İç Katsayı Sekmesi
| Parametre | IP Oluşturulan Parametre | Değer | Tanım |
| 'balta' işlenen kaynağı | işlenen_kaynak_max | giriş katsayı | Balta giriş veri yolu için işlenen kaynağını belirtin. Seçme katsayı üst çarpan için dahili katsayı modülünü etkinleştirmek için.
Seçme HAYIR için Çarpanın 'ax' girişini kaydedin Dahili katsayı özelliğini etkinleştirdiğinizde parametre. |
| Parametre | IP Oluşturulan Parametre | Değer | Tanım |
| Axe ve bx işlenen kaynağına ilişkin ayarlar aynı olmalıdır. | |||
| 'bx' işlenen kaynağı | işlenen_kaynak_mbx | giriş katsayı | Bx giriş veri yolu için işlenen kaynağını belirtin. Seçme katsayı üst çarpan için dahili katsayı modülünü etkinleştirmek için.
Seçme HAYIR için Çarpanın 'bx' girişini kaydedin Dahili katsayı özelliğini etkinleştirdiğinizde parametre. Axe ve bx işlenen kaynağına ilişkin ayarlar aynı olmalıdır. |
| 'coefsel' Giriş Kaydı Yapılandırması | |||
| Çarpanın 'coefsela' girişini kaydedin | coef_sel_a_clock | HAYIR Saat0 Saat1 Saat2 | Seçme Saat0, Saat1, veya Saat2 coefsela giriş kayıtları için giriş saat sinyalini etkinleştirmek ve belirlemek için. |
| Çarpanın 'katsayısı' girişini kaydedin | coef_sel_b_clock | HAYIR Saat0 Saat1 Saat2 | Seçme Saat0, Saat1, veya Saat2 coefselb giriş kayıtları için giriş saat sinyalini etkinleştirmek ve belirlemek için. |
| Katsayı Depolama Yapılandırması | |||
| coef_a_0–7 | coef_a_0–7 | Tam sayı | Balta giriş veri yolu için katsayı değerlerini belirtin.
18 bit çalışma modu için maksimum giriş değeri 218 – 1'dir. 27 bit çalışma için maksimum değer 227 – 1'dir. |
| coef_b_0–7 | coef_b_0–7 | Tam sayı | Bx giriş veri yolu için katsayı değerlerini belirtin. |
Akümülatör/Çıkış Kademesi Sekmesi
| Parametre | IP Oluşturulan Parametre | Değer | Tanım |
| 'Biriktirme' bağlantı noktasını etkinleştir | etkinleştirme_biriktirme | HAYIR Evet | Seçme Evet etkinleştirmek için
akümülatör bağlantı noktası. |
| 'Negatif' bağlantı noktasını etkinleştir | etkinleştirme_negate | HAYIR Evet | Seçme Evet etkinleştirmek için
bağlantı noktasını reddet. |
| 'Loadconst' bağlantı noktasını etkinleştir | etkinleştirme_loadconst | HAYIR Evet | Seçme Evet etkinleştirmek için
loadconst bağlantı noktası. |
| Akümülatörün 'biriktirme' girişini kaydedin | birikim_saati | HAYIR Saat0 Saat1 Saat2 | Seçme Saat0 , Saat1, veya Saat2 Toplama giriş kayıtları için giriş saati sinyalini etkinleştirmek ve belirlemek için. |
| Parametre | IP Oluşturulan Parametre | Değer | Tanım |
| Akümülatörün 'loadconst' girişini kaydedin | load_const_clock | HAYIR Saat0 Saat1 Saat2 | Seçme Saat0, Saat1, veya Saat2 loadconst giriş kayıtları için giriş saati sinyalini etkinleştirmek ve belirlemek için. |
| Toplayıcı biriminin 'olumsuz' girişini kaydedin | olumsuz_saat | HAYIR Saat0 Saat1 Saat2 | Seçme Saat0, Saat1, veya Saat2 Negatif giriş kayıtları için giriş saat sinyalini etkinleştirmek ve belirlemek için. |
| Çift akümülatörü etkinleştir | active_double_accum | HAYIR Evet | Seçme Evet çift akümülatör özelliğini etkinleştirmek için. |
| Önceden ayarlanmış sabitin N değeri | load_const_value | 0 – 63 | Önceden ayarlanmış sabit değeri belirtin.
Bu değer 2 olabilirN Neresi N önceden ayarlanmış sabit değerdir. |
| Chainin bağlantı noktasını etkinleştir | use_chainadder | HAYIR Evet | Seçme Evet çıkış kademesi modülünü ve zincirleme giriş veriyolunu etkinleştirmek için.
Çıkış kademelendirme özelliği şu cihazlarda desteklenmez: m18×18_dolu operasyon modu. |
| Zincirleme bağlantı noktasını etkinleştir | gui_chainout_enable | HAYIR Evet | Seçme Evet Zincirleme çıkış veriyolunu etkinleştirmek için. Çıkış kademelendirme özelliği şu cihazlarda desteklenmez:
m18×18_dolu operasyon modu. |
Ardışık Düzen Sekmesi
| Parametre | IP Oluşturulan Parametre | Değer | Tanım |
| Giriş veri sinyaline giriş hattı kaydını ekleyin (x/y/z/coefsel) | input_pipeline_clock | HAYIR Saat0 Saat1 Saat2 | Seçme Saat0, Saat1, veya Saat2 x, y, z, coefsela ve coefselb boru hattı giriş kayıtları için giriş saat sinyalini etkinleştirmek ve belirlemek için. |
| 'Alt' veri sinyaline giriş hattı kaydını ekleyin | sub_pipeline_clock | HAYIR Saat0 Saat1 Saat2 | Seçme Saat0, Saat1, veya Saat2 Alt boru hattı giriş kaydı için giriş saat sinyalini etkinleştirmek ve belirlemek için. (2) |
| 'Biriktir' veri sinyaline giriş hattı kaydını ekleyin | accum_pipeline_clock | HAYIR Saat0 Saat1 Saat2 | Seçme Saat0, Saat1, veya Saat2 Toplama hattı giriş kaydı için giriş saati sinyalini etkinleştirmek ve belirlemek için.(2) |
| 'Loadconst' veri sinyaline giriş hattı kaydını ekleyin | load_const_pipeline_clock | HAYIR Saat0 Saat1 Saat2 | Seçme Saat0, Saat1, veya Saat2 loadconst boru hattı giriş kaydı için giriş saat sinyalini etkinleştirmek ve belirlemek için.(2) |
| 'Negatif' veri sinyaline giriş hattı kaydını ekleyin | negate_pipeline_clock | HAYIR Saat0 Saat1 Saat2 | Seçme Saat0, Saat1, veya Saat2 Negatif boru hattı giriş kaydı için giriş saati sinyalini etkinleştirmek ve belirlemek için.(2) |
Çalışma Modu Başına Maksimum Giriş Verisi Genişliği
X, y ve z girişleri için veri genişliğini tabloda belirtildiği şekilde özelleştirebilirsiniz.
Dinamik kontrol sinyalleri için tüm boru hattı giriş kayıtları aynı saat ayarına sahip olmalıdır.
| Çalışma Modu | Maksimum Giriş Veri Genişliği | |||||
| ax | ay | az | bx | by | bz | |
| Ön Toplayıcı veya İç Katsayı Olmadan | ||||||
| m18×18_dolu | 18 (imzalı)
18 (imzasız) |
19 (imzalı)
18 (imzasız) |
Kullanılmadı | 18 (imzalı)
18 (imzasız) |
19 (imzalı)
18 (imzasız) |
Kullanılmadı |
| m18×18_sumof2 | ||||||
| m18×18_sistolik | ||||||
| m18×18_plus36 | ||||||
| m27×27 | 27 (imzalı)
27 (imzasız) |
Kullanılmadı | ||||
| Yalnızca Ön-Ekleyici Özelliğiyle | ||||||
| m18×18_dolu | 18 (imzalı)
18 (imzasız) |
|||||
| m18×18_sumof2 | ||||||
| m18×18_sistolik | ||||||
| m27×27 | 27 (imzalı)
27 (imzasız) |
26 (imzalı)
26 (imzasız) |
Kullanılmadı | |||
| Sadece İç Katsayı Özelliğiyle | ||||||
| m18×18_dolu | Kullanılmadı | 19 (imzalı)
18 (imzasız) |
Kullanılmadı | 19 (imzalı)
18 (imzasız) |
Kullanılmadı | |
| m18×18_sumof2 | ||||||
| m18×18_sistolik | ||||||
| m27×27 | 27 (imzalı)
27 (imzasız) |
Kullanılmadı | ||||
İşlevsel Açıklama
Cyclone 10 GX Yerel Sabit Nokta DSP IP çekirdeği 2 mimariden oluşur; 18×18 çarpma ve 27×27 çarpma. Cyclone 10 GX Yerel Sabit Nokta DSP IP çekirdeğinin her örneklemesi, seçilen çalışma modlarına bağlı olarak 1 mimariden yalnızca 2'ini oluşturur. Uygulamanızda isteğe bağlı modülleri etkinleştirebilirsiniz.
İlgili Bilgiler
Intel Cyclone 10 GX Cihazları bölümündeki Değişken Hassas DSP Blokları, Intel Cyclone 10 GX Core Fabric ve Genel Amaçlı I/O'lar El Kitabı.
Operasyonel Modlar
Cyclone 10 GX Yerel Sabit Nokta DSP IP çekirdeği 5 çalışma modunu destekler:
- 18 × 18 Tam Mod
- 18 Modun 18 × 2 Toplamı
- 18×18 Plus 36 Modu
- 18 × 18 Sistolik Mod
- 27×27 Modu
18 × 18 Tam Mod
Cyclone 18 GX Yerel Sabit Nokta DSP IP çekirdeği, 18 × 10 tam mod olarak yapılandırıldığında iki bağımsız 18 (imzalı/imzasız) × 19 (imzalı) veya 18 olarak çalışır.
(imzalı/işaretsiz) × 18 (işaretsiz) çarpanlar, 37 bit çıkışlı. Bu mod aşağıdaki denklemleri uygular:
- sonuç = balta * ay
- sonuçb = bx * göre
18 × 18 Tam Mod Mimarisi
18 Modun 18 × 2 Toplamı
18 × 18 Toplam 2 modda, Cyclone 10 GX Yerel Sabit Nokta DSP IP çekirdeği, üst ve alt çarpanları etkinleştirir ve 2 çarpan arasındaki toplama veya çıkarma işleminden bir sonuç üretir. Alt dinamik kontrol sinyali, toplama veya çıkarma işlemlerini gerçekleştirmek için bir toplayıcıyı kontrol eder. Cyclone 10 GX Yerel Sabit Nokta DSP IP çekirdeğinin sonuç çıkış genişliği, akümülatör/çıkış kademesini etkinleştirdiğinizde 64 bit'e kadar destekleyebilir. Bu mod sonuça =[±(ax * ay) + (bx * by)] denklemini uygular.
18 Mod Mimarisinin 18 × 2 Toplamı
18×18 Plus 36 Modu
Cyclone 18 GX Yerel Sabit Nokta DSP IP çekirdeği, 18 × 36 Plus 10 modu olarak yapılandırıldığında yalnızca en üst çarpanı etkinleştirir. Bu mod sonuça = (ax * ay) + concatenate(bx[17:0],by[17:0]) denklemini uygular.
18×18 Plus 36 Mod Mimarisi
Bu modu kullanırken alt çarpanlar ve işlenenler için Gösterim formatını işaretsiz olarak ayarlamanız gerekir. Bu modda giriş veri yolu 36 bitten az olduğunda, 36 bit girişi doldurmak için gerekli imzalı uzantıyı sağlamanız gerekir.
36 × 18 Plus 18 Modunda 36 Bitten Az İşlenen Kullanımı
Bu eskiampDosya, Cyclone 10 GX Yerel Sabit Nokta DSP IP çekirdeğinin, 18 bit işlenen yerine 18 (ikili) imzalı 36 bit giriş verileriyle 12 × 101010101010 Plus 36 çalışma modunu kullanacak şekilde nasıl yapılandırılacağını gösterir.
- Alt çarpan x işleneni için Gösterim formatını imzalı olarak ayarlayın.
- Alt çarpan ve işlenen için Gösterim formatını işaretsiz olarak ayarlayın.
- 'Bx' giriş veri yolu genişliğini 18'e ayarlayın.
- Giriş veri yolu genişliğini 'by' olarak 18'e ayarlayın.
- '111111111111111111' verilerini bx giriş veriyoluna sağlayın.
- Giriş veri yolu ile '111111101010101010' verilerini sağlayın.
18 × 18 Sistolik Mod
18 × 18 sistolik çalışma modlarında, Cyclone 10 GX Yerel Sabit Nokta DSP IP çekirdeği, üst ve alt çarpanları, üst çarpan için bir giriş sistolik kaydını ve giriş sinyallerindeki zincir için bir zincir sistolik kaydını etkinleştirir. Çıkış kademesini etkinleştirdiğinizde, bu mod 44 bitlik bir çıkış genişliğini destekler. Çıkış kademesi olmadan akümülatör özelliğini etkinleştirdiğinizde, sonuç çıkış genişliğini 64 bit olarak yapılandırabilirsiniz.
18 × 18 Sistolik Mod Mimarisi
27×27 Modu
Cyclone 27 GX Yerel Sabit Nokta DSP IP çekirdeği, 27 × 10 mod olarak yapılandırıldığında 27(imzalı/imzasız) × 27(imzalı/imzasız) çarpanı etkinleştirir. Çıkış veriyolu, akümülatör/çıkış kademesi etkinken 64 bit'e kadar destekleyebilir. Bu mod sonuça = ax * ay denklemini uygular.
27×27 Mod Mimarisi
İsteğe Bağlı Modüller
Cyclone 10 GX Yerel Sabit Nokta DSP IP Çekirdeğinde bulunan isteğe bağlı modüller şunlardır:
- Giriş kademesi
- Ön ekleyiciler
- İç Katsayı
- Akümülatör ve çıkış kademesi
- Boru hattı kayıtları
Giriş Basamak
Giriş kademelendirme özelliği ay ve giriş veriyolu tarafından desteklenir. 'ay' girişi için giriş kademesini etkinleştir seçeneğini Evet olarak ayarladığınızda Cyclone 10 GX Yerel Sabit Nokta DSP IP çekirdeği, girişleri ay giriş veri yolu yerine tarama giriş sinyallerinden alacaktır. 'By' girişi için giriş kademesini etkinleştir seçeneğini Evet olarak ayarladığınızda, Cyclone 10 GX Yerel Sabit Nokta DSP IP çekirdeği, girişleri giriş veriyolu yerine herhangi bir giriş veriyolundan alacaktır.
Uygulamanın doğruluğu için, giriş kademesi etkinleştirildiğinde giriş kayıtlarının ay ve/veya by için etkinleştirilmesi önerilir.
Gecikme kayıtlarının, giriş yazmacı ile çıkış yazmacı arasındaki gecikme gereksinimini eşleştirmesini etkinleştirebilirsiniz. Çekirdekte 2 adet gecikme kaydı bulunmaktadır. Üst gecikme kaydı ay veya tarama giriş portları için kullanılırken alt gecikme kaydı tarama çıkış portları için kullanılır. Bu gecikme kayıtları 18 × 18 tam mod, 18 × 18 2 modun toplamı ve 18 × 18 sistolik modlarda desteklenir.
Ön toplayıcı
Ön toplayıcı aşağıdaki konfigürasyonlarda yapılandırılabilir:
- İki bağımsız 18 bit (imzalı/imzasız) ön toplayıcı.
- Bir adet 26 bitlik ön toplayıcı.
18 × 18 çarpma modlarında ön toplayıcıyı etkinleştirdiğinizde, ay ve az üst ön toplayıcıya giriş veriyolu olarak kullanılırken, by ve bz alt ön toplayıcıya giriş veriyolu olarak kullanılır. 27 × 27 çarpma modunda ön toplayıcıyı etkinleştirdiğinizde, ön toplayıcının giriş veriyolu olarak ay ve az kullanılır. Ön toplayıcı hem toplama hem de çıkarma işlemlerini destekler. Aynı DSP bloğu içindeki her iki ön toplayıcı kullanıldığında, aynı işlem tipini (toplama veya çıkarma) paylaşmalıdırlar.
İç Katsayı
Dahili katsayı, 18 bit ve 27 bit modlarında çarpanlar için en fazla sekiz sabit katsayıyı destekleyebilir. Dahili katsayı özelliğini etkinleştirdiğinizde katsayı çoklayıcının seçimini kontrol etmek için iki giriş veriyolu oluşturulacaktır. Coefsela giriş veri yolu, üst çarpan için önceden tanımlanmış katsayıları seçmek için kullanılır ve danışmanlık giriş veriyolu, alt çarpan için önceden tanımlanmış katsayıları seçmek için kullanılır.
Dahili katsayı depolama, dinamik olarak kontrol edilebilen katsayı değerlerini desteklemez ve böyle bir işlemi gerçekleştirmek için harici katsayı depolama gerekir.
Akümülatör ve Çıkış Kaskadını
Akümülatör modülü aşağıdaki işlemleri gerçekleştirecek şekilde etkinleştirilebilir:
- Toplama veya çıkarma işlemi
- 2N sabit değeri kullanılarak taraflı yuvarlama işlemi
- Çift kanallı birikim
Akümülatörün toplama veya çıkarma işlemini dinamik olarak gerçekleştirmek için olumsuz giriş sinyalini kontrol edin. Önyargılı bir yuvarlama işlemi için, ön ayar sabitinin parametre N değerine bir tamsayı belirterek, akümülatör modülü etkinleştirilmeden önce 2N'lik bir ön ayar sabitini belirtebilir ve yükleyebilirsiniz. N tamsayısı 64'ten küçük olmalıdır. Loadconst sinyalini kontrol ederek önceden ayarlanmış sabitin kullanımını dinamik olarak etkinleştirebilir veya devre dışı bırakabilirsiniz. Bu işlemi, yuvarlak değerin toplayıcı geri besleme yoluna etkin bir şekilde karıştırılması olarak kullanabilirsiniz. Yüklenen maliyet ve birikmiş sinyal kullanımı birbirini dışlar.
Çift biriktirme işlemini gerçekleştirmek için Çift akümülatörü etkinleştir parametresini kullanarak çift akümülatör kaydını etkinleştirebilirsiniz. Akümülatör modülü, zincirleme giriş portunu ve zincirleme çıkış portunu etkinleştirerek toplama veya çıkarma işlemleri için birden fazla DSP bloğunun zincirlenmesini destekleyebilir. 18 × 18 sistolik modda, zincir giriş veriyolunun ve zincir çıkış çıkış veriyolunun yalnızca 44 bit'i kullanılacaktır. Bununla birlikte, giriş veriyolundaki tüm 64 bitlik zincirlerin, önceki DSP bloğundan zincirleme çıkış veriyoluna bağlanması gerekir.
Boru Hattı Kaydı
Cyclone 10 GX Yerel Sabit Nokta DSP IP çekirdeği, tek düzeyli ardışık düzen kaydını destekler. Boru hattı kaydı, boru hattı kayıtlarını sıfırlamak için en fazla üç saat kaynağını ve bir asenkron temizleme sinyalini destekler. Beş boru hattı kaydı vardır:
- veri girişi veri yolu ardışık düzen kaydı
- alt dinamik kontrol sinyali boru hattı kaydı
- dinamik kontrol sinyali boru hattı kaydını olumsuzla
- dinamik kontrol sinyali boru hattı kaydını biriktir
- loadconst dinamik kontrol ardışık düzen kaydı
Her bir veri giriş veriyolu işlem hattı kayıtlarını ve dinamik kontrol sinyali işlem hattı kayıtlarını bağımsız olarak etkinleştirmeyi seçebilirsiniz. Ancak tüm etkin ardışık düzen kayıtları aynı saat kaynağını kullanmalıdır.
Saat Şeması
Cyclone 10 GX Yerel Sabit Nokta DSP IP çekirdeğindeki giriş, boru hattı ve çıkış kayıtları, üç saat kaynağını/etkinleştirmeyi ve iki eşzamansız temizlemeyi destekler. Tüm giriş kayıtları aclr[0]'ı kullanır ve tüm boru hattı ve çıkış kayıtları aclr[1]'i kullanır. Her kayıt türü, üç saat kaynağından ve saat etkinleştirme sinyallerinden birini seçebilir. Cyclone 10 GX Yerel Sabit Noktalı DSP IP çekirdeğini 18 × 18 sistolik çalışma moduna yapılandırdığınızda Intel Quartus Prime yazılımı, giriş sistolik kaydını ve zincir sistolik kayıt saat kaynağını dahili olarak çıkış kaydıyla aynı saat kaynağına ayarlayacaktır.
Çift akümülatör özelliğini etkinleştirdiğinizde Intel Quartus Prime yazılımı, çift akümülatör kayıt saat kaynağını dahili olarak çıkış kaydıyla aynı saat kaynağına ayarlayacaktır.
Saatleme Düzeni Kısıtlamaları
Bu sekme, tüm kayıt saat ölçüm şemaları için uygulamanız gereken kısıtlamaları gösterir.
| Durum | Kısıtlama |
| Ön ekleyici etkinleştirildiğinde | ay ve az giriş kayıtları için saat kaynağı aynı olmalıdır. |
| By ve bz giriş kayıtları için saat kaynağı aynı olmalıdır. | |
| İşlem hattı kayıtları etkinleştirildiğinde | Tüm işlem hattı kayıtları için saat kaynağı aynı olmalıdır. |
| Girişlerden herhangi biri dinamik kontrol sinyalleri için kaydolduğunda | Alt, biriktir, yük sabiti ve olumsuzlama giriş kayıtları için saat kaynağı aynı olmalıdır. |
Cyclone 10 GX Yerel Sabit Nokta DSP IP Çekirdek Sinyalleri
Aşağıdaki şekil Cyclone 10 GX Yerel Sabit Nokta DSP IP çekirdeğinin giriş ve çıkış sinyallerini göstermektedir.
Cyclone 10 GX Yerel Sabit Nokta DSP IP Çekirdek Sinyalleri
Veri Giriş Sinyalleri
| Sinyal Adı | Tip | Genişlik | Tanım |
| balta[] | Giriş | 27 | Üst çarpana veri yolu girişi. |
| evet[] | Giriş | 27 | Üst çarpana veri yolu girişi.
Ön toplayıcı etkinleştirildiğinde, bu sinyaller üst ön toplayıcıya giriş sinyali olarak sunulur. |
| az[] | Giriş | 26 | Bu sinyaller üst ön toplayıcıya giden giriş sinyalleridir.
Bu sinyaller yalnızca ön toplayıcı etkinleştirildiğinde kullanılabilir. Bu sinyaller mevcut değildir. m18×18_plus36 operasyonel mod. |
| bx[] | Giriş | 18 | Alt çarpana veri yolu girişi.
Bu sinyaller mevcut değildir. m27×27 operasyonel mod. |
| ile[] | Giriş | 19 | Alt çarpana veri yolu girişi.
Ön toplayıcı etkinleştirildiğinde, bu sinyaller alt ön toplayıcıya giriş sinyali görevi görür. Bu sinyaller mevcut değildir. m27×27 operasyonel mod. |
| bz[] | Giriş | 18 | Bu sinyaller alt ön toplayıcıya giden giriş sinyalleridir. Bu sinyaller yalnızca ön toplayıcı etkinleştirildiğinde kullanılabilir. Bu sinyaller mevcut değildir. m27×27 Ve m18×18_plus36 operasyonel modlar. |
Veri Çıkış Sinyalleri
| Sinyal Adı | Tip | Genişlik | Tanımlama |
| sonuç[] | Çıktı | 64 | Üst çarpandan çıkış veri yolu.
Bu sinyaller 37 bit'e kadar destekler. m18×18_dolu operasyonel mod. |
| sonuçb[] | Çıktı | 37 | Alt çarpandan çıkış veri yolu.
Bu sinyaller yalnızca m18×18_dolu operasyonel mod. |
Saat, Etkinleştirme ve Temizleme Sinyalleri
| Sinyal Adı | Tip | Genişlik | Tanım |
| tıkla[] | Giriş | 3 | Tüm kayıtlar için saat sinyallerini girin.
Bu saat sinyalleri yalnızca giriş yazmaçlarından, boru hattı yazmaçlarından veya çıkış yazmaçlarından herhangi biri şu şekilde ayarlandığında kullanılabilir: Saat0, Saat1, veya Saat2. • clk[0] = Saat0 • clk[1] = Saat1 • clk[2] = Saat2 |
| ena[] | Giriş | 3 | clk[2:0] için saat etkinleştirme. Bu sinyal aktif-Yüksek'tir.
• ena[0] şunun içindir: Saat0 • ena[1] şunun içindir: Saat1 • ena[2] şunun içindir: Saat2 |
| eklr[] | Giriş | 2 | Tüm kayıtlar için asenkron temiz giriş sinyalleri. Bu sinyal aktif-Yüksek'tir.
Kullanmak tahakkuk[0] tüm giriş kayıtları ve kullanımı için tahakkuk[1] tüm boru hattı kayıtları ve çıkış kaydı için. Varsayılan olarak bu sinyalin onayı kaldırılmıştır. |
Dinamik Kontrol Sinyalleri
| Sinyal Adı | Tip | Genişlik | Tanım |
| alt | Giriş | 1 | Üst çarpanın çıkışını alt çarpanın çıkışına eklemek veya çıkarmak için giriş sinyali.
• Ekleme işlemini belirtmek için bu sinyali iptal edin. • Çıkarma işlemini belirtmek için bu sinyali onaylayın. Varsayılan olarak bu sinyalin onayı kaldırılmıştır. Çalışma zamanı sırasında bu sinyali onaylayabilir veya iptal edebilirsiniz.(3) |
| olumsuzlamak | Giriş | 1 | Chainin sinyallerinden elde edilen verilerle üst ve alt çarpanların toplamını eklemek veya çıkarmak için giriş sinyali.
• Ekleme işlemini belirtmek için bu sinyali iptal edin. • Çıkarma işlemini belirtmek için bu sinyali onaylayın. Varsayılan olarak bu sinyalin onayı kaldırılmıştır. Çalışma zamanı sırasında bu sinyali onaylayabilir veya iptal edebilirsiniz.(3) |
| biriktirmek | Giriş | 1 | Akümülatör özelliğini etkinleştirmek veya devre dışı bırakmak için giriş sinyali.
• Akümülatör özelliğini devre dışı bırakmak için bu sinyali iptal edin. • Akümülatör özelliğini etkinleştirmek için bu sinyali onaylayın. Varsayılan olarak bu sinyalin onayı kaldırılmıştır. Çalışma zamanı sırasında bu sinyali onaylayabilir veya iptal edebilirsiniz.(3) |
| yük sabiti | Giriş | 1 | Yük sabiti özelliğini etkinleştirmek veya devre dışı bırakmak için giriş sinyali.
• Yük sabiti özelliğini devre dışı bırakmak için bu sinyali iptal edin. • Yük sabiti özelliğini etkinleştirmek için bu sinyali onaylayın. Varsayılan olarak bu sinyalin onayı kaldırılmıştır. Çalışma zamanı sırasında bu sinyali onaylayabilir veya iptal edebilirsiniz.(3) |
Dahili Katsayı Sinyalleri
| Sinyal Adı | Tip | Genişlik | Tanım |
| coefsela[] | Giriş | 3 | Üst çarpan için kullanıcı tarafından tanımlanan 8 katsayı değeri için giriş seçim sinyalleri. Katsayı değerleri dahili hafızada saklanır ve parametrelerle belirtilir katsayı_a_0 ile katsayı_a_7.
• coefsela[2:0] = 000 şunu ifade eder: katsayı_a_0 • coefsela[2:0] = 001 şunu ifade eder: katsayı_a_1 • coelsela[2:0] = 010 şunu ifade eder: katsayı_a_2 • … vb. Bu sinyaller yalnızca dahili katsayı özelliği etkinleştirildiğinde kullanılabilir. |
| katsayı[] | Giriş | 3 | Alt çarpan için kullanıcı tarafından tanımlanan 8 katsayı değeri için giriş seçim sinyalleri. Katsayı değerleri dahili hafızada saklanır ve parametrelerle belirtilir katsayı_b_0 ile katsayı_b_7.
• katsayıb[2:0] = 000 şunu ifade eder: katsayı_b_0 • katsayıb[2:0] = 001 şunu ifade eder: katsayı_b_1 • coelselb[2:0] = 010 şunu ifade eder: katsayı_b_2 • … vb. Bu sinyaller yalnızca dahili katsayı özelliği etkinleştirildiğinde kullanılabilir. |
Giriş Kademeli Sinyalleri
| Sinyal Adı | Tip | Genişlik | Tanım |
| tarama[] | Giriş | 27 | Giriş kademeli modülü için giriş veri yolu.
Bu sinyalleri önceki DSP çekirdeğinden gelen tarama sinyallerine bağlayın. |
| tarama[] | Çıktı | 27 | Giriş kademeli modülünün çıkış veri yolu.
Bu sinyalleri bir sonraki DSP çekirdeğinin tarama sinyallerine bağlayın. |
Çıkış Kademeli Sinyalleri
| Sinyal Adı | Tip | Genişlik | Tanım |
| zincirleme[] | Giriş | 64 | Çıkış kademeli modülü için giriş veri yolu.
Bu sinyalleri önceki DSP çekirdeğinden gelen zincirleme sinyallere bağlayın. |
| zincirleme[] | Çıktı | 64 | Çıkış kademeli modülünün çıkış veri yolu.
Bu sinyalleri bir sonraki DSP çekirdeğinin zincirleme sinyallerine bağlayın. |
Cyclone 10 GX Yerel Sabit Nokta DSP IP Çekirdeği Kullanıcı Kılavuzu için Belge Revizyon Geçmişi
| Tarih | Sürüm | Değişiklikler |
| Kasım 2017 | 2017.11.06 | İlk sürüm. |
Intel Kurumu. Tüm hakları Saklıdır. Intel, Intel logosu ve diğer Intel markaları, Intel Corporation'ın veya yan kuruluşlarının ticari markalarıdır. Intel, FPGA ve yarı iletken ürünlerinin performansını Intel'in standart garantisine uygun olarak mevcut spesifikasyonlara göre garanti eder, ancak herhangi bir zamanda önceden bildirimde bulunmaksızın herhangi bir ürün ve hizmette değişiklik yapma hakkını saklı tutar. Intel, Intel tarafından yazılı olarak açıkça kabul edilmedikçe, burada açıklanan herhangi bir bilgi, ürün veya hizmetin uygulanmasından veya kullanılmasından kaynaklanan hiçbir sorumluluk veya yükümlülük kabul etmez. Intel müşterilerine, yayınlanan herhangi bir bilgiye güvenmeden ve ürün ya da hizmet siparişi vermeden önce aygıt özelliklerinin en son sürümünü edinmeleri önerilir.
Diğer isimler ve markalar başkalarının malı olarak iddia edilebilir.
Belgeler / Kaynaklar
 |
intel UG-20094 Cyclone 10 GX Yerel Sabit Nokta DSP IP Çekirdeği [pdf] Kullanıcı Kılavuzu UG-20094 Cyclone 10 GX Yerel Sabit Nokta DSP IP Çekirdeği, UG-20094, Cyclone 10 GX Yerel Sabit Nokta DSP IP Çekirdeği, Yerel Sabit Nokta DSP IP Çekirdeği, Sabit Nokta DSP IP Çekirdeği, DSP IP Çekirdeği |
