intel UG-20094 Cyclone 10 GX Điểm cố định DSP IP Core
Hướng dẫn sử dụng Intel® Cyclone® 10 GX Native Fixed Point DSP IP Core
Lõi Intel Cyclone® 10 GX Native Fixed Point DSP IP khởi tạo và điều khiển một khối Xử lý tín hiệu kỹ thuật số chính xác biến đổi (DSP) Intel Cyclone 10 GX duy nhất. Lõi IP DSP điểm cố định gốc Cyclone 10 GX chỉ khả dụng cho các thiết bị Intel Cyclone 10 GX.
Sơ đồ khối chức năng lõi DSP IP cố định điểm cố định Cyclone 10 GX
Thông tin liên quan
Giới thiệu về Lõi IP Intel FPGA.
Các tính năng lõi DSP IP cố định của Cyclone 10 GX
Lõi Cyclone 10 GX Native Fixed Point DSP IP hỗ trợ các tính năng sau:
- Các hoạt động nhân hiệu suất cao, tối ưu hóa năng lượng và được đăng ký đầy đủ
- Độ dài từ 18-bit và 27-bit
- Hai hệ số 18 × 19 hoặc một hệ số 27 × 27 trên mỗi khối DSP
- Thanh ghi cộng, trừ và tích lũy kép 64 bit tích hợp để kết hợp các kết quả nhân
- Xếp tầng 19-bit hoặc 27-bit khi bộ cộng trước bị vô hiệu hóa và xếp tầng 18-bit khi bộ cộng trước được sử dụng để tạo thành dòng độ trễ nhấn cho ứng dụng lọc
- Xếp tầng bus đầu ra 64 bit để truyền kết quả đầu ra từ khối này sang khối tiếp theo mà không cần hỗ trợ logic bên ngoài
- Bộ cộng trước cứng được hỗ trợ ở chế độ 19-bit và 27-bit cho các bộ lọc đối xứng
- Ngân hàng thanh ghi hệ số bên trong ở cả hai chế độ 18-bit và 27-bit để triển khai bộ lọc
- Bộ lọc đáp ứng xung hữu hạn tâm thu (FIR) 18-bit và 27-bit với bộ cộng đầu ra phân tán
Bắt đầu
Chương này cung cấp một cái nhìn tổng quát vềview của luồng thiết kế lõi Intel FPGA IP để giúp bạn nhanh chóng bắt đầu với lõi Cyclone 10 GX Native Fixed Point DSP IP. Thư viện Intel FPGA IP được cài đặt như một phần của quá trình cài đặt Intel Quartus® Prime. Bạn có thể chọn và tham số hóa bất kỳ lõi IP Intel FPGA nào từ thư viện. Intel cung cấp trình chỉnh sửa tham số tích hợp cho phép bạn tùy chỉnh lõi Intel FPGA DSP IP để hỗ trợ nhiều ứng dụng khác nhau. Trình chỉnh sửa tham số hướng dẫn bạn cài đặt các giá trị tham số và lựa chọn các cổng tùy chọn.
Thông tin liên quan
- Giới thiệu về Intel FPGA IP Cores
Cung cấp thông tin chung về tất cả các lõi IP FPGA của Intel, bao gồm việc tham số hóa, tạo, nâng cấp và mô phỏng các lõi IP. - Tạo tập lệnh mô phỏng nền tảng và IP độc lập với phiên bản (tiêu chuẩn)
Tạo các tập lệnh mô phỏng không yêu cầu cập nhật thủ công để nâng cấp phần mềm hoặc phiên bản IP. - Các phương pháp hay nhất về quản lý dự án
Hướng dẫn quản lý hiệu quả và khả năng di chuyển của dự án và IP của bạn files.
Cyclone 10 GX Native Fixed Point DSP IP Core Cài đặt thông số
Bạn có thể tùy chỉnh lõi Cyclone 10 GX Native Fixed Point DSP IP bằng cách chỉ định các tham số bằng trình chỉnh sửa tham số trong phần mềm Intel Quartus Prime.
Tab Chế độ hoạt động
| Tham số | Tham số do IP tạo | Giá trị | Sự miêu tả |
| Vui lòng chọn chế độ hoạt động | hoạt động_mode | m18×18_full m18×18_sumof2 m18×18_plus36 m18×18_systolic m27×27 | Chọn chế độ hoạt động mong muốn. |
| Cấu hình số nhân | |||
| Định dạng biểu diễn cho toán hạng x cấp số nhân hàng đầu | đã ký_max | đã ký chưa ký | Chỉ định định dạng biểu diễn cho toán hạng x cấp số nhân hàng đầu. |
| Tham số | Tham số do IP tạo | Giá trị | Sự miêu tả |
| Định dạng biểu diễn cho toán hạng y cấp số nhân hàng đầu | đã ký_có thể | đã ký chưa ký | Chỉ định định dạng biểu diễn cho toán hạng y cấp số nhân hàng đầu. |
| Định dạng biểu diễn cho toán hạng dưới cùng x toán hạng | đã ký_mbx | đã ký chưa ký | Chỉ định định dạng biểu diễn cho toán hạng nhân x dưới cùng. |
| Định dạng biểu diễn cho toán hạng y cấp số nhân dưới cùng | đã ký_mby | đã ký chưa ký | Chỉ định định dạng biểu diễn cho toán hạng y cấp số nhân dưới cùng.
Luôn chọn chưa ký vì m18×18_plus36 . |
| Bật cổng 'phụ' | kích hoạt_sub | KHÔNG Đúng | Lựa chọn Đúng để cho phép
cổng phụ. |
| Đăng ký đầu vào 'phụ' của số nhân | đồng hồ phụ | KHÔNG Đồng hồ0 Đồng hồ1 Đồng hồ2 | Lựa chọn Đồng hồ 0, Đồng hồ 1, hoặc Đồng hồ 2 để bật và chỉ định tín hiệu đồng hồ đầu vào cho thanh ghi đầu vào phụ. |
| tầng đầu vào | |||
| Bật phân tầng đầu vào cho đầu vào 'ay' | ay_use_scan_in | KHÔNG Đúng | Lựa chọn Đúng để bật mô-đun xếp tầng đầu vào cho dữ liệu đầu vào ay.
Khi bạn bật mô-đun xếp tầng đầu vào, lõi Cyclone 10 GX Native Fixed Point DSP IP sử dụng tín hiệu đầu vào scanin làm đầu vào thay vì tín hiệu đầu vào ay. |
| Bật phân tầng đầu vào cho đầu vào 'theo' | bởi_use_scan_in | KHÔNG Đúng | Lựa chọn Đúng để bật mô-đun xếp tầng đầu vào cho bằng cách nhập dữ liệu.
Khi bạn bật mô-đun xếp tầng đầu vào, lõi Cyclone 10 GX Native Fixed Point DSP IP sử dụng các tín hiệu đầu vào ay làm đầu vào thay vì các tín hiệu đầu vào. |
| Kích hoạt dữ liệu hoặc đăng ký trễ | độ trễ_scan_out_ay | KHÔNG Đúng | Lựa chọn Đúng để kích hoạt thanh ghi trễ giữa ay và by thanh ghi đầu vào.
Tính năng này không được hỗ trợ trong m18×18_plus36 Và m27x27 chế độ hoạt động. |
| Tham số | Tham số do IP tạo | Giá trị | Sự miêu tả |
| Kích hoạt dữ liệu bằng thanh ghi trễ | độ trễ_scan_out_by | KHÔNG Đúng | Lựa chọn Đúng để bật thanh ghi trễ giữa các thanh ghi đầu vào và bus đầu ra quét.
Tính năng này không được hỗ trợ trong m18×18_plus36 Và m27x27 chế độ hoạt động. |
| Kích hoạt cổng quét | gui_scanout_enable | KHÔNG Đúng | Lựa chọn Đúng để cho phép
xe buýt đầu ra scanout. |
| chiều rộng xe buýt đầu ra 'quét' | quét_out_width | 1–27 | Chỉ định chiều rộng của
xe buýt đầu ra scanout. |
| Dữ liệu 'x' Cấu hình | |||
| chiều rộng xe buýt đầu vào 'ax' | ax_width | 1–27 | Chỉ định chiều rộng của
xe buýt đầu vào ax.(1) |
| Đăng ký đầu vào 'rìu' của số nhân | ax_đồng hồ | KHÔNG Đồng hồ0 Đồng hồ1 Đồng hồ2 | Lựa chọn Đồng hồ 0, Đồng hồ 1, hoặc Đồng hồ 2 để bật và chỉ định tín hiệu đồng hồ đầu vào cho thanh ghi đầu vào ax.
thanh ghi đầu vào ax không khả dụng nếu bạn đặt nguồn toán hạng 'ax' ĐẾN 'coef'. |
| 'bx' chiều rộng xe buýt đầu vào | bx_width | 1–18 | Chỉ định chiều rộng của
xe buýt đầu vào bx.(1) |
| Đăng ký đầu vào 'bx' của số nhân | bx_clock | KHÔNG Đồng hồ0 Đồng hồ1 Đồng hồ2 | Lựa chọn Đồng hồ 0, Đồng hồ 1, hoặc Đồng hồ 2 để bật và chỉ định tín hiệu đồng hồ đầu vào cho thanh ghi đầu vào bx.
thanh ghi đầu vào bx không khả dụng nếu bạn đặt nguồn toán hạng 'bx' ĐẾN 'coef'. |
| Dữ liệu 'y' Cấu hình | |||
| chiều rộng xe buýt 'ay' hoặc 'quét' | ay_scan_in_width | 1–27 | Chỉ định chiều rộng của xe buýt đầu vào ay hoặc scanin.(1) |
| Đăng ký đầu vào 'ay' hoặc đầu vào 'quét' của hệ số nhân | ay_scan_in_clock | KHÔNG Đồng hồ0 Đồng hồ1 Đồng hồ2 | Lựa chọn Đồng hồ 0, Đồng hồ 1, hoặc Đồng hồ 2 để bật và chỉ định tín hiệu đồng hồ đầu vào cho thanh ghi đầu vào ay hoặc scanin. |
| chiều rộng xe buýt đầu vào 'by' | by_width | 1–19 | Chỉ định chiều rộng của bằng bus đầu vào.(1) |
| Tham số | Tham số do IP tạo | Giá trị | Sự miêu tả |
| Đăng ký đầu vào 'bởi' của số nhân | theo_đồng hồ | KHÔNG Đồng hồ0 Đồng hồ1 Đồng hồ2 | Lựa chọn Đồng hồ 0, Đồng hồ 1, hoặc Đồng hồ 2 để bật và chỉ định tín hiệu đồng hồ đầu vào cho hoặc quét
thanh ghi đầu vào.(1) |
| Cấu hình 'kết quả' đầu ra | |||
| chiều rộng xe buýt đầu ra 'kết quả' | kết quả_a_width | 1–64 | Chỉ định chiều rộng của
xe buýt đầu ra resulta. |
| chiều rộng bus đầu ra 'resultb' | kết quả_b_width | 1–64 | Chỉ định chiều rộng của bus đầu ra resultb. resultb chỉ khả dụng khi sử dụng operation_mode m18×18_full. |
| Sử dụng thanh ghi đầu ra | đầu ra_clock | KHÔNG Đồng hồ0 Đồng hồ1 Đồng hồ2 | Lựa chọn Đồng hồ 0, Đồng hồ 1, hoặc Đồng hồ 2 để bật và chỉ định tín hiệu đồng hồ đầu vào cho các thanh ghi đầu ra resulta và resultb. |
Thẻ bổ trợ trước
| Tham số | Tham số do IP tạo | Giá trị | Sự miêu tả |
| nguồn toán hạng 'ay' | toán hạng_nguồn_may | trình đọc trước đầu vào | Chỉ định nguồn toán hạng cho đầu vào ay. Lựa chọn người đi trước để kích hoạt mô-đun bộ cộng trước cho hệ số nhân hàng đầu. Cài đặt cho ay và theo nguồn toán hạng phải giống nhau. |
| 'bởi' toán hạng nguồn | toán hạng_source_mby | trình đọc trước đầu vào | Chỉ định nguồn toán hạng cho bằng đầu vào. Lựa chọn người đi trước để bật mô-đun bộ cộng trước cho hệ số nhân dưới cùng. Cài đặt cho ay và theo nguồn toán hạng phải giống nhau. |
| Đặt thao tác cộng trước thành phép trừ | preadder_subtract_a | KHÔNG Đúng | Lựa chọn Đúng để chỉ định thao tác trừ cho mô-đun bộ cộng trước cho hệ số nhân cao nhất. Cài đặt trước bộ cộng cho hệ số trên và dưới phải giống nhau. |
| Đặt thao tác tiền cộng b thành phép trừ | preadder_subtract_b | KHÔNG Đúng | Lựa chọn Đúng để chỉ định thao tác trừ cho mô-đun bộ cộng trước cho hệ số nhân dưới cùng. Cài đặt trước bộ cộng cho hệ số trên và dưới phải giống nhau. |
| Dữ liệu 'z' Cấu hình | |||
| chiều rộng xe buýt đầu vào 'az' | az_width | 1–26 | Chỉ định chiều rộng của bus đầu vào az.(1) |
| Đăng ký đầu vào 'az' của số nhân | az_clock | KHÔNG Đồng hồ0 Đồng hồ1 Đồng hồ2 | Lựa chọn Đồng hồ 0, Đồng hồ 1, hoặc Đồng hồ 2 để bật và chỉ định tín hiệu đồng hồ đầu vào cho các thanh ghi đầu vào az. Cài đặt đồng hồ cho các thanh ghi đầu vào ay và az phải giống nhau. |
| 'bz' chiều rộng xe buýt đầu vào | bz_width | 1–18 | Chỉ định chiều rộng của bus đầu vào bz.(1) |
| Đăng ký đầu vào 'bz' của số nhân | bz_clock | KHÔNG Đồng hồ0 Đồng hồ1 Đồng hồ2 | Lựa chọn Đồng hồ 0, Đồng hồ 1, hoặc Đồng hồ 2 để bật và chỉ định tín hiệu đồng hồ đầu vào cho các thanh ghi đầu vào bz. Cài đặt đồng hồ cho thanh ghi đầu vào by và bz phải giống nhau. |
Tab hệ số nội bộ
| Tham số | Tham số do IP tạo | Giá trị | Sự miêu tả |
| nguồn toán hạng 'ax' | toán hạng_source_max | đầu vào hệ số | Chỉ định nguồn toán hạng cho bus đầu vào ax. Lựa chọn hệ số để bật mô-đun hệ số nội bộ cho hệ số nhân cao nhất.
Lựa chọn KHÔNG vì Đăng ký đầu vào 'rìu' của số nhân tham số khi bạn bật tính năng hệ số nội bộ. |
| Tham số | Tham số do IP tạo | Giá trị | Sự miêu tả |
| Cài đặt cho nguồn toán hạng ax và bx phải giống nhau. | |||
| nguồn toán hạng 'bx' | toán hạng_source_mbx | đầu vào hệ số | Chỉ định nguồn toán hạng cho bus đầu vào bx. Lựa chọn hệ số để bật mô-đun hệ số nội bộ cho hệ số nhân cao nhất.
Lựa chọn KHÔNG vì Đăng ký đầu vào 'bx' của số nhân tham số khi bạn bật tính năng hệ số nội bộ. Cài đặt cho nguồn toán hạng ax và bx phải giống nhau. |
| Cấu hình thanh ghi đầu vào 'coefsel' | |||
| Đăng ký đầu vào 'coefsela' của hệ số nhân | coef_sel_a_clock | KHÔNG Đồng hồ0 Đồng hồ1 Đồng hồ2 | Lựa chọn Đồng hồ 0, Đồng hồ 1, hoặc Đồng hồ 2 để bật và chỉ định tín hiệu đồng hồ đầu vào cho các thanh ghi đầu vào coefsela. |
| Đăng ký đầu vào 'coefselb' của hệ số nhân | coef_sel_b_clock | KHÔNG Đồng hồ0 Đồng hồ1 Đồng hồ2 | Lựa chọn Đồng hồ 0, Đồng hồ 1, hoặc Đồng hồ 2 để bật và chỉ định tín hiệu đồng hồ đầu vào cho các thanh ghi đầu vào coefselb. |
| Cấu hình lưu trữ hệ số | |||
| coef_a_0–7 | coef_a_0–7 | Số nguyên | Chỉ định các giá trị hệ số cho bus đầu vào trục.
Đối với chế độ hoạt động 18 bit, giá trị đầu vào tối đa là 218 – 1. Đối với hoạt động 27 bit, giá trị tối đa là 227 – 1. |
| coef_b_0–7 | coef_b_0–7 | Số nguyên | Chỉ định các giá trị hệ số cho bus đầu vào bx. |
Tab Cascade tích lũy/đầu ra
| Tham số | Tham số do IP tạo | Giá trị | Sự miêu tả |
| Bật cổng 'tích lũy' | kích hoạt_tích lũy | KHÔNG Đúng | Lựa chọn Đúng để cho phép
cổng tích lũy. |
| Kích hoạt cổng 'phủ định' | kích hoạt_negate | KHÔNG Đúng | Lựa chọn Đúng để cho phép
cổng phủ định. |
| Bật cổng 'loadconst' | kích hoạt_loadconst | KHÔNG Đúng | Lựa chọn Đúng để cho phép
cổng tải const. |
| Đăng ký đầu vào 'tích lũy' của bộ tích lũy | tích lũy_clock | KHÔNG Đồng hồ0 Đồng hồ1 Đồng hồ2 | Lựa chọn Đồng hồ 0 , Đồng hồ 1, hoặc Đồng hồ 2 để bật và chỉ định tín hiệu đồng hồ đầu vào cho các thanh ghi đầu vào tích lũy. |
| Tham số | Tham số do IP tạo | Giá trị | Sự miêu tả |
| Đăng ký đầu vào 'loadconst' của bộ tích lũy | tải_const_clock | KHÔNG Đồng hồ0 Đồng hồ1 Đồng hồ2 | Lựa chọn Đồng hồ 0, Đồng hồ 1, hoặc Đồng hồ 2 để bật và chỉ định tín hiệu đồng hồ đầu vào cho các thanh ghi đầu vào loadconst. |
| Đăng ký đầu vào 'phủ định' của đơn vị bộ cộng | phủ định_đồng hồ | KHÔNG Đồng hồ0 Đồng hồ1 Đồng hồ2 | Lựa chọn Đồng hồ 0, Đồng hồ 1, hoặc Đồng hồ 2 để bật và chỉ định tín hiệu đồng hồ đầu vào cho các thanh ghi đầu vào phủ định. |
| Kích hoạt bộ tích lũy kép | kích hoạt_double_accum | KHÔNG Đúng | Lựa chọn Đúng để kích hoạt tính năng tích lũy kép. |
| Giá trị N của hằng số đặt trước | tải_const_value | 0 – 63 | Chỉ định giá trị hằng số đặt trước.
Giá trị này có thể là 2N Ở đâu N là giá trị hằng số đặt trước. |
| Kích hoạt cổng chainin | sử dụng_chainadder | KHÔNG Đúng | Lựa chọn Đúng để bật mô-đun xếp tầng đầu ra và bus đầu vào chainin.
Tính năng xếp tầng đầu ra không được hỗ trợ trong m18×18_full chế độ hoạt động. |
| Kích hoạt cổng chainout | gui_chainout_enable | KHÔNG Đúng | Lựa chọn Đúng để kích hoạt bus đầu ra chainout. Tính năng xếp tầng đầu ra không được hỗ trợ trong
m18×18_full chế độ hoạt động. |
Tab đường ống
| Tham số | Tham số do IP tạo | Giá trị | Sự miêu tả |
| Thêm thanh ghi đường ống đầu vào vào tín hiệu dữ liệu đầu vào (x/y/z/coefsel) | đầu vào_pipeline_clock | KHÔNG Đồng hồ0 Đồng hồ1 Đồng hồ2 | Lựa chọn Đồng hồ 0, Đồng hồ 1, hoặc Đồng hồ 2 để bật và chỉ định tín hiệu đồng hồ đầu vào cho các thanh ghi đầu vào đường ống x, y, z, coefsela và coefselb. |
| Thêm thanh ghi đường ống đầu vào vào tín hiệu dữ liệu 'phụ' | sub_pipeline_clock | KHÔNG Đồng hồ0 Đồng hồ1 Đồng hồ2 | Lựa chọn Đồng hồ 0, Đồng hồ 1, hoặc Đồng hồ 2 để bật và chỉ định tín hiệu đồng hồ đầu vào cho thanh ghi đầu vào đường ống phụ. (2) |
| Thêm thanh ghi đường ống đầu vào vào tín hiệu dữ liệu 'tích lũy' | tích lũy_pipeline_clock | KHÔNG Đồng hồ0 Đồng hồ1 Đồng hồ2 | Lựa chọn Đồng hồ 0, Đồng hồ 1, hoặc Đồng hồ 2 để bật và chỉ định tín hiệu đồng hồ đầu vào cho thanh ghi đầu vào đường ống tích lũy.(2) |
| Thêm thanh ghi đường ống đầu vào vào tín hiệu dữ liệu 'loadconst' | tải_const_pipeline_clock | KHÔNG Đồng hồ0 Đồng hồ1 Đồng hồ2 | Lựa chọn Đồng hồ 0, Đồng hồ 1, hoặc Đồng hồ 2 để bật và chỉ định tín hiệu đồng hồ đầu vào cho thanh ghi đầu vào đường ống loadconst.(2) |
| Thêm thanh ghi đường ống đầu vào vào tín hiệu dữ liệu 'phủ nhận' | phủ định_pipeline_clock | KHÔNG Đồng hồ0 Đồng hồ1 Đồng hồ2 | Lựa chọn Đồng hồ 0, Đồng hồ 1, hoặc Đồng hồ 2 để bật và chỉ định tín hiệu đồng hồ đầu vào cho thanh ghi đầu vào đường ống phủ định.(2) |
Độ rộng dữ liệu đầu vào tối đa cho mỗi chế độ hoạt động
Bạn có thể tùy chỉnh độ rộng dữ liệu cho đầu vào x, y và z như được chỉ định trong bảng.
Tất cả các thanh ghi đầu vào đường ống cho tín hiệu điều khiển động phải có cùng cài đặt đồng hồ.
| Chế độ hoạt động | Chiều rộng dữ liệu đầu vào tối đa | |||||
| ax | ay | az | bx | by | bz | |
| Không có bộ bổ sung trước hoặc hệ số nội bộ | ||||||
| m18×18_full | 18 (đã ký)
18 (chưa ký) |
19 (đã ký)
18 (không dấu) |
Không sử dụng | 18 (đã ký)
18 (chưa ký) |
19 (đã ký)
18 (chưa ký) |
Không sử dụng |
| m18×18_sumof2 | ||||||
| m18×18_tâm thu | ||||||
| m18×18_plus36 | ||||||
| m27×27 | 27 (đã ký)
27 (không dấu) |
Không sử dụng | ||||
| Chỉ với tính năng bổ sung trước | ||||||
| m18×18_full | 18 (đã ký)
18 (không dấu) |
|||||
| m18×18_sumof2 | ||||||
| m18×18_tâm thu | ||||||
| m27×27 | 27 (đã ký)
27 (chưa ký) |
26 (đã ký)
26 (không dấu) |
Không sử dụng | |||
| Chỉ với tính năng hệ số nội bộ | ||||||
| m18×18_full | Không sử dụng | 19 (đã ký)
18 (không dấu) |
Không sử dụng | 19 (đã ký)
18 (chưa ký) |
Không sử dụng | |
| m18×18_sumof2 | ||||||
| m18×18_tâm thu | ||||||
| m27×27 | 27 (đã ký)
27 (không dấu) |
Không sử dụng | ||||
Mô tả chức năng
Lõi IP DSP điểm cố định gốc Cyclone 10 GX bao gồm 2 kiến trúc; phép nhân 18×18 và phép nhân 27×27. Mỗi lần khởi tạo lõi Cyclone 10 GX Native Fixed Point DSP IP chỉ tạo ra 1 trong 2 kiến trúc tùy thuộc vào các chế độ hoạt động đã chọn. Bạn có thể bật các mô-đun tùy chọn cho ứng dụng của mình.
Thông tin liên quan
Các khối DSP chính xác có thể thay đổi trong chương Thiết bị Intel Cyclone 10 GX, Cấu trúc lõi Intel Cyclone 10 GX và Sổ tay I/O mục đích chung.
Chế độ hoạt động
Lõi IP DSP điểm cố định cố định Cyclone 10 GX hỗ trợ 5 chế độ hoạt động:
- Chế độ đầy đủ 18 × 18
- Tổng 18 × 18 của 2 Chế độ
- Chế độ 18 × 18 Plus 36
- Chế độ Tâm thu 18 × 18
- Chế độ 27 × 27
Chế độ đầy đủ 18 × 18
Khi được cấu hình ở chế độ đầy đủ 18 × 18, lõi Cyclone 10 GX Native Fixed Point DSP IP hoạt động như hai 18 độc lập (có dấu/không có dấu) × 19 (có dấu) hoặc 18
(đã ký/không dấu) × 18 (không dấu) số nhân với đầu ra 37-bit. Chế độ này áp dụng các phương trình sau:
- kết quả = ax * ay
- kết quảb = bx * bởi
Kiến trúc chế độ đầy đủ 18 × 18
Tổng 18 × 18 của 2 Chế độ
Ở chế độ 18 × 18 Tổng của 2, lõi Cyclone 10 GX Native Fixed Point DSP IP cho phép các hệ số nhân trên cùng và dưới cùng, đồng thời tạo ra kết quả từ phép cộng hoặc phép trừ giữa 2 hệ số nhân. Tín hiệu điều khiển động phụ điều khiển một bộ cộng để thực hiện các phép toán cộng hoặc trừ. Độ rộng đầu ra kết quả của lõi Cyclone 10 GX Native Fixed Point DSP IP có thể hỗ trợ tới 64 bit khi bạn bật xếp tầng bộ tích lũy/đầu ra. Chế độ này áp dụng phương trình của resulta =[±(ax * ay) + (bx * by)].
Kiến trúc tổng 18 chế độ 18 × 2
Chế độ 18 × 18 Plus 36
Khi được định cấu hình ở chế độ 18 × 18 Plus 36, lõi DSP IP điểm cố định gốc Cyclone 10 GX chỉ cho phép hệ số nhân cao nhất. Chế độ này áp dụng phương trình của resulta = (ax * ay) + concatenate(bx[17:0],by[17:0]).
Kiến trúc chế độ 18 × 18 Plus 36
Bạn phải đặt định dạng Biểu diễn cho toán hạng y dưới cùng thành không dấu khi sử dụng chế độ này. Khi bus đầu vào nhỏ hơn 36 bit ở chế độ này, bạn được yêu cầu cung cấp phần mở rộng đã ký cần thiết để lấp đầy đầu vào 36 bit.
Sử dụng toán hạng dưới 36 bit ở chế độ 18 × 18 cộng 36
Cái này cũample trình bày cách định cấu hình lõi Cyclone 10 GX Native Fixed Point DSP IP để sử dụng chế độ hoạt động 18 × 18 Plus 36 với dữ liệu đầu vào 12 bit có dấu là 101010101010 (nhị phân) thay vì toán hạng 36 bit.
- Đặt định dạng Biểu diễn cho toán hạng x toán hạng dưới cùng: thành có dấu.
- Đặt định dạng Biểu diễn cho toán hạng y cấp số nhân dưới cùng: thành không dấu.
- Đặt chiều rộng bus đầu vào 'bx' thành 18.
- Đặt chiều rộng bus đầu vào 'by' thành 18.
- Cung cấp dữ liệu '111111111111111111' cho bus đầu vào bx.
- Cung cấp dữ liệu '111111101010101010' bằng bus đầu vào.
Chế độ Tâm thu 18 × 18
Ở các chế độ hoạt động tâm thu 18 × 18, lõi Cyclone 10 GX Native Fixed Point DSP IP cho phép các hệ số nhân trên và dưới, một thanh ghi tâm thu đầu vào cho hệ số nhân trên cùng và một thanh ghi tâm thu chuỗi cho chuỗi trong các tín hiệu đầu vào. Khi bạn bật phân tầng đầu ra, chế độ này hỗ trợ độ rộng đầu ra kết quả là 44 bit. Khi bạn bật tính năng tích lũy mà không có tầng đầu ra, bạn có thể định cấu hình độ rộng đầu ra kết quả thành 64 bit.
Kiến trúc chế độ tâm thu 18 × 18
Chế độ 27 × 27
Khi được định cấu hình ở chế độ 27 × 27, lõi Cyclone 10 GX Native Fixed Point DSP IP cho phép hệ số nhân 27(signed/unsigned) × 27(signed/unsigned). Bus đầu ra có thể hỗ trợ tới 64 bit khi bật tầng bộ tích lũy/đầu ra. Chế độ này áp dụng phương trình resulta = ax * ay.
Kiến trúc chế độ 27 × 27
Các module tùy chọn
Các mô-đun tùy chọn có sẵn trong Lõi IP DSP điểm cố định gốc Cyclone 10 GX là:
- tầng đầu vào
- trình bổ sung trước
- Hệ số nội bộ
- Bộ tích lũy và tầng đầu ra
- đăng ký đường ống
tầng đầu vào
Tính năng xếp tầng đầu vào được hỗ trợ trên ay và bằng bus đầu vào. Khi bạn đặt Bật tầng đầu vào cho đầu vào 'ay' thành Có, lõi DSP IP điểm cố định gốc Cyclone 10 GX sẽ lấy đầu vào từ các tín hiệu đầu vào quét thay vì bus đầu vào ay. Khi bạn đặt Enable input cascade for 'by' input thành Yes, lõi Cyclone 10 GX Native Fixed Point DSP IP sẽ nhận đầu vào từ bus đầu vào ay thay vì bus đầu vào.
Bạn nên kích hoạt các thanh ghi đầu vào cho ay và/hoặc by bất cứ khi nào bật tầng đầu vào để đảm bảo tính chính xác của ứng dụng.
Bạn có thể kích hoạt các thanh ghi trễ để phù hợp với yêu cầu về độ trễ giữa thanh ghi đầu vào và thanh ghi đầu ra. Có 2 thanh ghi trễ trong lõi. Thanh ghi độ trễ trên cùng được sử dụng cho cổng đầu vào ay hoặc quét trong khi thanh ghi độ trễ dưới cùng được sử dụng cho cổng đầu ra quét. Các thanh ghi trễ này được hỗ trợ ở chế độ đầy đủ 18 × 18, tổng 18 chế độ 18 × 2 và chế độ tâm thu 18 × 18.
trình bổ sung trước
Bộ cộng trước có thể được cấu hình theo các cấu hình sau:
- Hai bộ cộng trước 18-bit (có dấu/không dấu) độc lập.
- Một trình bổ sung trước 26 bit.
Khi bạn bật bộ cộng trước ở chế độ nhân 18 × 18, ay và az được sử dụng làm bus đầu vào cho bộ cộng trước trên cùng trong khi by và bz được sử dụng làm bus đầu vào cho bộ cộng trước dưới cùng. Khi bạn bật bộ cộng trước ở chế độ nhân 27 × 27, ay và az được sử dụng làm bus đầu vào cho bộ cộng trước. Trình cộng trước hỗ trợ cả phép cộng và phép trừ. Khi cả hai bộ cộng trước trong cùng một khối DSP được sử dụng, chúng phải chia sẻ cùng một loại hoạt động (cộng hoặc trừ).
Hệ số nội bộ
Hệ số bên trong có thể hỗ trợ tối đa tám hệ số không đổi cho các bội số ở chế độ 18-bit và 27-bit. Khi bạn bật tính năng hệ số bên trong, hai bus đầu vào để kiểm soát việc lựa chọn bộ ghép kênh hệ số sẽ được tạo. Bus đầu vào coefsela được sử dụng để chọn các hệ số được xác định trước cho hệ số nhân cao nhất và bus đầu vào tư vấn được sử dụng để chọn các hệ số được xác định trước cho hệ số nhân thấp nhất.
Bộ lưu trữ hệ số bên trong không hỗ trợ các giá trị hệ số có thể kiểm soát động và bộ nhớ hệ số bên ngoài là bắt buộc để thực hiện thao tác như vậy.
Cascade tích lũy và đầu ra
Mô-đun bộ tích lũy có thể được kích hoạt để thực hiện các thao tác sau:
- Phép toán cộng hoặc trừ
- Hoạt động làm tròn thiên vị sử dụng giá trị không đổi là 2N
- tích lũy kênh kép
Để tự động thực hiện phép toán cộng hoặc trừ của bộ tích lũy, hãy điều khiển tín hiệu đầu vào phủ định. Đối với thao tác làm tròn thiên vị, bạn có thể chỉ định và tải hằng số đặt trước là 2N trước khi mô-đun bộ tích lũy được bật bằng cách chỉ định một số nguyên cho giá trị tham số N của hằng số đặt trước. Số nguyên N phải nhỏ hơn 64. Bạn có thể tự động bật hoặc tắt việc sử dụng hằng số đặt trước bằng cách điều khiển tín hiệu loadconst. Bạn có thể sử dụng thao tác này như một hoạt động trộn giá trị vòng vào đường dẫn phản hồi bộ tích lũy. Chi phí được tải và việc sử dụng tín hiệu tích lũy là loại trừ lẫn nhau.
Bạn có thể kích hoạt thanh ghi bộ tích lũy kép bằng cách sử dụng tham số Kích hoạt bộ tích lũy kép để thực hiện tích lũy kép. Mô-đun tích lũy có thể hỗ trợ chuỗi nhiều khối DSP cho các hoạt động cộng hoặc trừ bằng cách bật cổng đầu vào chuỗi và cổng đầu ra chuỗi. Ở chế độ tâm thu 18 × 18, chỉ 44-bit của bus đầu vào chuỗi và bus đầu ra chuỗi sẽ được sử dụng. Tuy nhiên, tất cả các chuỗi 64 bit trong bus đầu vào phải được kết nối với bus đầu ra của chuỗi từ khối DSP trước đó.
Đăng ký đường ống
Lõi IP DSP điểm cố định cố định Cyclone 10 GX hỗ trợ một cấp thanh ghi đường ống duy nhất. Thanh ghi đường ống hỗ trợ tối đa ba nguồn đồng hồ và một tín hiệu rõ ràng không đồng bộ để đặt lại các thanh ghi đường ống. Có năm thanh ghi đường ống:
- thanh ghi đường dẫn bus đầu vào dữ liệu
- đăng ký đường ống tín hiệu điều khiển động phụ
- phủ nhận đăng ký đường ống tín hiệu điều khiển động
- tích lũy đăng ký đường ống tín hiệu điều khiển động
- thanh ghi đường ống điều khiển động loadconst
Bạn có thể chọn bật từng thanh ghi đường dẫn bus đầu vào dữ liệu và các thanh ghi đường dẫn tín hiệu điều khiển động một cách độc lập. Tuy nhiên, tất cả các thanh ghi đường ống được kích hoạt phải sử dụng cùng một nguồn đồng hồ.
Sơ đồ bấm giờ
Các thanh ghi đầu vào, đường dẫn và đầu ra trong lõi Cyclone 10 GX Native Fixed Point DSP IP hỗ trợ ba nguồn/kích hoạt đồng hồ và hai lần xóa không đồng bộ. Tất cả các thanh ghi đầu vào sử dụng aclr[0] và tất cả các thanh ghi đường ống và đầu ra sử dụng aclr[1]. Mỗi loại thanh ghi có thể chọn một trong ba nguồn đồng hồ và tín hiệu kích hoạt đồng hồ. Khi bạn định cấu hình lõi Cyclone 10 GX Native Fixed Point DSP IP thành chế độ hoạt động tâm thu 18 × 18, phần mềm Intel Quartus Prime sẽ đặt thanh ghi tâm thu đầu vào và nguồn đồng hồ thanh ghi tâm thu chuỗi thành cùng một nguồn xung nhịp với thanh ghi đầu ra bên trong.
Khi bạn bật tính năng bộ tích lũy kép, phần mềm Intel Quartus Prime sẽ đặt nguồn xung nhịp của thanh ghi bộ tích lũy kép thành cùng nguồn xung nhịp với thanh ghi đầu ra bên trong.
Ràng buộc sơ đồ bấm giờ
Tab này hiển thị các ràng buộc mà bạn phải áp dụng cho tất cả các lược đồ định thời thanh ghi.
| Tình trạng | Hạn chế |
| Khi bật trình thêm trước | Nguồn đồng hồ cho các thanh ghi đầu vào ay và az phải giống nhau. |
| Nguồn đồng hồ cho các thanh ghi đầu vào by và bz phải giống nhau. | |
| Khi đăng ký đường ống được kích hoạt | Nguồn đồng hồ cho tất cả các thanh ghi đường ống phải giống nhau. |
| Khi bất kỳ thanh ghi đầu vào nào cho tín hiệu điều khiển động | Nguồn đồng hồ cho các thanh ghi đầu vào cho phụ, tích lũy, tải và phủ định phải giống nhau. |
Cyclone 10 GX Tín hiệu lõi DSP IP cố định gốc
Hình dưới đây cho thấy tín hiệu đầu vào và đầu ra của lõi Cyclone 10 GX Native Fixed Point DSP IP.
Cyclone 10 GX Tín hiệu lõi DSP IP cố định gốc
Tín hiệu đầu vào dữ liệu
| Tên tín hiệu | Kiểu | Chiều rộng | Sự miêu tả |
| cây rìu[] | Đầu vào | 27 | Bus dữ liệu đầu vào đến hệ số nhân cao nhất. |
| vâng[] | Đầu vào | 27 | Bus dữ liệu đầu vào đến hệ số nhân cao nhất.
Khi bật bộ cộng trước, các tín hiệu này được dùng làm tín hiệu đầu vào cho bộ cộng trước hàng đầu. |
| az[] | Đầu vào | 26 | Những tín hiệu này là tín hiệu đầu vào cho bộ cộng trước hàng đầu.
Các tín hiệu này chỉ khả dụng khi bộ cộng trước được bật. Những tín hiệu này không có sẵn trong m18×18_plus36 chế độ hoạt động. |
| bx[] | Đầu vào | 18 | Bus dữ liệu đầu vào đến hệ số nhân dưới cùng.
Những tín hiệu này không có sẵn trong m27×27 chế độ hoạt động. |
| qua[] | Đầu vào | 19 | Bus dữ liệu đầu vào đến hệ số nhân dưới cùng.
Khi bật bộ cộng trước, các tín hiệu này sẽ đóng vai trò là tín hiệu đầu vào cho bộ cộng trước phía dưới. Những tín hiệu này không có sẵn trong m27×27 chế độ hoạt động. |
| bz[] | Đầu vào | 18 | Các tín hiệu này là tín hiệu đầu vào cho bộ cộng trước phía dưới. Các tín hiệu này chỉ khả dụng khi bộ cộng trước được bật. Những tín hiệu này không có sẵn trong m27×27 Và m18×18_plus36 các chế độ hoạt động. |
Tín hiệu đầu ra dữ liệu
| Tên tín hiệu | Kiểu | Chiều rộng | Giải mã |
| kết quả[] | Đầu ra | 64 | Bus dữ liệu đầu ra từ hệ số nhân trên cùng.
Các tín hiệu này hỗ trợ tới 37 bit cho m18×18_full chế độ hoạt động. |
| kết quảb[] | Đầu ra | 37 | Bus dữ liệu đầu ra từ hệ số nhân phía dưới.
Những tín hiệu này chỉ có ở m18×18_full chế độ hoạt động. |
Đồng hồ, Bật và Xóa tín hiệu
| Tên tín hiệu | Kiểu | Chiều rộng | Sự miêu tả |
| clk[] | Đầu vào | 3 | Tín hiệu đồng hồ đầu vào cho tất cả các thanh ghi.
Các tín hiệu đồng hồ này chỉ khả dụng nếu bất kỳ thanh ghi đầu vào, thanh ghi đường ống hoặc thanh ghi đầu ra nào được đặt thành Đồng hồ 0, Đồng hồ 1, hoặc Đồng hồ 2. • clk[0] = Đồng hồ 0 • clk[1] = Đồng hồ 1 • clk[2] = Đồng hồ 2 |
| ena[] | Đầu vào | 3 | Kích hoạt đồng hồ cho clk[2:0]. Tín hiệu này đang hoạt động-Cao.
• ena[0] dành cho Đồng hồ 0 • ena[1] dành cho Đồng hồ 1 • ena[2] dành cho Đồng hồ 2 |
| aclr[] | Đầu vào | 2 | Tín hiệu đầu vào xóa không đồng bộ cho tất cả các thanh ghi. Tín hiệu này đang hoạt động-Cao.
Sử dụng aclr[0] cho tất cả các thanh ghi đầu vào và sử dụng aclr[1] cho tất cả các thanh ghi đường ống và thanh ghi đầu ra. Theo mặc định, tín hiệu này được xác nhận lại. |
Tín hiệu điều khiển động
| Tên tín hiệu | Kiểu | Chiều rộng | Sự miêu tả |
| phụ | Đầu vào | 1 | Tín hiệu đầu vào để cộng hoặc trừ đầu ra của bộ nhân phía trên với đầu ra của bộ nhân phía dưới.
• Xác nhận lại tín hiệu này để xác định hoạt động bổ sung. • Khẳng định tín hiệu này để xác định hoạt động trừ. Theo mặc định, tín hiệu này được xác nhận lại. Bạn có thể xác nhận hoặc hủy xác nhận tín hiệu này trong thời gian chạy.(3) |
| phủ nhận | Đầu vào | 1 | Tín hiệu đầu vào để cộng hoặc trừ tổng của các số nhân trên và dưới với dữ liệu từ các tín hiệu chainin.
• Xác nhận lại tín hiệu này để xác định hoạt động bổ sung. • Khẳng định tín hiệu này để xác định hoạt động trừ. Theo mặc định, tín hiệu này được xác nhận lại. Bạn có thể xác nhận hoặc hủy xác nhận tín hiệu này trong thời gian chạy.(3) |
| tích lũy | Đầu vào | 1 | Tín hiệu đầu vào để bật hoặc tắt tính năng tích lũy.
• Hủy xác nhận tín hiệu này để tắt tính năng bộ tích lũy. • Xác nhận tín hiệu này để kích hoạt tính năng tích lũy. Theo mặc định, tín hiệu này được xác nhận lại. Bạn có thể xác nhận hoặc hủy xác nhận tín hiệu này trong thời gian chạy.(3) |
| tải trọng | Đầu vào | 1 | Tín hiệu đầu vào để bật hoặc tắt tính năng hằng số tải.
• Xác nhận lại tín hiệu này để tắt tính năng hằng số tải. • Khẳng định tín hiệu này để kích hoạt tính năng hằng số tải. Theo mặc định, tín hiệu này được xác nhận lại. Bạn có thể xác nhận hoặc hủy xác nhận tín hiệu này trong thời gian chạy.(3) |
Tín hiệu hệ số nội bộ
| Tên tín hiệu | Kiểu | Chiều rộng | Sự miêu tả |
| coefsela[] | Đầu vào | 3 | Tín hiệu lựa chọn đầu vào cho 8 giá trị hệ số do người dùng xác định cho hệ số nhân cao nhất. Các giá trị hệ số được lưu trữ trong bộ nhớ trong và được chỉ định bởi các tham số coef_a_0 ĐẾN coef_a_7.
• coefsela[2:0] = 000 đề cập đến coef_a_0 • coefsela[2:0] = 001 đề cập đến coef_a_1 • coelsela[2:0] = 010 đề cập đến coef_a_2 • … và kể từ đó trở đi. Các tín hiệu này chỉ khả dụng khi bật tính năng hệ số nội bộ. |
| tự lập[] | Đầu vào | 3 | Tín hiệu lựa chọn đầu vào cho 8 giá trị hệ số do người dùng xác định cho hệ số nhân dưới cùng. Các giá trị hệ số được lưu trữ trong bộ nhớ trong và được chỉ định bởi các tham số coef_b_0 ĐẾN coef_b_7.
• coefselb[2:0] = 000 đề cập đến coef_b_0 • coefselb[2:0] = 001 đề cập đến coef_b_1 • coelselb[2:0] = 010 đề cập đến coef_b_2 • … và kể từ đó trở đi. Các tín hiệu này chỉ khả dụng khi bật tính năng hệ số nội bộ. |
Tín hiệu tầng đầu vào
| Tên tín hiệu | Kiểu | Chiều rộng | Sự miêu tả |
| quét[] | Đầu vào | 27 | Bus dữ liệu đầu vào cho mô-đun xếp tầng đầu vào.
Kết nối các tín hiệu này với các tín hiệu quét từ lõi DSP trước đó. |
| quét[] | Đầu ra | 27 | Bus dữ liệu đầu ra của mô-đun xếp tầng đầu vào.
Kết nối các tín hiệu này với các tín hiệu scanin của lõi DSP tiếp theo. |
Tín hiệu tầng đầu ra
| Tên tín hiệu | Kiểu | Chiều rộng | Sự miêu tả |
| chuỗi[] | Đầu vào | 64 | Bus dữ liệu đầu vào cho mô-đun tầng đầu ra.
Kết nối các tín hiệu này với tín hiệu chainout từ lõi DSP trước đó. |
| dây chuyền[] | Đầu ra | 64 | Bus dữ liệu đầu ra của mô-đun xếp tầng đầu ra.
Kết nối các tín hiệu này với tín hiệu chainin của lõi DSP tiếp theo. |
Lịch sử sửa đổi tài liệu cho Cyclone 10 GX Native Fixed Point DSP IP Core Hướng dẫn sử dụng
| Ngày | Phiên bản | Thay đổi |
| Tháng 2017 năm XNUMX | 2017.11.06 | Phiên bản phát hành đầu tiên. |
Tập đoàn Intel. Đã đăng ký Bản quyền. Intel, logo Intel và các nhãn hiệu khác của Intel là thương hiệu của Tập đoàn Intel hoặc các công ty con của Tập đoàn. Intel đảm bảo hiệu suất của các sản phẩm FPGA và chất bán dẫn của mình theo các thông số kỹ thuật hiện hành theo bảo hành tiêu chuẩn của Intel nhưng bảo lưu quyền thay đổi bất kỳ sản phẩm và dịch vụ nào vào bất kỳ lúc nào mà không cần thông báo. Intel không chịu trách nhiệm hoặc trách nhiệm pháp lý phát sinh từ ứng dụng hoặc việc sử dụng bất kỳ thông tin, sản phẩm hoặc dịch vụ nào được mô tả ở đây trừ khi được Intel đồng ý rõ ràng bằng văn bản. Khách hàng của Intel nên lấy phiên bản mới nhất của thông số kỹ thuật thiết bị trước khi dựa vào bất kỳ thông tin được công bố nào và trước khi đặt hàng sản phẩm hoặc dịch vụ.
Những tên và thương hiệu khác có thể được coi là tài sản của người khác.
Tài liệu / Tài nguyên
 |
intel UG-20094 Cyclone 10 GX Điểm cố định DSP IP Core [tập tin pdf] Hướng dẫn sử dụng UG-20094 Lõi IP DSP điểm cố định gốc Cyclone 10 GX, UG-20094, Lõi DSP IP điểm cố định gốc Cyclone 10 GX, Lõi DSP IP điểm cố định gốc, Lõi DSP IP điểm cố định, Lõi DSP IP |
