intel UG-20094 Cyclone 10 GX اصلي فکسډ پوائنټ DSP IP کور
Intel® Cyclone® 10 GX اصلي فکسډ پوائنټ DSP IP کور کارونکي لارښود
د Intel Cyclone® 10 GX اصلي فکسډ پوائنټ DSP IP کور د یو واحد Intel Cyclone 10 GX متغیر دقیق ډیجیټل سیګنل پروسس کولو (DSP) بلاک انسټاګرام او کنټرولوي. د سایکلون 10 GX اصلي فکسډ پوائنټ DSP IP کور یوازې د Intel Cyclone 10 GX وسیلو لپاره شتون لري.
سایکلون 10 GX اصلي فکسډ پوائنټ DSP IP کور فنکشنل بلاک ډیاګرام
اړوند معلومات
د Intel FPGA IP کور پیژندنه.
سایکلون 10 GX اصلي فکسډ پوائنټ DSP IP اصلي ځانګړتیاوې
د سایکلون 10 GX اصلي فکسډ پوائنټ DSP IP کور د لاندې ځانګړتیاو ملاتړ کوي:
- لوړ فعالیت، د بریښنا مطلوب، او په بشپړه توګه ثبت شوي ضرب عملیات
- 18-bit او 27-bit کلمې اوږدوالی
- دوه 18 × 19 ضرب یا یو 27 × 27 ضرب په هر DSP بلاک کې
- د ضرب پایلې سره یوځای کولو لپاره جوړ شوی اضافه، تخفیف، او 64-بټ ډبل جمع راجستر
- Cascading 19-bit یا 27-bit کله چې پری-adder غیر فعال وي او 18-bit cascading کله چې pre-adder کارول کیږي د فلټر کولو غوښتنلیک لپاره د نل ځنډ لاین جوړولو لپاره
- د 64-bit آوټ پټ بس کاسکیډینګ ترڅو د محصول پایلې له یوه بلاک څخه بل بلاک ته پرته له بهرني منطق ملاتړ څخه تبلیغ کړي
- هارډ پری اډیډر د سمیټریک فلټرونو لپاره په 19-bit او 27-bit حالتونو کې ملاتړ شوی
- د فلټر پلي کولو لپاره په 18-bit او 27-bit دواړو حالتونو کې د داخلي کوفیینټ راجستر بانک
- 18-bit او 27-bit سیسټولیک فینټ امپلس غبرګون (FIR) فلټرونه د توزیع شوي محصول اضافه کونکي سره
پیل کول
دا څپرکی یو عمومي اوور وړاندې کويview د Intel FPGA IP کور ډیزاین جریان تاسو سره د سایکلون 10 GX اصلي فکسډ پوائنټ DSP IP کور سره ګړندي پیل کولو کې مرسته کوي. د Intel FPGA IP کتابتون د Intel Quartus® Prime نصبولو پروسې برخې په توګه نصب شوی. تاسو کولی شئ د کتابتون څخه هر ډول Intel FPGA IP کور وټاکئ او پیرامیټریز کړئ. انټیل یو مدغم پیرامیټر ایډیټر چمتو کوي چې تاسو ته اجازه درکوي د Intel FPGA DSP IP کور دودیز کړئ ترڅو د مختلف غوښتنلیکونو ملاتړ وکړي. د پیرامیټر مدیر تاسو ته د پیرامیټر ارزښتونو ترتیب او د اختیاري بندرونو انتخاب له لارې لارښود کوي.
اړوند معلومات
- د Intel FPGA IP کور پیژندنه
د ټولو Intel FPGA IP کورونو په اړه عمومي معلومات وړاندې کوي، پشمول د پیرامیټریز کولو، تولید، لوړولو، او د IP کورونو سمبالول. - د نسخې جوړول - خپلواک IP او پلیټ فارم ډیزاینر (معیاري) سمولیټ سکریپټونه
د سمولو سکریپټ جوړ کړئ چې د سافټویر یا IP نسخې اپ گریڈونو لپاره لاسي تازه معلوماتو ته اړتیا نلري. - د پروژې مدیریت غوره کړنې
ستاسو د پروژې او IP د موثر مدیریت او پورټ وړتیا لپاره لارښوونې files.
سایکلون 10 GX اصلي فکسډ پوائنټ DSP IP کور پیرامیټر تنظیمات
تاسو کولی شئ د Intel Quartus Prime سافټویر کې د پیرامیټر ایډیټر په کارولو سره د پیرامیټونو په ټاکلو سره د سایکلون 10 GX اصلي فکسډ پوائنټ DSP IP کور تنظیم کړئ.
د عملیاتو حالت ټب
| پیرامیټر | IP تولید شوی پیرامیټر | ارزښت | تفصیل |
| مهرباني وکړئ د عملیاتو حالت غوره کړئ | عملیات_موډ | m18×18_full m18×18_sumof2 m18×18_plus36 m18×18_systolic m27×27 | مطلوب عملیاتي حالت غوره کړئ. |
| ضرب کوونکی ترتیب | |||
| د لوړ ضرب x عملیات لپاره د نمایندګۍ بڼه | لاسلیک شوی_max | لاسلیک شوی نه لاسلیک شوی | د پورتنۍ ضرب x operand لپاره د نمایندګۍ بڼه مشخص کړئ. |
| پیرامیټر | IP تولید شوی پیرامیټر | ارزښت | تفصیل |
| د لوړ ضرب او عملیات لپاره د نمایندګۍ بڼه | لاسلیک شوی_می | لاسلیک شوی نه لاسلیک شوی | د پورتنۍ ضرب y عملیات لپاره د نمایندګۍ بڼه مشخص کړئ. |
| د لاندې ضرب x operand لپاره د نمایندګۍ بڼه | لاسلیک شوی_mbx | لاسلیک شوی نه لاسلیک شوی | د لاندې ضرب x عملیات لپاره د نمایش بڼه مشخص کړئ. |
| د لاندې ضرب او عملیات لپاره د نمایندګۍ بڼه | لاسلیک شوی_mby | لاسلیک شوی نه لاسلیک شوی | د لاندې ضرب y عملیات لپاره د نمایندګۍ بڼه مشخص کړئ.
تل وټاکئ لاسلیک شوی لپاره m18×18_plus36 . |
| 'فرعي' پورټ فعال کړئ | enable_sub | نه هو | وټاکئ هو د فعالولو لپاره
فرعي بندر. |
| د ضرب الاجل داخلی 'فرعي' ثبت کړئ | sub_clock | نه ساعت 0 ساعت 1 ساعت 2 | وټاکئ ساعت 0, ساعت 1، یا ساعت 2 د فرعي ان پټ راجستر لپاره د ان پټ ساعت سیګنال فعال او مشخص کول. |
| د کاسکیډ داخلول | |||
| د 'ay' ان پټ لپاره د ان پټ کاسکیډ فعال کړئ | ay_use_scan_in | نه هو | وټاکئ هو د ay ډیټا ان پټ لپاره د کاسکیډ انډول ماډل فعالولو لپاره.
کله چې تاسو د ان پټ کاسکیډ ماډل فعال کړئ ، د سایکلون 10 GX اصلي فکسډ پوائنټ DSP IP کور د سکین ان پټ سیګنالونه د ay ان پټ سیګنالونو پرځای د ان پټ په توګه کاروي. |
| د 'بای' ان پټ لپاره د ان پټ کاسکیډ فعال کړئ | د_استعمال_scan_in لخوا | نه هو | وټاکئ هو د ډیټا ان پټ لخوا د ان پټ کیسکید ماډل فعالولو لپاره.
کله چې تاسو د ان پټ کاسکیډ ماډل فعال کړئ ، د سایکلون 10 GX اصلي فکسډ پوائنټ DSP IP کور د ان پټ سیګنالونو پرځای د ان پټ سیګنالونه د ان پټ په توګه کاروي. |
| د ډیټا او ځنډ راجستر فعال کړئ | ځنډ_سکان_out_ay | نه هو | وټاکئ هو د ay او د ننوتلو راجسترونو ترمنځ د ځنډ راجستر کولو لپاره.
دا فیچر په کې نه ملاتړ کیږي m18×18_plus36 او m27x27 عملیاتي حالت. |
| پیرامیټر | IP تولید شوی پیرامیټر | ارزښت | تفصیل |
| د ځنډ ثبتولو له لارې ډاټا فعال کړئ | delay_scan_out_by | نه هو | وټاکئ هو د ننوتلو راجسترونو او سکین آوټ آوټ پوټ بس ترمینځ د ځنډ راجستر کولو لپاره.
دا فیچر په کې نه ملاتړ کیږي m18×18_plus36 او m27x27 عملیاتي حالت. |
| د سکین آوټ پورټ فعال کړئ | gui_scanout_enable | نه هو | وټاکئ هو د فعالولو لپاره
scanout output بس. |
| د 'سکین آوټ' محصول بس عرض | scan_out_width | 1-27 | د پلنوالی مشخص کړئ
scanout output بس. |
| د ډاټا 'x' ترتیب | |||
| د 'ax' ننوت بس عرض | ax_width | 1-27 | د پلنوالی مشخص کړئ
ax input bus.(1) |
| د ضرب الاجل د ننوتلو 'ax' ثبت کړئ | ax_clock | نه ساعت 0 ساعت 1 ساعت 2 | وټاکئ ساعت 0, ساعت 1، یا ساعت 2 د اکس ان پټ راجستر لپاره د ان پټ ساعت سیګنال فعال او مشخص کول.
که تاسو تنظیم کړئ د ax input راجستر شتون نلري 'ax' عملیاتي سرچینه ته 'کوف'. |
| 'bx' د بس پراخوالی داخل کړئ | bx_width | 1-18 | د پلنوالی مشخص کړئ
bx ان پټ بس.(1) |
| د ضرب کوونکی 'bx' داخله ثبت کړئ | bx_clock | نه ساعت 0 ساعت 1 ساعت 2 | وټاکئ ساعت 0, ساعت 1، یا ساعت 2 د bx ان پټ راجستر لپاره د ان پټ ساعت سیګنال فعال او مشخص کولو لپاره.
د bx ان پټ راجستر شتون نلري که تاسو تنظیم کړئ 'bx' عملیاتي سرچینه ته 'کوف'. |
| د معلوماتو 'y' ترتیب | |||
| 'ay' یا 'scanin' بس عرض | ay_scan_in_width | 1-27 | د ay یا سکین ان پټ بس پلنوالی مشخص کړئ.(1) |
| د ضرب الاجل ان پټ 'ay' یا د ان پټ 'سکینین' ثبت کړئ | ay_scan_in_clock | نه ساعت 0 ساعت 1 ساعت 2 | وټاکئ ساعت 0, ساعت 1، یا ساعت 2 د آی یا سکین ان پټ راجستر لپاره د ان پټ ساعت سیګنال فعال او مشخص کولو لپاره. |
| د 'باس' ننوت بس عرض | له خوا_چورل | 1-19 | د ان پټ بس په واسطه عرض مشخص کړئ.(1) |
| پیرامیټر | IP تولید شوی پیرامیټر | ارزښت | تفصیل |
| د ضرب الاجل 'په واسطه' داخله ثبت کړئ | د_ساعت په واسطه | نه ساعت 0 ساعت 1 ساعت 2 | وټاکئ ساعت 0, ساعت 1، یا ساعت 2 د یا سکین لپاره د ننوتلو ساعت سیګنال فعال او مشخص کول
د ننوتلو راجستر.(1) |
| د محصول 'پایلې' ترتیب | |||
| 'نتیجه' د محصول بس عرض | پایله_a_width | 1-64 | د پلنوالی مشخص کړئ
په پایله کې د بس. |
| 'نتیجهب' د محصول بس عرض | پایله_b_width | 1-64 | د پایلې د تولید بس عرض مشخص کړئ. پایله یوازې هغه وخت شتون لري کله چې عملیات_ موډ کاروي m18×18_full. |
| د محصول راجستر وکاروئ | output_clock | نه ساعت 0 ساعت 1 ساعت 2 | وټاکئ ساعت 0, ساعت 1، یا ساعت 2 د نتیجې او نتیجې د تولید راجسترونو لپاره د ننوتلو ساعت سیګنال فعال او مشخص کول. |
مخکې اضافه کوونکی ټب
| پیرامیټر | IP تولید شوی پیرامیټر | ارزښت | تفصیل |
| 'ay' عملیاتي سرچینه | operand_source_may | پریډر داخل کړئ | د آخذې لپاره د عملیاتي سرچینه مشخص کړئ. وټاکئ پریډر د پورتنۍ ضرب الاجل لپاره د پری اډیډر ماډل فعالولو لپاره. د ay لپاره ترتیبات او د عملیاتي سرچینې لخوا باید ورته وي. |
| د عملیاتي سرچینې لخوا | operand_source_mby | پریډر داخل کړئ | د ان پټولو لپاره د عملیاتي سرچینې مشخص کړئ. وټاکئ پریډر د لاندې ضرب کونکي لپاره د پری-اډیډر ماډل فعالولو لپاره. د ay لپاره ترتیبات او د عملیاتي سرچینې لخوا باید ورته وي. |
| د کمولو لپاره مخکې اضافه کونکي عملیات تنظیم کړئ | preadder_subtract_a | نه هو | وټاکئ هو د پورتنۍ ضرب الاجل لپاره د پری-adder ماډل لپاره د فرعي عملیاتو مشخص کول. د پورتنۍ او ښکته ضرب کونکي لپاره د پری اضافه کونکي تنظیمات باید ورته وي. |
| د مخکینۍ اضافه کونکي ب عملیات تخفیف ته تنظیم کړئ | preadder_subtract_b | نه هو | وټاکئ هو د لاندې ضرب کونکي لپاره د پری-اډډر ماډل لپاره د فرعي عملیاتو مشخص کولو لپاره. د پورتنۍ او ښکته ضرب کونکي لپاره د پری اضافه کونکي تنظیمات باید ورته وي. |
| د ډاټا 'z' ترتیب | |||
| د 'az' ننوت بس عرض | az_width | 1-26 | د az ان پټ بس پلنوالی مشخص کړئ.(1) |
| د ضرب الاجل داخله 'az' ثبت کړئ | az_clock | نه ساعت 0 ساعت 1 ساعت 2 | وټاکئ ساعت 0, ساعت 1، یا ساعت 2 د az ان پټ راجسترونو لپاره د ان پټ ساعت سیګنال فعال او مشخص کول. د ay او az ان پټ راجسترونو لپاره د ساعت تنظیمات باید ورته وي. |
| 'bz' د بس عرض داخل کړئ | bz_width | 1-18 | د bz ان پټ بس عرض مشخص کړئ.(1) |
| د ضرب الاجل 'bz' داخل کړئ | bz_clock | نه ساعت 0 ساعت 1 ساعت 2 | وټاکئ ساعت 0, ساعت 1، یا ساعت 2 د bz ان پټ راجسترونو لپاره د ان پټ ساعت سیګنال فعال او مشخص کول. د by او bz ان پټ راجسترونو لپاره د ساعت ترتیبات باید یو شان وي. |
داخلی کوفیینټ ټب
| پیرامیټر | IP تولید شوی پیرامیټر | ارزښت | تفصیل |
| 'ax' عملیاتي سرچینه | operand_source_max | داخلول coef | د اکس ان پټ بس لپاره عملیاتي سرچینه مشخص کړئ. وټاکئ coef د پورتنۍ ضرب الاجل لپاره د داخلي کثافاتو ماډل فعالولو لپاره.
وټاکئ نه لپاره د ضرب الاجل د ننوتلو 'ax' ثبت کړئ پیرامیټر کله چې تاسو د داخلي کوفیفینټ فیچر فعال کړئ. |
| پیرامیټر | IP تولید شوی پیرامیټر | ارزښت | تفصیل |
| د ax او bx عملیاتي سرچینې لپاره تنظیمات باید ورته وي. | |||
| 'bx' عملیاتي سرچینه | operand_source_mbx | داخلول coef | د bx ان پټ بس لپاره عملیاتي سرچینه مشخص کړئ. وټاکئ coef د پورتنۍ ضرب الاجل لپاره د داخلي کثافاتو ماډل فعالولو لپاره.
وټاکئ نه لپاره د ضرب کوونکی 'bx' داخله ثبت کړئ پیرامیټر کله چې تاسو د داخلي کوفیفینټ فیچر فعال کړئ. د ax او bx عملیاتي سرچینې لپاره تنظیمات باید ورته وي. |
| 'coefsel' د ننوتلو راجستر ترتیب | |||
| د ضرب کوونکی 'coefsela' داخله ثبت کړئ | coef_sel_a_clock | نه ساعت 0 ساعت 1 ساعت 2 | وټاکئ ساعت 0, ساعت 1، یا ساعت 2 د coefsela ان پټ راجسترونو لپاره د ان پټ ساعت سیګنال فعال او مشخص کول. |
| د ضرب کوونکی 'coefselb' داخله ثبت کړئ | coef_sel_b_clock | نه ساعت 0 ساعت 1 ساعت 2 | وټاکئ ساعت 0, ساعت 1، یا ساعت 2 د coefselb ان پټ راجسترونو لپاره د ننوتلو ساعت سیګنال فعال او مشخص کول. |
| د کثافاتو ذخیره کولو ترتیب | |||
| coef_a_0–7 | coef_a_0–7 | عدد | د اکس ان پټ بس لپاره د کوفیینټ ارزښتونه مشخص کړئ.
د 18-bit عملیاتي حالت لپاره، اعظمي ان پټ ارزښت 218 - 1 دی. د 27-bit عملیاتو لپاره، اعظمي ارزښت 227 - 1 دی. |
| coef_b_0–7 | coef_b_0–7 | عدد | د bx ان پټ بس لپاره د کوفیینټ ارزښتونه مشخص کړئ. |
جمع کوونکی/آؤټ پټ کاسکیډ ټب
| پیرامیټر | IP تولید شوی پیرامیټر | ارزښت | تفصیل |
| د 'جمع' بندر فعال کړئ | enable_accumulate | نه هو | وټاکئ هو د فعالولو لپاره
جمع کوونکی بندر. |
| د 'منفي' بندر فعال کړئ | enable_negate | نه هو | وټاکئ هو د فعالولو لپاره
منفي بندر. |
| د 'loadconst' بندر فعال کړئ | enable_loadconst | نه هو | وټاکئ هو د فعالولو لپاره
loadconst بندر. |
| د جمع کونکي ان پټ 'جمع' ثبت کړئ | accumulate_clock | نه ساعت 0 ساعت 1 ساعت 2 | وټاکئ ساعت 0 , ساعت 1، یا ساعت 2 د راټولولو ان پټ راجسترونو لپاره د ننوتلو ساعت سیګنال فعال او مشخص کول. |
| پیرامیټر | IP تولید شوی پیرامیټر | ارزښت | تفصیل |
| د جمع کونکي ان پټ 'loadconst' ثبت کړئ | load_const_clock | نه ساعت 0 ساعت 1 ساعت 2 | وټاکئ ساعت 0, ساعت 1، یا ساعت 2 د loadconst ان پټ راجسترونو لپاره د ان پټ ساعت سیګنال فعال او مشخص کول. |
| د اضافې واحد د ننوتلو 'منفي' راجستر کړئ | negate_clock | نه ساعت 0 ساعت 1 ساعت 2 | وټاکئ ساعت 0, ساعت 1، یا ساعت 2 د منفي ان پټ راجسترونو لپاره د ان پټ ساعت سیګنال فعال او مشخص کول. |
| دوه ګونی جمع کوونکی فعال کړئ | د_ډبل_اکوم فعالول | نه هو | وټاکئ هو د دوه ګونی جمع کونکي فیچر فعالولو لپاره. |
| د مخکینۍ ثابت ثابت ارزښت N ارزښت | load_const_value | ۲۲۰ – ۲۴۰ | د مخکینۍ ثابت ارزښت مشخص کړئ.
دا ارزښت کیدای شي 2 ويN چیرته N مخکینی ثابت ارزښت دی. |
| د چینین بندر فعال کړئ | وکاروئ_چیناډر | نه هو | وټاکئ هو د تولید کاسکیډ ماډل او د چینین ان پټ بس فعالولو لپاره.
د آوټ پټ کاسکیډ فیچر په کې نه ملاتړ کیږي m18×18_full د عملیاتو حالت. |
| د چین آوټ پورټ فعال کړئ | gui_chainout_enable | نه هو | وټاکئ هو د زنځیر آوټ پوټ بس فعالولو لپاره. د آوټ پټ کاسکیډ ځانګړتیا په کې ملاتړ نه کیږي
m18×18_full د عملیاتو حالت. |
د پایپ لاین کولو ټب
| پیرامیټر | IP تولید شوی پیرامیټر | ارزښت | تفصیل |
| د ان پټ ډیټا سیګنال ته د ننوتلو پایپ لاین راجستر اضافه کړئ (x/y/z/coefsel) | input_pipeline_clock | نه ساعت 0 ساعت 1 ساعت 2 | وټاکئ ساعت 0, ساعت 1، یا ساعت 2 د x، y، z، coefsela او coefselb پایپ لاین ان پټ راجسترونو لپاره د ان پټ ساعت سیګنال فعال او مشخص کول. |
| د 'فرعي' ډیټا سیګنال ته د ان پټ پایپ لاین راجستر اضافه کړئ | sub_pipeline_clock | نه ساعت 0 ساعت 1 ساعت 2 | وټاکئ ساعت 0, ساعت 1، یا ساعت 2 د فرعي پایپ لاین ان پټ راجستر لپاره د ان پټ ساعت سیګنال فعال او مشخص کول. ((2) |
| د معلوماتو سیګنال ته د ننوتلو پایپ لاین راجستر اضافه کړئ | accum_pipeline_clock | نه ساعت 0 ساعت 1 ساعت 2 | وټاکئ ساعت 0, ساعت 1، یا ساعت 2 د پایپ لاین ان پټ راجستر راټولولو لپاره د ننوتلو ساعت سیګنال فعال او مشخص کول.(2) |
| د loadconst ډیټا سیګنال ته د ان پټ پایپ لاین راجستر اضافه کړئ | load_const_pipeline_clock | نه ساعت 0 ساعت 1 ساعت 2 | وټاکئ ساعت 0, ساعت 1، یا ساعت 2 د loadconst پایپ لاین ان پټ راجستر لپاره د ان پټ ساعت سیګنال فعال او مشخص کولو لپاره.2) |
| د 'منفي' ډیټا سیګنال ته د ننوتلو پایپ لاین راجستر اضافه کړئ | negate_pipeline_clock | نه ساعت 0 ساعت 1 ساعت 2 | وټاکئ ساعت 0, ساعت 1، یا ساعت 2 د منفي پایپ لاین ان پټ راجستر لپاره د ان پټ ساعت سیګنال فعال او مشخص کول.(2) |
په هر عملیاتي حالت کې د اعظمي ان پټ ډیټا عرض
تاسو کولی شئ د x، y، او z ان پټونو لپاره د ډیټا پلنوالی تنظیم کړئ لکه څنګه چې په جدول کې مشخص شوي.
د متحرک کنټرول سیګنالونو لپاره د پایپ لاین ټول داخلې راجسترونه باید ورته ساعت ترتیب ولري.
| د عملیاتو حالت | د معلوماتو اعظمي حد پراخول | |||||
| ax | ay | az | bx | by | bz | |
| پرته له مخکې اضافه کونکي یا داخلي کوفیینټ | ||||||
| m18×18_full | 18 (لاسلیک شوی)
18 (نه لاسلیک شوی) |
19 (لاسلیک شوی)
18 (نه لاسلیک شوی) |
نه کارول کیږي | 18 (لاسلیک شوی)
18 (نه لاسلیک شوی) |
19 (لاسلیک شوی)
18 (نه لاسلیک شوی) |
نه کارول کیږي |
| m18×18_sumof2 | ||||||
| m18×18_systolic | ||||||
| m18×18_plus36 | ||||||
| m27×27 | 27 (لاسلیک شوی)
27 (نه لاسلیک شوی) |
نه کارول کیږي | ||||
| یوازې د پری ایډر فیچر سره | ||||||
| m18×18_full | 18 (لاسلیک شوی)
18 (نه لاسلیک شوی) |
|||||
| m18×18_sumof2 | ||||||
| m18×18_systolic | ||||||
| m27×27 | 27 (لاسلیک شوی)
27 (نه لاسلیک شوی) |
26 (لاسلیک شوی)
26 (نه لاسلیک شوی) |
نه کارول کیږي | |||
| یوازې د داخلي کثافاتو ځانګړتیا سره | ||||||
| m18×18_full | نه کارول کیږي | 19 (لاسلیک شوی)
18 (نه لاسلیک شوی) |
نه کارول کیږي | 19 (لاسلیک شوی)
18 (نه لاسلیک شوی) |
نه کارول کیږي | |
| m18×18_sumof2 | ||||||
| m18×18_systolic | ||||||
| m27×27 | 27 (لاسلیک شوی)
27 (نه لاسلیک شوی) |
نه کارول کیږي | ||||
فعالیت توضیحات
د سایکلون 10 GX اصلي فکسډ پوائنټ DSP IP کور د 2 جوړښتونو څخه جوړ دی؛ 18 × 18 ضرب او 27 × 27 ضرب. د سایکلون 10 GX اصلي فکسډ پوائنټ DSP IP کور هر انسټینټیشن د ټاکل شوي عملیاتي حالتونو پورې اړوند د 1 جوړښتونو څخه یوازې 2 رامینځته کوي. تاسو کولی شئ خپل غوښتنلیک ته اختیاري ماډلونه فعال کړئ.
اړوند معلومات
د انټیل سایکلون 10 GX وسیلو څپرکي کې د متغیر دقیق DSP بلاکونه ، د انټل سایکلون 10 GX کور فیبرک او عمومي هدف I/OS لاسي کتاب.
عملیاتي طریقې
د سایکلون 10 GX اصلي فکسډ پوائنټ DSP IP کور د 5 عملیاتي حالتونو ملاتړ کوي:
- د 18 × 18 بشپړ موډ
- د 18 × 18 مجموعه د 2 حالت
- د 18 × 18 پلس 36 موډ
- د 18 × 18 سیسټولیک موډ
- د 27 × 27 موډ
د 18 × 18 بشپړ موډ
کله چې د 18 × 18 بشپړ حالت په توګه تنظیم شي، د سایکلون 10 GX اصلي فکسډ پوائنټ DSP IP کور د دوه خپلواک 18 (لاسلیک شوي / نه لاسلیک شوي) × 19 (لاسلیک شوي) یا 18 په توګه کار کوي
(لاسلیک شوی/نه لاسلیک شوی) × 18 (نه لاسلیک شوی) ضربان د 37-bit محصول سره. دا حالت لاندې معادلې پلي کوي:
- پایله = ax * ay
- resultb = bx * by
د 18 × 18 بشپړ موډ آرکیټیکچر
د 18 × 18 مجموعه د 2 حالت
د 18 × 18 د 2 حالتونو مجموعه کې، د سایکلون 10 GX اصلي فکسډ پوائنټ DSP IP کور د پورتنۍ او ښکته ضرب کونکي فعالوي او د 2 ضرب کونکو ترمینځ د اضافه یا تخفیف څخه پایله رامینځته کوي. د فرعي متحرک کنټرول سیګنال د اضافه کولو یا تخفیف عملیاتو ترسره کولو لپاره اضافه کونکی کنټرولوي. د سایکلون 10 GX اصلي فکسډ پوائنټ DSP IP کور پایله محصول پراخه کولی شي تر 64 بټونو پورې ملاتړ وکړي کله چې تاسو جمع کونکی/آؤټ پټ کاسکیډ فعال کړئ. دا حالت د پایلې مساوات = [±(ax * ay) + (bx * by)] پلي کوي.
د 18 × 18 مجموعه د 2 حالت جوړښت
د 18 × 18 پلس 36 موډ
کله چې د 18 × 18 پلس 36 حالت په توګه تنظیم شوی وي، د سایکلون 10 GX اصلي فکسډ پوائنټ DSP IP کور یوازې لوړ ضرب کوونکی فعالوي. دا حالت د پایلې مساوات = (ax * ay) + concatenate (bx[17:0]، د [17:0] لخوا) پلي کوي.
د 18 × 18 پلس 36 موډ آرکیټیکچر
تاسو باید د دې حالت کارولو په وخت کې د لاندې ضربانو او عملیات لپاره د نمایندګۍ بڼه غیر السلیک کړئ. کله چې د ان پټ بس په دې حالت کې د 36-bit څخه کم وي، تاسو اړتیا لرئ چې د 36-bit ان پټ ډکولو لپاره اړین لاسلیک شوي توسیع چمتو کړئ.
په 36 × 18 پلس 18 حالت کې له 36-bit څخه لږ عملیات کارول
دا پخوانیample ښیې چې څنګه د سایکلون 10 GX اصلي فکسډ پوائنټ DSP IP کور د 18 × 18 پلس 36 عملیاتي حالت کارولو لپاره د 12-bit عملیاتي پرځای د 101010101010 (بائنری) لاسلیک شوي 36-bit ان پټ ډیټا سره تنظیم کړئ.
- د لاندې ضرب x عملیات لپاره د نمایندګۍ بڼه ترتیب کړئ: لاسلیک کولو لپاره.
- د لاندې ضرب الاجل لپاره د نمایندګۍ بڼه ترتیب کړئ y عملیات: غیر لاسلیک شوي ته.
- د 'bx' ان پټ بس عرض 18 ته تنظیم کړئ.
- د ان پټ بس پلنوالی 18 ته د 'په واسطه' تنظیم کړئ.
- bx ان پټ بس ته د '111111111111111111' ډیټا چمتو کړئ.
- د ان پټ بس په واسطه د '111111101010101010' ډیټا چمتو کړئ.
د 18 × 18 سیسټولیک موډ
په 18 × 18 سیسټولیک عملیاتي حالتونو کې، د سایکلون 10 GX اصلي فکسډ پوائنټ DSP IP کور د پورتنۍ او لاندې ضرب کونکي فعالوي، د پورتنۍ ضرب کونکي لپاره د ان پټ سیسټولیک راجستر، او د ان پټ سیګنالونو د زنځیر لپاره د زنځیر سیسټولیک راجستر. کله چې تاسو د محصول کاسکیډ فعال کړئ، دا حالت د 44 بټونو د پایلې پراخوالي ملاتړ کوي. کله چې تاسو د محصول کاسکیډ پرته د جمع کونکي فیچر فعال کړئ ، تاسو کولی شئ د پایلې محصول عرض 64 بټونو ته تنظیم کړئ.
د 18 × 18 سیسټولیک موډ جوړښت
د 27 × 27 موډ
کله چې د 27 × 27 حالتونو په توګه ترتیب شوی وي، د سایکلون 10 GX اصلي فکسډ پوائنټ DSP IP کور 27 (لاسلیک شوی/نه لاسلیک شوی) × 27 (لاسلیک شوی/نه لاسلیک شوی) ضرب الاجل فعالوي. د محصول بس کولی شي تر 64 بټونو پورې ملاتړ وکړي د جمع کونکي/آؤټ پوټ کاسکیډ فعال سره. دا حالت د پایلې = ax * ay مساوات پلي کوي.
د 27 × 27 موډ جوړښت
اختیاري ماډلونه
د سایکلون 10 GX اصلي فکسډ پوائنټ DSP IP کور کې اختیاري ماډلونه شتون لري:
- د کاسکیډ داخلول
- مخکې اضافه کونکي
- داخلي کثافات
- جمع کوونکی او د محصول کاسکیډ
- د پایپ لاین ثبتونه
د کاسکیډ داخلول
د ان پټ کاسکیډ فیچر په ay او د ان پټ بس لخوا ملاتړ کیږي. کله چې تاسو هو ته د 'ay' ان پټ لپاره د انپټ کاسکیډ فعال کړئ ، د سایکلون 10 GX اصلي فکسډ پوائنټ DSP IP کور به د ay ان پټ بس پرځای د سکین ان پټ سیګنالونو څخه آخذونه واخلي. کله چې تاسو هو ته د 'by' ان پټ لپاره د انپټ کاسکیډ فعال کړئ ، د سایکلون 10 GX اصلي فکسډ پوائنټ DSP IP کور به د ان پټ بس پرځای د ay ان پټ بس څخه آخذونه واخلي.
دا سپارښتنه کیږي چې د ay او / یا هرکله چې د غوښتنلیک د سموالي لپاره د ان پټ کیسکډ فعال شي د ان پټ راجستر فعال کړئ.
تاسو کولی شئ د ځنډ راجسترونه فعال کړئ ترڅو د ننوتلو راجستر او محصول راجستر ترمینځ د ځنډ اړتیا سره سمون ولري. په کور کې د 2 ځنډ راجستر شتون لري. د پورتنۍ ځنډ راجستر د ay یا سکین ان پټ پورټونو لپاره کارول کیږي پداسې حال کې چې د ښکته ځنډ راجستر د سکین آوټ آوټ پورټ پورټونو لپاره کارول کیږي. دا ځنډ راجسترونه په 18 × 18 بشپړ حالت کې، 18 × 18 د 2 موډلونو، او 18 × 18 سیسټولیک موډونو کې ملاتړ کیږي.
مخکې اضافه کونکی
پری اضافه کوونکی په لاندې ترتیبونو کې تنظیم کیدی شي:
- دوه خپلواک 18-bit (لاسلیک شوي / نه لاسلیک شوي) مخکې اضافه کونکي.
- یو 26-bit پری اډیډر.
کله چې تاسو په 18 × 18 ضرب موډونو کې پری اډیډر فعال کړئ، ay او az د پورتنۍ پری اډیډر لپاره د ان پټ بس په توګه کارول کیږي پداسې حال کې چې by او bz لاندې پری اډر ته د ان پټ بس په توګه کارول کیږي. کله چې تاسو په 27 × 27 ضرب حالت کې پری اډیډر فعال کړئ، ay او az د پری اډر ته د ان پټ بس په توګه کارول کیږي. مخکینۍ اضافه کونکی دواړه اضافه او تخفیف عملیات ملاتړ کوي. کله چې په ورته DSP بلاک کې دواړه مخکې اضافه کونکي کارول کیږي، دوی باید د ورته عملیاتو ډول شریک کړي (یا اضافه یا تخفیف).
داخلي کثافات
داخلي کثافات کولی شي په 18-bit او 27-bit حالتونو کې د ضربانونو لپاره تر اتو دوامداره ضمیمو ملاتړ وکړي. کله چې تاسو د داخلي کثافاتو ځانګړتیا فعاله کړئ، د کوفیینټ ملټي پلیکسر انتخاب کنټرول لپاره دوه ان پټ بسونه به تولید شي. د coefsela ان پټ بس د پورتنۍ ضرب الاجل لپاره د مخکینۍ تعریف شوي کوفیفینټ غوره کولو لپاره کارول کیږي او د مشورتي ان پټ بس د لاندې ضرب کونکي لپاره د مخکیني تعریف شوي کوفیفینټ غوره کولو لپاره کارول کیږي.
د داخلي کثافاتو ذخیره په متحرک ډول د کنټرول وړ قابلیت ارزښتونو ملاتړ نه کوي او د دې ډول عملیاتو ترسره کولو لپاره بهرني کوفیینټ ذخیره اړینه ده.
جمع کوونکی او د محصول کاسکیډ
د جمع کونکي ماډل د لاندې عملیاتو ترسره کولو لپاره فعال کیدی شي:
- د اضافه کولو یا کمولو عملیات
- د 2N د ثابت ارزښت په کارولو سره تعصبي ګردي عملیات
- دوه ګونی چینل جمع کول
په متحرک ډول د جمع کونکي اضافه یا تخفیف عملیات ترسره کولو لپاره ، د منفي ان پټ سیګنال کنټرول کړئ. د متقابل ګردي کولو عملیاتو لپاره، تاسو کولی شئ مخکې له دې چې د جمع کونکي انډول فعال شي د 2N پری سیټ ثابت کړئ او بار کړئ مخکې له دې چې د پریزیټ ثابت د پیرامیټر N ارزښت ته د عدد په ټاکلو سره فعال شي. د N عدد باید له 64 څخه کم وي. تاسو کولی شئ د loadconst سیګنال په کنټرولولو سره د پریزیټ ثابت کارول په متحرک یا غیر فعال کړئ. تاسو کولی شئ دا عملیات د راټولونکي فیډبیک لار کې د ګردي ارزښت د فعال ګډولو په توګه وکاروئ. بار شوي لګښت او جمع شوي سیګنال کارول په دوه اړخیزه توګه ځانګړي دي.
تاسو کولی شئ د پیرامیټر په کارولو سره د ډبل جمع کونکي راجسټر فعال کړئ ترڅو دوه ځله جمع ترسره کولو لپاره دوه ځله جمع کونکي فعال کړئ. د جمع کونکي ماډل کولی شي د زنځیر ان پټ پورټ او د زنځیر آوټ آوټ پورټ فعالولو سره د اضافه یا تخفیف عملیاتو لپاره د ډیری DSP بلاکونو زنځیرونو ملاتړ وکړي. په 18 × 18 سیسټولیک حالت کې، یوازې د چین ان پټ بس 44-bit او د چین آوټ آوټ بس به کارول کیږي. په هرصورت، په ان پټ بس کې ټول 64-bit زنځیرونه باید د مخکني DSP بلاک څخه د زنځیر آوټ آوټ پوټ بس سره وصل شي.
د پایپ لاین راجستر
د سایکلون 10 GX اصلي فکسډ پوائنټ DSP IP کور د پایپ لاین راجستر واحد کچې ملاتړ کوي. د پایپ لاین راجستر د پایپ لاین راجسترونو بیا تنظیم کولو لپاره تر دریو ساعتونو پورې سرچینو او یو غیر متمرکز واضح سیګنال ملاتړ کوي. د پایپ لاین پنځه راجسترونه شتون لري:
- د معلوماتو داخلولو بس پایپ لاین راجستر
- د فرعي متحرک کنټرول سیګنال پایپ لاین راجستر
- د متحرک کنټرول سیګنال پایپ لاین راجستر منفي کړئ
- د متحرک کنټرول سیګنال پایپ لاین راجستر راټول کړئ
- loadconst متحرک کنټرول پایپ لاین راجستر
تاسو کولی شئ د هر ډیټا ان پټ بس پایپ لاین راجسترونو فعالولو لپاره غوره کړئ او د متحرک کنټرول سیګنال پایپ لاین په خپلواکه توګه راجستر کړئ. په هرصورت، ټول فعال شوي پایپ لاین راجسترونه باید د ورته ساعت سرچینه وکاروي.
د بندولو سکیم
د سایکلون 10 GX اصلي فکسډ پوائنټ DSP IP کور کې ان پټ ، پایپ لاین ، او محصول راجسترونه د درې ساعت سرچینې/فعالونو او دوه غیر متمرکز کلینرونو ملاتړ کوي. ټول ان پټ راجسترونه aclr[0] کاروي او ټول پایپ لاین او د محصول راجسترونه aclr[1] کاروي. د هر راجستر ډول کولی شي د دریو ساعتونو سرچینو څخه یوه غوره کړي او ساعت فعال سیګنالونه. کله چې تاسو د سایکلون 10 GX اصلي فکسډ پوائنټ DSP IP کور 18 × 18 سیسټولیک عملیات حالت ته تنظیم کړئ، د Intel Quartus Prime سافټویر به د ان پټ سیسټولیک راجستر او د زنځیر سیسټولیک راجستر ساعت سرچینه ورته ساعت سرچینې ته تنظیم کړي لکه څنګه چې په داخلي توګه د محصول راجستر.
کله چې تاسو د ډبل اکومیلیټر فیچر فعال کړئ، د Intel Quartus Prime سافټویر به د دوه ګوني جمع کونکي راجستر ساعت سرچینه ورته د ساعت سرچینې ته تنظیم کړي لکه څنګه چې په داخلي توګه د محصول راجستر.
د کلک کولو سکیم محدودیتونه
دا ټب هغه خنډونه ښیې چې تاسو باید د ټولو راجسټر کلک کولو سکیمونو لپاره غوښتنه وکړئ.
| حالت | خنډ |
| کله چې پری اډیډر فعال شوی وي | د ay او az ان پټ راجسترونو لپاره د ساعت سرچینه باید یو شان وي. |
| د by او bz ان پټ راجسترونو لپاره د ساعت سرچینه باید یو شان وي. | |
| کله چې د پایپ لاین راجسترونه فعال شي | د پایپ لاین د ټولو راجسترونو لپاره د ساعت سرچینه باید یو شان وي. |
| کله چې کوم ان پټ د متحرک کنټرول سیګنالونو لپاره راجستر کیږي | د sub, accumulate, loadconst او negate لپاره د ننوتلو راجسترونو لپاره د ساعت سرچینه باید یو شان وي. |
سایکلون 10 GX اصلي فکسډ پوائنټ DSP IP کور سیګنالونه
لاندې ارقام د سایکلون 10 GX اصلي فکسډ پوائنټ DSP IP کور داخل او محصول سیګنالونه ښیې.
سایکلون 10 GX اصلي فکسډ پوائنټ DSP IP کور سیګنالونه
د معلوماتو داخلولو سیګنالونه
| د سیګنال نوم | ډول | عرض | تفصیل |
| کلور[] | داخلول | 27 | پورتنۍ ضرب ته د ډیټا بس داخل کړئ. |
| ay[] | داخلول | 27 | پورتنۍ ضرب ته د ډیټا بس داخل کړئ.
کله چې پری اډیډر فعال شوی وي، دا سیګنالونه د پورتنۍ پری اډر ته د ان پټ سیګنالونو په توګه وړاندې کیږي. |
| az[] | داخلول | 26 | دا سیګنالونه پورتنۍ پری ایډر ته داخل شوي سیګنالونه دي.
دا سیګنالونه یوازې هغه وخت شتون لري کله چې پری اډیډر فعال شوی وي. دا نښې نښانې شتون نلري m18×18_plus36 عملیاتي حالت. |
| bx[] | داخلول | 18 | لاندې ضرب ته د ډیټا بس داخل کړئ.
دا نښې نښانې شتون نلري m27×27 عملیاتي حالت. |
| لخوا[] | داخلول | 19 | لاندې ضرب ته د ډیټا بس داخل کړئ.
کله چې پری اډیډر فعال شوی وي، دا سیګنالونه لاندې پری اډر ته د ننوتلو سیګنالونو په توګه کار کوي. دا نښې نښانې شتون نلري m27×27 عملیاتي حالت. |
| bz[] | داخلول | 18 | دا سیګنالونه لاندې پری اډر ته داخل شوي سیګنالونه دي. دا سیګنالونه یوازې هغه وخت شتون لري کله چې پری اډیډر فعال شوی وي. دا نښې نښانې شتون نلري m27×27 او m18×18_plus36 عملیاتي طریقې. |
د معلوماتو د محصول سیګنالونه
| د سیګنال نوم | ډول | عرض | پریکړه کول |
| پایله[] | محصول | 64 | د پورتنۍ ضرب الاجل څخه ډاټا بس.
دا سیګنالونه تر 37 بټونو پورې ملاتړ کوي m18×18_full عملیاتي حالت. |
| پایله[] | محصول | 37 | د لاندې ضرب الاجل څخه ډاټا بس.
دا نښې یوازې په کې شتون لري m18×18_full عملیاتي حالت. |
ساعت، فعال او پاک سیګنالونه
| د سیګنال نوم | ډول | عرض | تفصیل |
| clk[] | داخلول | 3 | د ټولو راجسترونو لپاره د ساعت سیګنالونه داخل کړئ.
دا د ساعت سیګنالونه یوازې هغه وخت شتون لري چې د ننوتلو راجسترونو، پایپ لاین راجسترونو، یا د محصول راجستر څخه کوم یو ترتیب شوی وي ساعت 0, ساعت 1، یا ساعت 2. • clk[0] = ساعت 0 • clk[1] = ساعت 1 • clk[2] = ساعت 2 |
| ena[] | داخلول | 3 | ساعت د clk [2:0] لپاره فعال کړئ. دا سیګنال فعال دی - لوړ.
• ena[0] د دې لپاره دی ساعت 0 • ena[1] د دې لپاره دی ساعت 1 • ena[2] د دې لپاره دی ساعت 2 |
| aclr[] | داخلول | 2 | د ټولو راجسترونو لپاره غیر متناسب واضح ان پټ سیګنالونه. دا سیګنال فعال دی - لوړ.
کارول aclr[0] د ټولو داخلو راجسترونو او کارولو لپاره aclr[1] د پایپ لاین د ټولو راجسترونو او محصول راجستر لپاره. د ډیفالټ په واسطه، دا سیګنال غیر تاکید شوی دی. |
د متحرک کنټرول سیګنالونه
| د سیګنال نوم | ډول | عرض | تفصیل |
| فرعي | داخلول | 1 | د پورتنۍ ضربي محصول اضافه یا کمولو لپاره د لاندې ضرب کونکي محصول سره د ننوتلو سیګنال.
• د اضافي عملیاتو مشخص کولو لپاره دا سیګنال مات کړئ. • دا سیګنال د کمولو عملیات مشخص کولو لپاره ټینګار وکړئ. د ډیفالټ په واسطه، دا سیګنال ورک شوی دی. تاسو کولی شئ د چلولو په وخت کې دا سیګنال تایید یا رد کړئ.(3) |
| ردول | داخلول | 1 | د چینین سیګنالونو څخه ډیټا سره د پورتنۍ او لاندې ضرب کونکو مجموعه اضافه یا کمولو لپاره سیګنال داخل کړئ.
• د اضافي عملیاتو مشخص کولو لپاره دا سیګنال مات کړئ. • دا سیګنال د کمولو عملیات مشخص کولو لپاره ټینګار وکړئ. د ډیفالټ په واسطه، دا سیګنال ورک شوی دی. تاسو کولی شئ د چلولو په وخت کې دا سیګنال تایید یا رد کړئ.(3) |
| جمع کول | داخلول | 1 | د جمع کونکي فیچر فعال یا غیر فعالولو لپاره سیګنال داخل کړئ.
• دا سیګنال له مینځه یوسي ترڅو د جمع کونکي ځانګړتیا غیر فعاله کړي. • دا سیګنال د جمع کولو فیچر فعالولو لپاره ټینګار وکړئ. د ډیفالټ په واسطه، دا سیګنال ورک شوی دی. تاسو کولی شئ د چلولو په وخت کې دا سیګنال تایید یا رد کړئ.(3) |
| loadconst | داخلول | 1 | د بار دوامداره خصوصیت فعال یا غیر فعال کولو لپاره سیګنال داخل کړئ.
• دا سیګنال بند کړئ ترڅو د بار دوامداره خصوصیت غیر فعال کړئ. • دا سیګنال وټاکئ ترڅو د بار دوامداره خصوصیت فعال کړئ. د ډیفالټ په واسطه، دا سیګنال ورک شوی دی. تاسو کولی شئ د چلولو په وخت کې دا سیګنال تایید یا رد کړئ.(3) |
د داخلي کوفیشینټ سیګنالونه
| د سیګنال نوم | ډول | عرض | تفصیل |
| coefsela[] | داخلول | 3 | د پورتنۍ ضرب الاجل لپاره د کارونکي لخوا تعریف شوي د 8 کوفیینټ ارزښتونو لپاره د انتخاب سیګنالونه داخل کړئ. د قابلیت ارزښتونه په داخلي حافظه کې زیرمه شوي او د پیرامیټونو لخوا مشخص شوي coef_a_0 ته coef_a_7.
• coefsela [2:0] = 000 ته اشاره کوي coef_a_0 • coefsela [2:0] = 001 ته اشاره کوي coef_a_1 • coelsela [2:0] = 010 ته اشاره کوي coef_a_2 • … او داسې نور. دا سیګنالونه یوازې هغه وخت شتون لري کله چې د داخلي کثافاتو ځانګړتیا فعاله وي. |
| coefselb[] | داخلول | 3 | د 8 کوفیینټ ارزښتونو لپاره د انتخاب سیګنالونه داخل کړئ چې د لاندې ضرب کونکي لپاره د کارونکي لخوا تعریف شوي. د قابلیت ارزښتونه په داخلي حافظه کې زیرمه شوي او د پیرامیټونو لخوا مشخص شوي coef_b_0 ته coef_b_7.
• coefselb [2:0] = 000 ته اشاره کوي coef_b_0 • coefselb [2:0] = 001 ته اشاره کوي coef_b_1 • coelselb [2:0] = 010 ته اشاره کوي coef_b_2 • … او داسې نور. دا سیګنالونه یوازې هغه وخت شتون لري کله چې د داخلي کثافاتو ځانګړتیا فعاله وي. |
د کاسکیډ سیګنالونه داخل کړئ
| د سیګنال نوم | ډول | عرض | تفصیل |
| سکین [] | داخلول | 27 | د ان پټ کاسکیډ ماډل لپاره د معلوماتو بس داخل کړئ.
دا سیګنالونه د مخکني DSP کور څخه د سکین آوټ سیګنالونو سره وصل کړئ. |
| scanout | راوتل | 27 | د ان پټ کاسکیډ ماډل د محصول ډیټا بس.
دا سیګنالونه د راتلونکي DSP کور سکین سیګنالونو سره وصل کړئ. |
د کاسکیډ سیګنالونه تولید کړئ
| د سیګنال نوم | ډول | عرض | تفصیل |
| زنځیر[] | داخلول | 64 | د آوټ پوټ کاسکیډ ماډل لپاره د معلوماتو بس داخل کړئ.
دا سیګنالونه د مخکني DSP کور څخه د چین آوټ سیګنالونو سره وصل کړئ. |
| سلسله [] | محصول | 64 | د محصول کاسکیډ ماډل د محصول ډیټا بس.
دا سیګنالونه د راتلونکي DSP کور چینین سیګنالونو سره وصل کړئ. |
د سایکلون 10 GX اصلي فکسډ پوائنټ DSP IP کور کارونکي لارښود لپاره د سند بیاکتنې تاریخ
| نیټه | نسخه | بدلونونه |
| نومبر ۲۰۲۰ | 2017.11.06 | ابتدايي خوشې کول. |
Intel Corporation. ټول حقونه خوندي دي. Intel، د Intel لوگو، او د Intel نورې نښې د Intel Corporation یا د هغې د فرعي شرکتونو سوداګریزې نښې دي. انټیل د خپل FPGA او سیمیکمډکټر محصولاتو فعالیت د انټیل معیاري تضمین سره سم اوسني مشخصاتو ته تضمینوي مګر پرته له خبرتیا پرته هر وخت په هر محصول او خدماتو کې د بدلون کولو حق خوندي کوي. Intel هیڅ مسؤلیت یا مسؤلیت په غاړه نه اخلي چې د غوښتنلیک یا د کوم معلوماتو، محصول، یا خدماتو کارولو څخه رامینځته کیږي چې دلته تشریح شوي پرته له دې چې د Intel لخوا په لیکلي ډول موافقه شوې وي. د انټیل پیرودونکو ته مشوره ورکول کیږي چې د وسیلې ځانګړتیاو وروستۍ نسخه ترلاسه کړي مخکې لدې چې په کوم خپاره شوي معلوماتو تکیه وکړي او د محصولاتو یا خدماتو لپاره امر کولو دمخه.
نور نومونه او نښې ممکن د نورو ملکیت په توګه ادعا شي.
اسناد / سرچینې
 |
intel UG-20094 Cyclone 10 GX اصلي فکسډ پوائنټ DSP IP کور [pdf] د کارونکي لارښود UG-20094 سایکلون 10 GX اصلي فکسډ پوائنټ DSP IP کور، UG-20094، سایکلون 10 GX اصلي فکسډ پوائنټ DSP IP کور، اصلي فکسډ پوائنټ DSP IP کور، د فکسډ پوائنټ DSP IP کور، DSP IP کور |
