इंटेल UG-20094 चक्रीवादळ 10 GX नेटिव्ह फिक्स्ड पॉइंट DSP IP कोर वापरकर्ता मार्गदर्शक

Intel Cyclone® 10 GX नेटिव्ह फिक्स्ड पॉइंट DSP IP कोर एकल Intel Cyclone 10 GX व्हेरिएबल प्रिसिजन डिजिटल सिग्नल प्रोसेसिंग (DSP) ब्लॉक त्वरित आणि नियंत्रित करते. चक्रीवादळ 10 GX नेटिव्ह फिक्स्ड पॉइंट DSP IP कोर फक्त Intel Cyclone 10 GX उपकरणांसाठी उपलब्ध आहे.

चक्रीवादळ 10 GX नेटिव्ह फिक्स्ड पॉइंट DSP IP कोर फंक्शनल ब्लॉक डायग्राम

संबंधित माहिती
इंटेल एफपीजीए आयपी कोरचा परिचय.

चक्रीवादळ 10 GX नेटिव्ह फिक्स्ड पॉइंट DSP IP कोर वैशिष्ट्ये

चक्रीवादळ 10 GX नेटिव्ह फिक्स्ड पॉइंट डीएसपी आयपी कोर खालील वैशिष्ट्यांना समर्थन देते:

उच्च-कार्यक्षमता, पॉवर-ऑप्टिमाइझ केलेले आणि पूर्णपणे नोंदणीकृत गुणाकार ऑपरेशन्स
18-बिट आणि 27-बिट शब्द लांबी

दोन 18 × 19 गुणक किंवा एक 27 × 27 गुणक प्रति DSP ब्लॉक
गुणाकार परिणाम एकत्र करण्यासाठी अंगभूत बेरीज, वजाबाकी आणि 64-बिट दुहेरी संचय रजिस्टर

प्री-अॅडर अक्षम असताना कॅस्केडिंग 19-बिट किंवा 27-बिट आणि जेव्हा प्री-अॅडरचा वापर फिल्टरिंग अनुप्रयोगासाठी टॅप-विलंब लाइन तयार करण्यासाठी केला जातो तेव्हा कॅस्केडिंग 18-बिट
बाह्य लॉजिक सपोर्टशिवाय एका ब्लॉकमधून पुढील ब्लॉकमध्ये आउटपुट परिणाम प्रसारित करण्यासाठी कॅस्केडिंग 64-बिट आउटपुट बस

सममित फिल्टरसाठी 19-बिट आणि 27-बिट मोडमध्ये हार्ड प्री-अॅडर समर्थित
फिल्टर अंमलबजावणीसाठी 18-बिट आणि 27-बिट मोडमध्ये अंतर्गत गुणांक रजिस्टर बँक

वितरित आउटपुट अॅडरसह 18-बिट आणि 27-बिट सिस्टोलिक फिनाइट इम्पल्स रिस्पॉन्स (एफआयआर) फिल्टर

प्रारंभ करणे

हा अध्याय एक सामान्य ओव्हर प्रदान करतोview तुम्हाला चक्रीवादळ 10 GX नेटिव्ह फिक्स्ड पॉइंट डीएसपी आयपी कोर सह त्वरीत प्रारंभ करण्यात मदत करण्यासाठी इंटेल FPGA IP कोर डिझाइन प्रवाहाचा. इंटेल एफपीजीए आयपी लायब्ररी इंटेल क्वार्टस® प्राइम इंस्टॉलेशन प्रक्रियेचा भाग म्हणून स्थापित केली आहे. तुम्ही लायब्ररीमधून कोणताही Intel FPGA IP कोर निवडू शकता आणि पॅरामीटराइज करू शकता. इंटेल एकात्मिक पॅरामीटर एडिटर पुरवतो जो तुम्हाला इंटेल एफपीजीए डीएसपी आयपी कोर सानुकूलित करण्याची अनुमती देतो विविध प्रकारच्या अॅप्लिकेशन्सना समर्थन देण्यासाठी. पॅरामीटर एडिटर तुम्हाला पॅरामीटर व्हॅल्यू सेट करणे आणि पर्यायी पोर्ट्सच्या निवडीद्वारे मार्गदर्शन करतो.

संबंधित माहिती

इंटेल एफपीजीए आयपी कोरचा परिचय
सर्व इंटेल एफपीजीए आयपी कोर बद्दल सामान्य माहिती प्रदान करते, ज्यामध्ये पॅरामीटरायझिंग, जनरेटिंग, अपग्रेडिंग आणि आयपी कोर सिम्युलेटिंग समाविष्ट आहे.

आवृत्ती-स्वतंत्र आयपी आणि प्लॅटफॉर्म डिझायनर (मानक) सिम्युलेशन स्क्रिप्ट तयार करणे
सिम्युलेशन स्क्रिप्ट तयार करा ज्यांना सॉफ्टवेअर किंवा IP आवृत्ती अपग्रेडसाठी मॅन्युअल अपडेटची आवश्यकता नाही.
प्रकल्प व्यवस्थापन सर्वोत्तम पद्धती
तुमचा प्रकल्प आणि IP च्या कार्यक्षम व्यवस्थापन आणि पोर्टेबिलिटीसाठी मार्गदर्शक तत्त्वे files.

चक्रीवादळ 10 GX नेटिव्ह फिक्स्ड पॉइंट DSP IP कोर पॅरामीटर सेटिंग्ज

तुम्ही इंटेल क्वार्टस प्राइम सॉफ्टवेअरमधील पॅरामीटर एडिटर वापरून पॅरामीटर्स निर्दिष्ट करून सायक्लोन 10 GX नेटिव्ह फिक्स्ड पॉइंट DSP आयपी कोर सानुकूलित करू शकता.

ऑपरेशन मोड टॅब

पॅरामीटर	आयपी व्युत्पन्न पॅरामीटर	मूल्य	वर्णन
कृपया ऑपरेशन मोड निवडा	ऑपरेशन_मोड	m18×18_full m18×18_sumof2 m18×18_plus36 m18×18_systolic m27×27	इच्छित ऑपरेशनल मोड निवडा.
गुणक कॉन्फिगरेशन
शीर्ष गुणक x ऑपरेंडसाठी प्रतिनिधित्व स्वरूप	signed_max	स्वाक्षरी न केलेली स्वाक्षरी	शीर्ष गुणक x ऑपरेंडसाठी प्रतिनिधित्व स्वरूप निर्दिष्ट करा.

पॅरामीटर	आयपी व्युत्पन्न पॅरामीटर	मूल्य	वर्णन
शीर्ष गुणक y ऑपरेंडसाठी प्रतिनिधित्व स्वरूप	स्वाक्षरी_मे	स्वाक्षरी न केलेली स्वाक्षरी	शीर्ष गुणक y ऑपरेंडसाठी प्रतिनिधित्व स्वरूप निर्दिष्ट करा.
तळ गुणक x ऑपरेंडसाठी प्रतिनिधित्व स्वरूप	signed_mbx	स्वाक्षरी न केलेली स्वाक्षरी	तळाशी गुणक x ऑपरेंडसाठी प्रतिनिधित्व स्वरूप निर्दिष्ट करा.
तळाशी गुणक y ऑपरेंडसाठी प्रतिनिधित्व स्वरूप	signed_mby	स्वाक्षरी न केलेली स्वाक्षरी	तळाशी गुणक y ऑपरेंडसाठी प्रतिनिधित्व स्वरूप निर्दिष्ट करा. नेहमी निवडा स्वाक्षरी न केलेले साठी m18×18_plus36 .
'सब' पोर्ट सक्षम करा	सक्षम_सब	नाही होय	निवडा होय सक्षम करण्यासाठी उप पोर्ट.
गुणकांचे इनपुट 'सब' नोंदवा	sub_clock	नाही घड्याळ0 घड्याळ1 घड्याळ2	निवडा घड्याळ ३, घड्याळ ३, किंवा घड्याळ ३ सब इनपुट रजिस्टरसाठी इनपुट क्लॉक सिग्नल सक्षम आणि निर्दिष्ट करण्यासाठी.
इनपुट कॅस्केड
'ay' इनपुटसाठी इनपुट कॅस्केड सक्षम करा	ay_use_scan_in	नाही होय	निवडा होय ay डेटा इनपुटसाठी इनपुट कॅस्केड मॉड्यूल सक्षम करण्यासाठी. जेव्हा तुम्ही इनपुट कॅस्केड मॉड्यूल सक्षम करता, तेव्हा चक्रीवादळ 10 GX नेटिव्ह फिक्स्ड पॉइंट DSP IP कोर स्कॅनिन इनपुट सिग्नल्सचा वापर इनपुट सिग्नल ऐवजी इनपुट म्हणून करते.
'बाय' इनपुटसाठी इनपुट कॅस्केड सक्षम करा	द्वारे_वापर_स्कॅन_इन	नाही होय	निवडा होय डेटा इनपुटद्वारे इनपुट कॅस्केड मॉड्यूल सक्षम करण्यासाठी. जेव्हा तुम्ही इनपुट कॅस्केड मॉड्यूल सक्षम करता, तेव्हा चक्रीवादळ 10 GX नेटिव्ह फिक्स्ड पॉइंट DSP IP कोर इनपुट सिग्नल्स ऐवजी इनपुट म्हणून इनपुट म्हणून वापरतो.
डेटा किंवा विलंब नोंदणी सक्षम करा	lay_scan_out_ay	नाही होय	निवडा होय ay आणि इनपुट रजिस्टरद्वारे विलंब नोंदणी सक्षम करण्यासाठी. मध्ये हे वैशिष्ट्य समर्थित नाही m18×18_plus36 आणि m27x27 ऑपरेशनल मोड.

पॅरामीटर	आयपी व्युत्पन्न पॅरामीटर	मूल्य	वर्णन
विलंब नोंदणीद्वारे डेटा सक्षम करा	delay_scan_out_by	नाही होय	निवडा होय इनपुट रजिस्टर्स आणि स्कॅनआउट आउटपुट बस दरम्यान विलंब नोंदणी सक्षम करण्यासाठी. मध्ये हे वैशिष्ट्य समर्थित नाही m18×18_plus36 आणि m27x27 ऑपरेशनल मोड.
स्कॅनआउट पोर्ट सक्षम करा	gui_scanout_enable	नाही होय	निवडा होय सक्षम करण्यासाठी स्कॅनआउट आउटपुट बस.
'स्कॅनआउट' आउटपुट बस रुंदी	scan_out_width	०१-१३	ची रुंदी निर्दिष्ट करा स्कॅनआउट आउटपुट बस.
डेटा 'x' कॉन्फिगरेशन
'ax' इनपुट बस रुंदी	ax_width	०१-१३	ची रुंदी निर्दिष्ट करा कुर्‍हाडी इनपुट बस.(1)
गुणकांचे इनपुट 'ax' नोंदवा	ax_clock	नाही घड्याळ0 घड्याळ1 घड्याळ2	निवडा घड्याळ ३, घड्याळ ३, किंवा घड्याळ ३ ax इनपुट रजिस्टरसाठी इनपुट क्लॉक सिग्नल सक्षम आणि निर्दिष्ट करण्यासाठी. तुम्ही सेट केल्यास ax इनपुट रजिस्टर उपलब्ध नाही 'ax' ऑपरेंड स्रोत करण्यासाठी 'coef'.
'bx' इनपुट बस रुंदी	bx_रुंदी	०१-१३	ची रुंदी निर्दिष्ट करा bx इनपुट बस.(1)
गुणकांचे इनपुट 'bx' नोंदवा	bx_clock	नाही घड्याळ0 घड्याळ1 घड्याळ2	निवडा घड्याळ ३, घड्याळ ३, किंवा घड्याळ ३ bx इनपुट रजिस्टरसाठी इनपुट क्लॉक सिग्नल सक्षम आणि निर्दिष्ट करण्यासाठी. तुम्ही सेट केल्यास bx इनपुट रजिस्टर उपलब्ध नाही 'bx' ऑपरेंड स्रोत करण्यासाठी 'coef'.
डेटा 'y' कॉन्फिगरेशन
'ay' किंवा 'स्कॅनिन' बसची रुंदी	ay_scan_in_width	०१-१३	ay किंवा स्कॅनिन इनपुट बसची रुंदी निर्दिष्ट करा.(1)
गुणकांचे इनपुट 'ay' किंवा इनपुट 'स्कॅनिन' नोंदवा	ay_scan_in_clock	नाही घड्याळ0 घड्याळ1 घड्याळ2	निवडा घड्याळ ३, घड्याळ ३, किंवा घड्याळ ३ ay किंवा स्कॅनिन इनपुट रजिस्टरसाठी इनपुट क्लॉक सिग्नल सक्षम आणि निर्दिष्ट करण्यासाठी.
'द्वारा' इनपुट बस रुंदी	by_width	०१-१३	इनपुट बसची रुंदी निर्दिष्ट करा.(1)

पॅरामीटर	आयपी व्युत्पन्न पॅरामीटर	मूल्य	वर्णन
गुणाकाराचे इनपुट 'बाय' नोंदवा	by_clock	नाही घड्याळ0 घड्याळ1 घड्याळ2	निवडा घड्याळ ३, घड्याळ ३, किंवा घड्याळ ३ द्वारे किंवा स्कॅनिनसाठी इनपुट घड्याळ सिग्नल सक्षम आणि निर्दिष्ट करण्यासाठी इनपुट रजिस्टर.(1)
आउटपुट 'परिणाम' कॉन्फिगरेशन
'परिणाम' आउटपुट बस रुंदी	परिणाम_a_width	०१-१३	ची रुंदी निर्दिष्ट करा परिणामी आउटपुट बस.
'resultb' आउटपुट बस रुंदी	परिणाम_b_रुंदी	०१-१३	परिणाम आउटपुट बसची रुंदी निर्दिष्ट करा. परिणाम फक्त ऑपरेशन_मोड वापरताना उपलब्ध m18×18_full.
आउटपुट रजिस्टर वापरा	output_clock	नाही घड्याळ0 घड्याळ1 घड्याळ2	निवडा घड्याळ ३, घड्याळ ३, किंवा घड्याळ ३ रिझल्ट आणि रिझल्टब आउटपुट रजिस्टर्ससाठी इनपुट क्लॉक सिग्नल सक्षम आणि निर्दिष्ट करण्यासाठी.

प्री-अॅडर टॅब

पॅरामीटर	आयपी व्युत्पन्न पॅरामीटर	मूल्य	वर्णन
'ay' ऑपरेंड स्रोत	operand_source_may	इनपुट प्रीडर	ay इनपुटसाठी ऑपरेंड स्त्रोत निर्दिष्ट करा. निवडा preadder शीर्ष गुणकासाठी प्री-अॅडर मॉड्यूल सक्षम करण्यासाठी. ay आणि ऑपरेंड स्त्रोतानुसार सेटिंग्ज समान असणे आवश्यक आहे.
'द्वारा' ऑपरेंड स्रोत	operand_source_mby	इनपुट प्रीडर	इनपुटद्वारे ऑपरेंड स्त्रोत निर्दिष्ट करा. निवडा preadder तळ गुणाकारासाठी प्री-अॅडर मॉड्यूल सक्षम करण्यासाठी. ay आणि ऑपरेंड स्त्रोतानुसार सेटिंग्ज समान असणे आवश्यक आहे.
वजाबाकी करण्यासाठी प्री-अॅडर ऑपरेशन सेट करा	preadder_subtract_a	नाही होय	निवडा होय शीर्ष गुणकासाठी प्री-अॅडर मॉड्यूलसाठी वजाबाकी ऑपरेशन निर्दिष्ट करण्यासाठी. शीर्ष आणि खालच्या गुणकांसाठी प्री-अॅडर सेटिंग्ज समान असणे आवश्यक आहे.
प्री-अॅडर बी ऑपरेशन वजाबाकीवर सेट करा	preadder_subtract_b	नाही होय	निवडा होय तळाच्या गुणकासाठी प्री-अॅडर मॉड्यूलसाठी वजाबाकी ऑपरेशन निर्दिष्ट करण्यासाठी. शीर्ष आणि खालच्या गुणकांसाठी प्री-अॅडर सेटिंग्ज समान असणे आवश्यक आहे.
डेटा 'z' कॉन्फिगरेशन
'az' इनपुट बस रुंदी	az_रुंदी	०१-१३	az इनपुट बसची रुंदी निर्दिष्ट करा.(1)
गुणकांचे इनपुट 'az' नोंदवा	az_clock	नाही घड्याळ0 घड्याळ1 घड्याळ2	निवडा घड्याळ ३, घड्याळ ३, किंवा घड्याळ ३ az इनपुट रजिस्टरसाठी इनपुट क्लॉक सिग्नल सक्षम आणि निर्दिष्ट करण्यासाठी. ay आणि az इनपुट रजिस्टरसाठी घड्याळ सेटिंग्ज समान असणे आवश्यक आहे.
'bz' इनपुट बस रुंदी	bz_width	०१-१३	bz इनपुट बसची रुंदी निर्दिष्ट करा.(1)
गुणकांचे इनपुट 'bz' नोंदणी करा	bz_clock	नाही घड्याळ0 घड्याळ1 घड्याळ2	निवडा घड्याळ ३, घड्याळ ३, किंवा घड्याळ ३ bz इनपुट रजिस्टरसाठी इनपुट क्लॉक सिग्नल सक्षम आणि निर्दिष्ट करण्यासाठी. बाय आणि बीझेड इनपुट रजिस्टरसाठी घड्याळ सेटिंग्ज समान असणे आवश्यक आहे.

अंतर्गत गुणांक टॅब

पॅरामीटर	आयपी व्युत्पन्न पॅरामीटर	मूल्य	वर्णन
'ax' ऑपरेंड स्रोत	operand_source_max	इनपुट coef	अॅक्स इनपुट बससाठी ऑपरेंड स्त्रोत निर्दिष्ट करा. निवडा coef शीर्ष गुणकासाठी अंतर्गत गुणांक मॉड्यूल सक्षम करण्यासाठी. निवडा नाही साठी गुणकांचे इनपुट 'ax' नोंदवा जेव्हा तुम्ही अंतर्गत गुणांक वैशिष्ट्य सक्षम करता तेव्हा पॅरामीटर.

पॅरामीटर	आयपी व्युत्पन्न पॅरामीटर	मूल्य	वर्णन
			ax आणि bx operand सोर्ससाठी सेटिंग्ज समान असणे आवश्यक आहे.
'bx' ऑपरेंड स्रोत	operand_source_mbx	इनपुट coef	bx इनपुट बससाठी ऑपरेंड स्त्रोत निर्दिष्ट करा. निवडा coef शीर्ष गुणकासाठी अंतर्गत गुणांक मॉड्यूल सक्षम करण्यासाठी. निवडा नाही साठी गुणकांचे इनपुट 'bx' नोंदवा जेव्हा तुम्ही अंतर्गत गुणांक वैशिष्ट्य सक्षम करता तेव्हा पॅरामीटर. ax आणि bx operand सोर्ससाठी सेटिंग्ज समान असणे आवश्यक आहे.
'coefsel' इनपुट रजिस्टर कॉन्फिगरेशन
गुणकांचे इनपुट 'coefsela' नोंदवा	coef_sel_a_clock	नाही घड्याळ0 घड्याळ1 घड्याळ2	निवडा घड्याळ ३, घड्याळ ३, किंवा घड्याळ ३ coefsela इनपुट रजिस्टरसाठी इनपुट क्लॉक सिग्नल सक्षम आणि निर्दिष्ट करण्यासाठी.
गुणकांचे इनपुट 'coefselb' नोंदवा	coef_sel_b_clock	नाही घड्याळ0 घड्याळ1 घड्याळ2	निवडा घड्याळ ३, घड्याळ ३, किंवा घड्याळ ३ coefselb इनपुट रजिस्टरसाठी इनपुट क्लॉक सिग्नल सक्षम आणि निर्दिष्ट करण्यासाठी.
गुणांक स्टोरेज कॉन्फिगरेशन
coef_a_0–7	coef_a_0–7	पूर्णांक	ax इनपुट बससाठी गुणांक मूल्ये निर्दिष्ट करा. 18-बिट ऑपरेशन मोडसाठी, कमाल इनपुट मूल्य 218 - 1 आहे. 27-बिट ऑपरेशनसाठी, कमाल मूल्य 227 - 1 आहे.
coef_b_0–7	coef_b_0–7	पूर्णांक	bx इनपुट बससाठी गुणांक मूल्ये निर्दिष्ट करा.

संचयक/आउटपुट कॅस्केड टॅब

पॅरामीटर	आयपी व्युत्पन्न पॅरामीटर	मूल्य	वर्णन
'अ‍ॅक्युलेट' पोर्ट सक्षम करा	सक्षम_संचय करा	नाही होय	निवडा होय सक्षम करण्यासाठी संचयक पोर्ट.
'नकार' पोर्ट सक्षम करा	सक्षम_नकार	नाही होय	निवडा होय सक्षम करण्यासाठी पोर्ट नाकारणे.
'loadconst' पोर्ट सक्षम करा	enable_loadconst	नाही होय	निवडा होय सक्षम करण्यासाठी loadconst पोर्ट.
संचयकाचे इनपुट 'एक्म्युलेट' नोंदणी करा	accumulate_clock	नाही घड्याळ0 घड्याळ1 घड्याळ2	निवडा घड्याळ ३ , घड्याळ ३, किंवा घड्याळ ३ जमा होणा-या इनपुट रजिस्टर्ससाठी इनपुट क्लॉक सिग्नल सक्षम आणि निर्दिष्ट करण्यासाठी.

पॅरामीटर	आयपी व्युत्पन्न पॅरामीटर	मूल्य	वर्णन
संचयकाचे इनपुट 'लोडकॉन्स्ट' नोंदणी करा	load_const_clock	नाही घड्याळ0 घड्याळ1 घड्याळ2	निवडा घड्याळ ३, घड्याळ ३, किंवा घड्याळ ३ लोडकॉनस्ट इनपुट रजिस्टरसाठी इनपुट क्लॉक सिग्नल सक्षम आणि निर्दिष्ट करण्यासाठी.
अॅडर युनिटचे इनपुट 'नकार' नोंदवा	negate_clock	नाही घड्याळ0 घड्याळ1 घड्याळ2	निवडा घड्याळ ३, घड्याळ ३, किंवा घड्याळ ३ नेगेट इनपुट रजिस्टरसाठी इनपुट क्लॉक सिग्नल सक्षम आणि निर्दिष्ट करण्यासाठी.
दुहेरी संचयक सक्षम करा	enable_double_accum	नाही होय	निवडा होय दुहेरी संचयक वैशिष्ट्य सक्षम करण्यासाठी.
प्रीसेट स्थिरांकाचे N मूल्य	load_const_value	८७८ - १०७४	प्रीसेट स्थिर मूल्य निर्दिष्ट करा. हे मूल्य 2 असू शकतेN कुठे N प्रीसेट स्थिर मूल्य आहे.
चेनिन पोर्ट सक्षम करा	chainadder वापरा	नाही होय	निवडा होय आउटपुट कॅस्केड मॉड्यूल आणि चेनिन इनपुट बस सक्षम करण्यासाठी. आउटपुट कॅस्केड वैशिष्ट्य मध्ये समर्थित नाही m18×18_full ऑपरेशन मोड.
चेनआउट पोर्ट सक्षम करा	gui_chainout_enable	नाही होय	निवडा होय चेनआउट आउटपुट बस सक्षम करण्यासाठी. आउटपुट कॅस्केड वैशिष्ट्य मध्ये समर्थित नाही m18×18_full ऑपरेशन मोड.

पाइपलाइनिंग टॅब

पॅरामीटर	आयपी व्युत्पन्न पॅरामीटर	मूल्य	वर्णन
इनपुट डेटा सिग्नलमध्ये इनपुट पाइपलाइन रजिस्टर जोडा (x/y/z/coefsel)	इनपुट_पाइपलाइन_घड्याळ	नाही घड्याळ0 घड्याळ1 घड्याळ2	निवडा घड्याळ ३, घड्याळ ३, किंवा घड्याळ ३ x, y, z, coefsela आणि coefselb पाइपलाइन इनपुट रजिस्टरसाठी इनपुट क्लॉक सिग्नल सक्षम आणि निर्दिष्ट करण्यासाठी.
'सब' डेटा सिग्नलमध्ये इनपुट पाइपलाइन रजिस्टर जोडा	sub_pipeline_clock	नाही घड्याळ0 घड्याळ1 घड्याळ2	निवडा घड्याळ ३, घड्याळ ३, किंवा घड्याळ ३ सब पाइपलाइन इनपुट रजिस्टरसाठी इनपुट क्लॉक सिग्नल सक्षम आणि निर्दिष्ट करण्यासाठी. (2)
डेटा सिग्नलमध्ये इनपुट पाइपलाइन रजिस्टर जोडा	accum_pipeline_clock	नाही घड्याळ0 घड्याळ1 घड्याळ2	निवडा घड्याळ ३, घड्याळ ३, किंवा घड्याळ ३ एक्युलेट पाइपलाइन इनपुट रजिस्टरसाठी इनपुट क्लॉक सिग्नल सक्षम आणि निर्दिष्ट करण्यासाठी.(2)
'लोडकॉन्स्ट' डेटा सिग्नलमध्ये इनपुट पाइपलाइन रजिस्टर जोडा	load_const_pipeline_clock	नाही घड्याळ0 घड्याळ1 घड्याळ2	निवडा घड्याळ ३, घड्याळ ३, किंवा घड्याळ ३ लोडकॉन्स्ट पाइपलाइन इनपुट रजिस्टरसाठी इनपुट क्लॉक सिग्नल सक्षम आणि निर्दिष्ट करण्यासाठी.(2)
'नकार' डेटा सिग्नलमध्ये इनपुट पाइपलाइन रजिस्टर जोडा	negate_pipeline_clock	नाही घड्याळ0 घड्याळ1 घड्याळ2	निवडा घड्याळ ३, घड्याळ ३, किंवा घड्याळ ३ नेगेट पाइपलाइन इनपुट रजिस्टरसाठी इनपुट क्लॉक सिग्नल सक्षम आणि निर्दिष्ट करण्यासाठी.(2)

प्रति ऑपरेशन मोड कमाल इनपुट डेटा रुंदी
तुम्ही टेबलमध्ये नमूद केल्याप्रमाणे x, y आणि z इनपुटसाठी डेटा रुंदी सानुकूलित करू शकता.

डायनॅमिक कंट्रोल सिग्नलसाठी सर्व पाइपलाइन इनपुट रजिस्टर्समध्ये समान घड्याळ सेटिंग असणे आवश्यक आहे.

ऑपरेशन मोड	कमाल इनपुट डेटा रुंदी
	ax	ay	az	bx	by	bz
प्री-अॅडर किंवा अंतर्गत गुणांकाशिवाय
m18×18_full	18 (स्वाक्षरी केलेले) 18 (स्वाक्षरी न केलेले)	19 (स्वाक्षरी केलेले) 18 (स्वाक्षरी न केलेले)	वापरले नाही	18 (स्वाक्षरी केलेले) 18 (स्वाक्षरी न केलेले)	19 (स्वाक्षरी केलेले) 18 (स्वाक्षरी न केलेले)	वापरले नाही
m18×18_sumof2
m18×18_systolic
m18×18_plus36
m27×27	27 (स्वाक्षरी केलेले) 27 (स्वाक्षरी न केलेले)		वापरले नाही
केवळ प्री-अॅडर वैशिष्ट्यासह
m18×18_full	18 (स्वाक्षरी केलेले) 18 (स्वाक्षरी न केलेले)
m18×18_sumof2
m18×18_systolic
m27×27	27 (स्वाक्षरी केलेले) 27 (स्वाक्षरी न केलेले)	26 (स्वाक्षरी केलेले) 26 (स्वाक्षरी न केलेले)		वापरले नाही
केवळ अंतर्गत गुणांक वैशिष्ट्यासह
m18×18_full	वापरले नाही	19 (स्वाक्षरी केलेले) 18 (स्वाक्षरी न केलेले)	वापरले नाही		19 (स्वाक्षरी केलेले) 18 (स्वाक्षरी न केलेले)	वापरले नाही
m18×18_sumof2
m18×18_systolic
m27×27		27 (स्वाक्षरी केलेले) 27 (स्वाक्षरी न केलेले)			वापरले नाही

कार्यात्मक वर्णन

चक्रीवादळ 10 GX नेटिव्ह फिक्स्ड पॉइंट DSP IP कोअरमध्ये 2 आर्किटेक्चर असतात; 18 × 18 गुणाकार आणि 27 × 27 गुणाकार. चक्रीवादळ 10 GX नेटिव्ह फिक्स्ड पॉइंट डीएसपी आयपी कोअरचे प्रत्येक इन्स्टंटेशन निवडलेल्या ऑपरेशनल मोडवर अवलंबून 1 आर्किटेक्चर्सपैकी फक्त 2 तयार करते. तुम्ही तुमच्या ऍप्लिकेशनसाठी पर्यायी मॉड्यूल्स सक्षम करू शकता.

संबंधित माहिती
Intel Cyclone 10 GX डिव्हाइसेस चॅप्टर, Intel Cyclone 10 GX Core Fabric आणि General Purpose I/Os हँडबुकमध्ये व्हेरिएबल प्रेसिजन DSP ब्लॉक्स.

ऑपरेशनल मोड्स

चक्रीवादळ 10 GX नेटिव्ह फिक्स्ड पॉइंट DSP IP कोर 5 ऑपरेशनल मोडला सपोर्ट करतो:

18 × 18 पूर्ण मोड

18 मोडची 18 × 2 बेरीज
18 × 18 प्लस 36 मोड
18 × 18 सिस्टोलिक मोड
27 × 27 मोड

18 × 18 पूर्ण मोड
18 × 18 पूर्ण मोड म्हणून कॉन्फिगर केल्यावर, चक्रीवादळ 10 GX नेटिव्ह फिक्स्ड पॉइंट DSP IP कोर दोन स्वतंत्र 18 (स्वाक्षरी केलेले/साइन केलेले) × 19 (स्वाक्षरी केलेले) किंवा 18 म्हणून कार्य करते.
(स्वाक्षरी केलेले/साइन केलेले) × 18 (साइन केलेले) 37-बिट आउटपुटसह गुणक. हा मोड खालील समीकरणे लागू करतो:

resulta = कुऱ्हाडी * ay
resultb = bx * by

18 × 18 पूर्ण मोड आर्किटेक्चर

18 मोडची 18 × 2 बेरीज
18 × 18 बेरीज 2 मोडमध्ये, चक्रीवादळ 10 GX नेटिव्ह फिक्स्ड पॉइंट DSP IP कोर वरच्या आणि खालच्या गुणकांना सक्षम करते आणि 2 गुणकांमधील बेरीज किंवा वजाबाकीचा परिणाम निर्माण करते. सब-डायनॅमिक कंट्रोल सिग्नल बेरीज किंवा वजाबाकी ऑपरेशन्स करण्यासाठी अॅडर नियंत्रित करते. तुम्ही संचयक/आउटपुट कॅस्केड सक्षम करता तेव्हा चक्रीवादळ 10 GX नेटिव्ह फिक्स्ड पॉइंट DSP IP कोरची परिणामी आउटपुट रुंदी 64 बिट्सपर्यंत सपोर्ट करू शकते. हा मोड परिणाम =[±(ax *ay) + (bx * by)] चे समीकरण लागू करतो.

18 मोड आर्किटेक्चरची 18 × 2 बेरीज

18 × 18 प्लस 36 मोड
18 × 18 प्लस 36 मोड म्हणून कॉन्फिगर केल्यावर, चक्रीवादळ 10 GX नेटिव्ह फिक्स्ड पॉइंट DSP IP कोर केवळ शीर्ष गुणक सक्षम करतो. हा मोड परिणाम = (ax *ay) + concatenate(bx[17:0],by[17:0]) चे समीकरण लागू करतो.

18 × 18 प्लस 36 मोड आर्किटेक्चर

हा मोड वापरताना तुम्ही तळाशी गुणक y ऑपरेंडसाठी प्रतिनिधित्व स्वरूप अस्वाक्षरीवर सेट करणे आवश्यक आहे. जेव्हा या मोडमध्ये इनपुट बस 36-बिट पेक्षा कमी असेल, तेव्हा तुम्हाला 36-बिट इनपुट भरण्यासाठी आवश्यक स्वाक्षरी केलेला विस्तार प्रदान करणे आवश्यक आहे.

36 × 18 प्लस 18 मोडमध्ये 36-बिटपेक्षा कमी ऑपरेंड वापरणे
या माजीample 10-बिट ऑपरेंड ऐवजी 18 (बायनरी) च्या स्वाक्षरी केलेल्या 18-बिट इनपुट डेटासह 36 × 12 प्लस 101010101010 ऑपरेशनल मोड वापरण्यासाठी चक्रीवादळ 36 GX नेटिव्ह फिक्स्ड पॉइंट DSP IP कोर कसे कॉन्फिगर करायचे ते दाखवते.

तळाशी गुणक x ऑपरेंडसाठी प्रतिनिधित्व स्वरूप सेट करा: स्वाक्षरी करण्यासाठी.
तळाशी गुणक y ऑपरेंडसाठी प्रतिनिधित्व स्वरूप सेट करा: स्वाक्षरी न केलेले.
'bx' इनपुट बस रुंदी 18 वर सेट करा.

इनपुट बस रुंदी 18 वर सेट करा.
bx इनपुट बसला '111111111111111111' चा डेटा द्या.
इनपुट बसद्वारे '111111101010101010' चा डेटा द्या.

18 × 18 सिस्टोलिक मोड
18 × 18 सिस्टोलिक ऑपरेशनल मोडमध्ये, चक्रीवादळ 10 GX नेटिव्ह फिक्स्ड पॉइंट DSP IP कोर वरच्या आणि खालच्या गुणकांना, शीर्ष गुणकांसाठी इनपुट सिस्टोलिक रजिस्टर आणि साखळी इनपुट सिग्नलसाठी चेन सिस्टोलिक रजिस्टर सक्षम करते. जेव्हा तुम्ही आउटपुट कॅस्केड सक्षम करता, तेव्हा हा मोड 44 बिट्सच्या परिणामी आउटपुट रुंदीला समर्थन देतो. जेव्हा तुम्ही आउटपुट कॅस्केडशिवाय संचयक वैशिष्ट्य सक्षम करता, तेव्हा तुम्ही परिणामी आउटपुट रुंदी 64 बिट्सवर कॉन्फिगर करू शकता.

18 × 18 सिस्टोलिक मोड आर्किटेक्चर

27 × 27 मोड
27 × 27 मोड म्हणून कॉन्फिगर केल्यावर, चक्रीवादळ 10 GX नेटिव्ह फिक्स्ड पॉइंट DSP IP कोर 27(स्वाक्षरी केलेले/साइन केलेले) × 27(स्वाक्षरी केलेले/असाइन केलेले) गुणक सक्षम करते. आउटपुट बस संचयक/आउटपुट कॅस्केड सक्षम असलेल्या 64 बिट्स पर्यंत समर्थन देऊ शकते. हा मोड परिणाम = ax * ay चे समीकरण लागू करतो.

27 × 27 मोड आर्किटेक्चर

पर्यायी मॉड्यूल

चक्रीवादळ 10 GX नेटिव्ह फिक्स्ड पॉइंट डीएसपी आयपी कोअरमध्ये उपलब्ध पर्यायी मॉड्यूल आहेत:

इनपुट कॅस्केड
पूर्व जोडणारे

अंतर्गत गुणांक
संचयक आणि आउटपुट कॅस्केड
पाइपलाइन नोंदणी

इनपुट कॅस्केड
इनपुट कॅस्केड वैशिष्ट्य ay वर आणि इनपुट बसद्वारे समर्थित आहे. जेव्हा तुम्ही 'ay' इनपुटसाठी इनपुट कॅस्केड सक्षम करा होय वर सेट करता, तेव्हा चक्रीवादळ 10 GX नेटिव्ह फिक्स्ड पॉइंट DSP IP कोर ay इनपुट बसऐवजी स्कॅन इनपुट सिग्नलमधून इनपुट घेईल. जेव्हा तुम्ही 'बाय' इनपुटसाठी इनपुट कॅस्केड सक्षम करा होय वर सेट करता, तेव्हा चक्रीवादळ 10 GX नेटिव्ह फिक्स्ड पॉइंट DSP IP कोर इनपुट बस ऐवजी ay इनपुट बसमधून इनपुट घेईल.

ay आणि/किंवा अनुप्रयोगाच्या अचूकतेसाठी इनपुट कॅस्केड सक्षम केल्यावर इनपुट रजिस्टर्स सक्षम करण्याची शिफारस केली जाते.

इनपुट रजिस्टर आणि आउटपुट रजिस्टरमधील विलंबाची आवश्यकता जुळण्यासाठी तुम्ही विलंब नोंदणी सक्षम करू शकता. कोरमध्ये 2 विलंब नोंदणी आहेत. वरच्या विलंब रजिस्टरचा वापर ay किंवा स्कॅन-इन इनपुट पोर्टसाठी केला जातो तर खालचा विलंब रजिस्टर स्कॅनआउट आउटपुट पोर्टसाठी वापरला जातो. हे विलंब नोंदणी 18 × 18 पूर्ण मोड, 18 × 18 बेरीज 2 मोड आणि 18 × 18 सिस्टोलिक मोडमध्ये समर्थित आहेत.

पूर्व जोडणारा

प्री-अॅडर खालील कॉन्फिगरेशनमध्ये कॉन्फिगर केले जाऊ शकते:

दोन स्वतंत्र 18-बिट (स्वाक्षरी केलेले/साइन केलेले) प्री-अॅडर्स.

एक 26-बिट प्री-अॅडर.

जेव्हा तुम्ही 18 × 18 गुणाकार मोडमध्ये प्री-अॅडर सक्षम करता, तेव्हा ay आणि az वरच्या प्री-अॅडरसाठी इनपुट बस म्हणून वापरले जातात तर by आणि bz खालील प्री-अॅडरसाठी इनपुट बस म्हणून वापरले जातात. जेव्हा तुम्ही 27 × 27 गुणाकार मोडमध्ये प्री-अॅडर सक्षम करता, तेव्हा ay आणि az प्री-अॅडरसाठी इनपुट बस म्हणून वापरले जातात. प्री-अॅडर बेरीज आणि वजाबाकी या दोन्ही क्रियांना सपोर्ट करतो. जेव्हा एकाच DSP ब्लॉकमधील दोन्ही प्री-अॅडर्स वापरले जातात, तेव्हा त्यांनी समान ऑपरेशन प्रकार शेअर केला पाहिजे (एकतर बेरीज किंवा वजाबाकी).

अंतर्गत गुणांक
अंतर्गत गुणांक 18-बिट आणि 27-बिट मोडमध्ये गुणकांसाठी आठ स्थिर गुणांकांना समर्थन देऊ शकतो. जेव्हा तुम्ही अंतर्गत गुणांक वैशिष्ट्य सक्षम करता, तेव्हा गुणांक मल्टिप्लेक्सरची निवड नियंत्रित करण्यासाठी दोन इनपुट बसेस व्युत्पन्न केल्या जातील. coefsela इनपुट बसचा वापर वरच्या गुणकासाठी पूर्वनिर्धारित गुणांक निवडण्यासाठी केला जातो आणि काउंसिल इनपुट बसचा वापर खालच्या गुणकासाठी पूर्वनिर्धारित गुणांक निवडण्यासाठी केला जातो.

अंतर्गत गुणांक संचयन गतिकरित्या नियंत्रित गुणांक मूल्यांना समर्थन देत नाही आणि असे ऑपरेशन करण्यासाठी बाह्य गुणांक संचयन आवश्यक आहे.

संचयक आणि आउटपुट कॅस्केड

संचयक मॉड्यूल खालील ऑपरेशन्स करण्यासाठी सक्षम केले जाऊ शकते:

बेरीज किंवा वजाबाकी ऑपरेशन
2N चे स्थिर मूल्य वापरून पक्षपाती राउंडिंग ऑपरेशन
दुहेरी चॅनेल संचय

संचयकाची बेरीज किंवा वजाबाकी क्रिया गतिमानपणे करण्यासाठी, नकारात्मक इनपुट सिग्नल नियंत्रित करा. पक्षपाती राउंडिंग ऑपरेशनसाठी, तुम्ही प्रीसेट कॉन्स्टंटच्या पॅरामीटर N मूल्याला पूर्णांक निर्दिष्ट करून संचयक मॉड्यूल सक्षम करण्यापूर्वी 2N चा प्रीसेट स्थिरांक निर्दिष्ट आणि लोड करू शकता. पूर्णांक N 64 पेक्षा कमी असणे आवश्यक आहे. तुम्ही लोडकॉन्स्ट सिग्नल नियंत्रित करून प्रीसेट स्थिरांकाचा वापर गतिकरित्या सक्षम किंवा अक्षम करू शकता. तुम्ही हे ऑपरेशन संचयक फीडबॅक मार्गामध्ये गोल मूल्याचे सक्रिय मक्सिंग म्हणून वापरू शकता. लोड केलेला खर्च आणि जमा झालेला सिग्नल वापर परस्पर अनन्य आहे.

दुहेरी संचयन करण्यासाठी तुम्ही डबल एक्युम्युलेटर सक्षम करा पॅरामीटर वापरून दुहेरी संचयक नोंदणी सक्षम करू शकता. संचयक मॉड्यूल चेनिंग इनपुट पोर्ट आणि चेन-आउट आउटपुट पोर्ट सक्षम करून बेरीज किंवा वजाबाकी ऑपरेशन्ससाठी एकाधिक DSP ब्लॉक्सच्या चेनिंगला समर्थन देऊ शकते. 18 × 18 सिस्टोलिक मोडमध्ये, चेन इनपुट बस आणि चेन आउटपुट बसचे फक्त 44-बिट वापरले जातील. तथापि, इनपुट बसमधील सर्व 64-बिट चेन आधीच्या डीएसपी ब्लॉकमधील चेन-आउट आउटपुट बसशी जोडल्या गेल्या पाहिजेत.

पाइपलाइन रजिस्टर

चक्रीवादळ 10 GX नेटिव्ह फिक्स्ड पॉइंट डीएसपी आयपी कोर पाइपलाइन रजिस्टरच्या एकाच स्तराला समर्थन देतो. पाइपलाइन रजिस्टर रिसेट करण्यासाठी तीन घड्याळ स्रोत आणि एक असिंक्रोनस स्पष्ट सिग्नलला समर्थन देते. पाच पाइपलाइन रजिस्टर आहेत:

डेटा इनपुट बस पाइपलाइन रजिस्टर
सब डायनॅमिक कंट्रोल सिग्नल पाइपलाइन रजिस्टर

डायनॅमिक कंट्रोल सिग्नल पाइपलाइन रजिस्टर नाकारणे
डायनॅमिक कंट्रोल सिग्नल पाइपलाइन रजिस्टर जमा करा
loadconst डायनॅमिक कंट्रोल पाइपलाइन रजिस्टर

तुम्ही प्रत्येक डेटा इनपुट बस पाइपलाइन रजिस्टर्स आणि डायनॅमिक कंट्रोल सिग्नल पाइपलाइन रजिस्टर्स स्वतंत्रपणे सक्षम करणे निवडू शकता. तथापि, सर्व सक्षम पाइपलाइन रजिस्टर्सने समान घड्याळ स्रोत वापरणे आवश्यक आहे.

घड्याळ योजना

चक्रीवादळ 10 GX नेटिव्ह फिक्स्ड पॉइंट DSP IP कोरमधील इनपुट, पाइपलाइन आणि आउटपुट नोंदणी तीन घड्याळ स्रोत/सक्षम आणि दोन असिंक्रोनस क्लीअर्सला सपोर्ट करते. सर्व इनपुट रजिस्टर्स aclr[0] वापरतात आणि सर्व पाइपलाइन आणि आउटपुट रजिस्टर्स aclr[1] वापरतात. प्रत्येक रजिस्टर प्रकार तीन घड्याळ स्त्रोतांपैकी एक निवडू शकतो आणि घड्याळ सिग्नल सक्षम करू शकतो. जेव्हा तुम्ही सायक्लोन 10 GX नेटिव्ह फिक्स्ड पॉइंट DSP IP कोर 18 × 18 सिस्टोलिक ऑपरेशन मोडवर कॉन्फिगर करता, तेव्हा इंटेल क्वार्टस प्राइम सॉफ्टवेअर इनपुट सिस्टोलिक रजिस्टर आणि चेन सिस्टोलिक रजिस्टर क्लॉक सोर्सला आउटपुट रजिस्टर सारख्याच क्लॉक सोर्सवर सेट करेल.

जेव्हा तुम्ही दुहेरी संचयक वैशिष्ट्य सक्षम करता, तेव्हा इंटेल क्वार्टस प्राइम सॉफ्टवेअर दुहेरी संचयक नोंदणी घड्याळ स्त्रोताला त्याच घड्याळ स्त्रोतावर सेट करेल ज्याप्रमाणे आउटपुट नोंदणी अंतर्गत आहे.

क्लॉकिंग स्कीम मर्यादा
हा टॅब तुम्हाला सर्व रजिस्टर क्लॉकिंग स्कीमसाठी लागू करणे आवश्यक असलेल्या मर्यादा दर्शवितो.

अट	बंधन
प्री-अॅडर सक्षम असताना	ay आणि az इनपुट रजिस्टरसाठी घड्याळ स्त्रोत समान असणे आवश्यक आहे.

	बाय आणि बीझेड इनपुट रजिस्टरसाठी घड्याळ स्त्रोत समान असणे आवश्यक आहे.
जेव्हा पाइपलाइन नोंदणी सक्षम केली जाते	सर्व पाइपलाइन नोंदणीसाठी घड्याळ स्त्रोत समान असणे आवश्यक आहे.
जेव्हा कोणतेही इनपुट डायनॅमिक कंट्रोल सिग्नलसाठी नोंदणीकृत होते	सब, अॅक्युम्युलेट, लोडकॉन्स्ट आणि नेगेटसाठी इनपुट रजिस्टर्ससाठी क्लॉक सोर्स समान असणे आवश्यक आहे.

चक्रीवादळ 10 GX नेटिव्ह फिक्स्ड पॉइंट DSP IP कोर सिग्नल

खालील आकृती चक्रीवादळ 10 GX नेटिव्ह फिक्स्ड पॉइंट DSP IP कोरचे इनपुट आणि आउटपुट सिग्नल दर्शवते.

चक्रीवादळ 10 GX नेटिव्ह फिक्स्ड पॉइंट DSP IP कोर सिग्नल

डेटा इनपुट सिग्नल

सिग्नलचे नाव	प्रकार	रुंदी	वर्णन
कुऱ्हाड[]	इनपुट	27	शीर्ष गुणकासाठी डेटा बस इनपुट करा.
अय[]	इनपुट	27	शीर्ष गुणकासाठी डेटा बस इनपुट करा. प्री-अॅडर सक्षम असताना, हे सिग्नल शीर्ष प्री-अॅडरला इनपुट सिग्नल म्हणून दिले जातात.
az[]	इनपुट	26	हे सिग्नल टॉप प्री-अॅडरसाठी इनपुट सिग्नल आहेत. जेव्हा प्री-अॅडर सक्षम असेल तेव्हाच हे सिग्नल उपलब्ध असतात. मध्ये हे सिग्नल उपलब्ध नाहीत m18×18_plus36 ऑपरेशनल मोड.
bx[]	इनपुट	18	तळाशी गुणक करण्यासाठी डेटा बस इनपुट करा. मध्ये हे सिग्नल उपलब्ध नाहीत m27×27 ऑपरेशनल मोड.
द्वारे[]	इनपुट	19	तळाशी गुणक करण्यासाठी डेटा बस इनपुट करा. प्री-अॅडर सक्षम असताना, हे सिग्नल तळाशी प्री-अॅडरसाठी इनपुट सिग्नल म्हणून काम करतात. मध्ये हे सिग्नल उपलब्ध नाहीत m27×27 ऑपरेशनल मोड.
bz[]	इनपुट	18	हे सिग्नल तळाशी प्री-अॅडरसाठी इनपुट सिग्नल आहेत. जेव्हा प्री-अॅडर सक्षम असेल तेव्हाच हे सिग्नल उपलब्ध असतात. मध्ये हे सिग्नल उपलब्ध नाहीत m27×27 आणि m18×18_plus36 ऑपरेशनल मोड.

डेटा आउटपुट सिग्नल

सिग्नलचे नाव	प्रकार	रुंदी	डिक्रिप्शन
परिणाम[]	आउटपुट	64	शीर्ष गुणक पासून आउटपुट डेटा बस. हे सिग्नल 37 बिट्स पर्यंत समर्थन देतात m18×18_full ऑपरेशनल मोड.
परिणाम[]	आउटपुट	37	तळाच्या गुणकातून आउटपुट डेटा बस. हे सिग्नल फक्त मध्ये उपलब्ध आहेत m18×18_full ऑपरेशनल मोड.

घड्याळ, सक्षम आणि सिग्नल साफ करा

सिग्नलचे नाव	प्रकार	रुंदी	वर्णन
clk[]	इनपुट	3	सर्व नोंदणीसाठी इनपुट घड्याळ सिग्नल. हे घड्याळ सिग्नल फक्त इनपुट रजिस्टर, पाइपलाइन रजिस्टर्स किंवा आउटपुट रजिस्टर यापैकी कोणतेही सेट केले असल्यास उपलब्ध आहेत. घड्याळ ३, घड्याळ ३, किंवा घड्याळ ३. • clk[0] = घड्याळ ३ • clk[1] = घड्याळ ३ • clk[2] = घड्याळ ३
एना[]	इनपुट	3	clk[2:0] साठी घड्याळ सक्षम करा. हा सिग्नल सक्रिय-उच्च आहे. • ena[0] साठी आहे घड्याळ ३ • ena[1] साठी आहे घड्याळ ३ • ena[2] साठी आहे घड्याळ ३
aclr[]	इनपुट	2	सर्व रजिस्टर्ससाठी असिंक्रोनस स्पष्ट इनपुट सिग्नल. हा सिग्नल सक्रिय-उच्च आहे. वापरा aclr[0] सर्व इनपुट रजिस्टर आणि वापरासाठी aclr[1] सर्व पाइपलाइन रजिस्टर्स आणि आउटपुट रजिस्टरसाठी. डीफॉल्टनुसार, हा सिग्नल डी-एस्सर्टेड आहे.

डायनॅमिक कंट्रोल सिग्नल

सिग्नलचे नाव	प्रकार	रुंदी	वर्णन
उप	इनपुट	1	खालच्या गुणकाच्या आउटपुटसह शीर्ष गुणकांचे आउटपुट जोडण्यासाठी किंवा वजा करण्यासाठी इनपुट सिग्नल. • अॅडिशन ऑपरेशन निर्दिष्ट करण्यासाठी हा सिग्नल बंद करा. • वजाबाकी ऑपरेशन निर्दिष्ट करण्यासाठी या सिग्नलवर ठामपणे सांगा. डीफॉल्टनुसार, हा सिग्नल बंद आहे. रन-टाइम दरम्यान तुम्ही हा सिग्नल ठामपणे सांगू किंवा बंद करू शकता.(3)
नाकारणे	इनपुट	1	चेनिन सिग्नलमधील डेटासह शीर्ष आणि खालच्या गुणकांची बेरीज जोडण्यासाठी किंवा वजा करण्यासाठी इनपुट सिग्नल. • अॅडिशन ऑपरेशन निर्दिष्ट करण्यासाठी हा सिग्नल बंद करा. • वजाबाकी ऑपरेशन निर्दिष्ट करण्यासाठी या सिग्नलवर ठामपणे सांगा. डीफॉल्टनुसार, हा सिग्नल बंद आहे. रन-टाइम दरम्यान तुम्ही हा सिग्नल ठामपणे सांगू किंवा बंद करू शकता.(3)
जमा करणे	इनपुट	1	संचयक वैशिष्ट्य सक्षम किंवा अक्षम करण्यासाठी इनपुट सिग्नल. • संचयक वैशिष्ट्य अक्षम करण्यासाठी हा सिग्नल बंद करा. • एक्यूम्युलेटर वैशिष्ट्य सक्षम करण्यासाठी या सिग्नलचा दावा करा. डीफॉल्टनुसार, हा सिग्नल बंद आहे. रन-टाइम दरम्यान तुम्ही हा सिग्नल ठामपणे सांगू किंवा बंद करू शकता.(3)
loadconst	इनपुट	1	लोड स्थिर वैशिष्ट्य सक्षम किंवा अक्षम करण्यासाठी इनपुट सिग्नल. • लोड स्थिर वैशिष्ट्य अक्षम करण्यासाठी हा सिग्नल बंद करा. • लोड स्थिर वैशिष्ट्य सक्षम करण्यासाठी या सिग्नलचा दावा करा. डीफॉल्टनुसार, हा सिग्नल बंद आहे. रन-टाइम दरम्यान तुम्ही हा सिग्नल ठामपणे सांगू किंवा बंद करू शकता.(3)

अंतर्गत गुणांक सिग्नल

सिग्नलचे नाव

प्रकार

रुंदी

वर्णन

coefsela[]

इनपुट

शीर्ष गुणकासाठी वापरकर्त्याद्वारे परिभाषित केलेल्या 8 गुणांक मूल्यांसाठी इनपुट निवड सिग्नल. गुणांक मूल्ये अंतर्गत मेमरीमध्ये संग्रहित केली जातात आणि पॅरामीटर्सद्वारे निर्दिष्ट केली जातात coef_a_0 करण्यासाठी coef_a_7.

• coefsela[2:0] = 000 संदर्भित coef_a_0

• coefsela[2:0] = 001 संदर्भित coef_a_1

• coelsela[2:0] = 010 संदर्भित coef_a_2

• … आणि पुढे.

जेव्हा अंतर्गत गुणांक वैशिष्ट्य सक्षम केलेले असते तेव्हाच हे सिग्नल उपलब्ध असतात.

coefselb[]

इनपुट

तळाच्या गुणकासाठी वापरकर्त्याद्वारे परिभाषित केलेल्या 8 गुणांक मूल्यांसाठी इनपुट निवड सिग्नल. गुणांक मूल्ये अंतर्गत मेमरीमध्ये संग्रहित केली जातात आणि पॅरामीटर्सद्वारे निर्दिष्ट केली जातात coef_b_0 करण्यासाठी coef_b_7.

• coefselb[2:0] = 000 संदर्भित coef_b_0

• coefselb[2:0] = 001 संदर्भित coef_b_1

• coelselb[2:0] = 010 संदर्भित coef_b_2

• … आणि पुढे.

इनपुट कॅस्केड सिग्नल

सिग्नलचे नाव	प्रकार	रुंदी	वर्णन
स्कॅनिन[]	इनपुट	27	इनपुट कॅस्केड मॉड्यूलसाठी इनपुट डेटा बस. हे सिग्नल आधीच्या DSP कोरमधील स्कॅनआउट सिग्नलशी कनेक्ट करा.
स्कॅनआउट[]	आउटपुट	27	इनपुट कॅस्केड मॉड्यूलची आउटपुट डेटा बस. हे सिग्नल पुढील DSP कोरच्या स्कॅनिन सिग्नलशी कनेक्ट करा.

आउटपुट कॅस्केड सिग्नल

सिग्नलचे नाव	प्रकार	रुंदी	वर्णन
चेनिन[]	इनपुट	64	आउटपुट कॅस्केड मॉड्यूलसाठी इनपुट डेटा बस. हे सिग्नल आधीच्या DSP कोरमधील चेनआउट सिग्नलशी कनेक्ट करा.
चेनआउट[]	आउटपुट	64	आउटपुट कॅस्केड मॉड्यूलची आउटपुट डेटा बस. हे सिग्नल पुढील डीएसपी कोरच्या चेनिन सिग्नलशी कनेक्ट करा.

चक्रीवादळ 10 GX नेटिव्ह फिक्स्ड पॉइंट DSP IP कोर वापरकर्ता मार्गदर्शक साठी दस्तऐवज पुनरावृत्ती इतिहास

तारीख	आवृत्ती	बदल
नोव्हेंबर २०२४	2017.11.06	प्रारंभिक प्रकाशन.

इंटेल कॉर्पोरेशन. सर्व हक्क राखीव. इंटेल, इंटेल लोगो आणि इतर इंटेल चिन्ह हे इंटेल कॉर्पोरेशन किंवा त्याच्या उपकंपन्यांचे ट्रेडमार्क आहेत. इंटेल त्याच्या FPGA आणि सेमीकंडक्टर उत्पादनांच्या कार्यप्रदर्शनास इंटेलच्या मानक वॉरंटीनुसार वर्तमान वैशिष्ट्यांनुसार हमी देते परंतु कोणत्याही उत्पादनांमध्ये आणि सेवांमध्ये कोणत्याही वेळी सूचना न देता बदल करण्याचा अधिकार राखून ठेवते. इंटेलने लिखित स्वरूपात स्पष्टपणे मान्य केल्याशिवाय येथे वर्णन केलेल्या कोणत्याही माहिती, उत्पादन किंवा सेवेच्या अर्जामुळे किंवा वापरामुळे उद्भवणारी कोणतीही जबाबदारी किंवा दायित्व स्वीकारत नाही. इंटेल ग्राहकांना कोणत्याही प्रकाशित माहितीवर विसंबून राहण्यापूर्वी आणि उत्पादने किंवा सेवांसाठी ऑर्डर देण्यापूर्वी डिव्हाइस वैशिष्ट्यांची नवीनतम आवृत्ती प्राप्त करण्याचा सल्ला दिला जातो.

इतर नावे आणि ब्रँडवर इतरांची मालमत्ता म्हणून दावा केला जाऊ शकतो.

कागदपत्रे / संसाधने

इंटेल UG-20094 चक्रीवादळ 10 GX नेटिव्ह फिक्स्ड पॉइंट DSP IP कोर [pdf] वापरकर्ता मार्गदर्शक
UG-20094 चक्रीवादळ 10 GX नेटिव्ह फिक्स्ड पॉइंट DSP IP कोर, UG-20094, चक्रीवादळ 10 GX नेटिव्ह फिक्स्ड पॉइंट DSP IP कोर, नेटिव्ह फिक्स्ड पॉइंट DSP IP कोर, फिक्स्ड पॉइंट DSP IP कोर, DSP IP कोर

संदर्भ

वापरकर्ता मॅन्युअल

इंटेल UG-20094 चक्रीवादळ 10 GX नेटिव्ह फिक्स्ड पॉइंट DSP IP कोर

Intel® Cyclone® 10 GX नेटिव्ह फिक्स्ड पॉइंट DSP IP कोर वापरकर्ता मार्गदर्शक