intel UG-20094 Cyclone 10 GX Native Fixed Point DSP IP Core

Intel® Cyclone® 10 GX Native Fixed Point DSP IP Core အသုံးပြုသူလမ်းညွှန်

Intel Cyclone® 10 GX Native Fixed Point DSP IP core သည် တစ်ခုတည်းသော Intel Cyclone 10 GX Variable Precision Digital Signal Processing (DSP) ဘလောက်တစ်ခုကို ထိန်းချုပ်သည်။ Cyclone 10 GX Native Fixed Point DSP IP core ကို Intel Cyclone 10 GX စက်များအတွက်သာ ရနိုင်ပါသည်။

Cyclone 10 GX Native Fixed Point DSP IP Core Functional Block Diagram

ဆက်စပ်အချက်အလက်
Intel FPGA IP Cores မိတ်ဆက်။

Cyclone 10 GX Native Fixed Point DSP IP Core အင်္ဂါရပ်များ

Cyclone 10 GX Native Fixed Point DSP IP core သည် အောက်ပါအင်္ဂါရပ်များကို ပံ့ပိုးပေးသည်-

• စွမ်းဆောင်ရည်မြင့်မားသော၊ ပါဝါကို အကောင်းဆုံးဖြစ်အောင် ပြုလုပ်ထားပြီး အပြည့်အဝ စာရင်းသွင်းထားသော ပွားခြင်းလုပ်ငန်းဆောင်တာများ
• 18-bit နှင့် 27-bit စကားလုံးအရှည်များ
• 18 × 19 အမြှောက်နှစ်ခု သို့မဟုတ် DSP ဘလောက်တစ်ခုလျှင် 27 × 27 မြှောက်ကိန်းတစ်ခု
• ပွားခြင်းရလဒ်များကို ပေါင်းစပ်ရန်အတွက် ပေါင်းခြင်း၊ နုတ်ခြင်းနှင့် 64-ဘစ် နှစ်ဆစုပုံခြင်း မှတ်ပုံတင်ခြင်း
• အပလီကေးရှင်းကို စစ်ထုတ်ရန်အတွက် နှိပ်နှောင့်နှေးမျဉ်းကို အသုံးပြုသောအခါတွင် ကြိုတင် adder ကို ပိတ်ထားသောအခါတွင် 19-bit သို့မဟုတ် 27-bit ကို Cascading ပြုလုပ်ပြီး 18-bit ကို Cascading လုပ်သည်
• ပြင်ပ logic ပံ့ပိုးမှုမပါဘဲ ဘလောက်တစ်ခုမှ နောက်တစ်ခုသို့ အထွက်ရလဒ်များကို ထုတ်လွှင့်ရန် 64-bit အထွက်ဘတ်စ်ကို Cascading လုပ်ခြင်း
• symmetric filters များအတွက် 19-bit နှင့် 27-bit modes များတွင် hard pre-adder ကို ပံ့ပိုးပေးသည်
• စစ်ထုတ်ခြင်း အကောင်အထည်ဖော်မှုအတွက် 18-bit နှင့် 27-bit မုဒ်နှစ်ခုလုံးတွင် ဘဏ်တွင်းကိန်းဂဏန်းမှတ်ပုံတင်ပါ။
• 18-bit နှင့် 27-bit systolic finite impulse response (FIR) filters များကို ဖြန့်ဝေထားသော output adder

စတင်အသုံးပြုခြင်း

ဤအခန်းတွင် ယေဘုယျအားဖြင့် ဖော်ပြထားပါသည်။view Cyclone 10 GX Native Fixed Point DSP IP core ကို လျင်မြန်စွာ စတင်နိုင်ရန် ကူညီပေးမည့် Intel FPGA IP core ဒီဇိုင်းစီးဆင်းမှု။ Intel FPGA IP Library ကို Intel Quartus® Prime တပ်ဆင်ခြင်းလုပ်ငန်းစဉ်၏ တစ်စိတ်တစ်ပိုင်းအဖြစ် ထည့်သွင်းထားသည်။ စာကြည့်တိုက်မှ မည်သည့် Intel FPGA IP core ကိုမဆို ရွေးချယ်ပြီး ကန့်သတ်နိုင်သည်။ Intel သည် အပလီကေးရှင်းများစွာကို ပံ့ပိုးပေးရန်အတွက် Intel FPGA DSP IP core ကို စိတ်ကြိုက်ပြင်ဆင်နိုင်စေမည့် ပေါင်းစပ်ဘောင် တည်းဖြတ်မှုကို ပံ့ပိုးပေးပါသည်။ ပါရာမီတာ တည်းဖြတ်သူသည် သင့်အား ပါရာမီတာတန်ဖိုးများ ဆက်တင်နှင့် ရွေးချယ်နိုင်သော ဆိပ်ကမ်းများ ရွေးချယ်ခြင်းတို့ကို လမ်းညွှန်ပေးသည်။

ဆက်စပ်အချက်အလက်

• Intel FPGA IP Cores မိတ်ဆက်
  ကန့်သတ်ချက်များပြုလုပ်ခြင်း၊ ထုတ်လုပ်ခြင်း၊ အဆင့်မြှင့်တင်ခြင်းနှင့် အသွင်တူ IP cores များအပါအဝင် Intel FPGA IP cores အားလုံး၏ ယေဘုယျအချက်အလက်များကို ပေးပါသည်။
• ဗားရှင်း-အမှီအခိုကင်းသော IP နှင့် ပလပ်ဖောင်းဒီဇိုင်းရေးဆွဲသူ (စံ) Simulatio Scripts ဖန်တီးခြင်း။
  ဆော့ဖ်ဝဲလ် သို့မဟုတ် IP ဗားရှင်း အဆင့်မြှင့်တင်ခြင်းအတွက် လက်စွဲအပ်ဒိတ်များ မလိုအပ်သော သရုပ်ဖော်စရစ်များကို ဖန်တီးပါ။
• ပရောဂျက်စီမံခန့်ခွဲမှု အကောင်းဆုံးအလေ့အကျင့်များ
  သင့်ပရောဂျက်နှင့် IP ၏ ထိရောက်သောစီမံခန့်ခွဲမှုနှင့် သယ်ဆောင်ရလွယ်ကူမှုအတွက် လမ်းညွှန်ချက်များ files.

Cyclone 10 GX Native Fixed Point DSP IP Core ပါရာမီတာ ဆက်တင်များ

Intel Quartus Prime ဆော့ဖ်ဝဲလ်တွင် ပါရာမီတာ တည်းဖြတ်မှုကို အသုံးပြု၍ ကန့်သတ်ချက်များကို သတ်မှတ်ခြင်းဖြင့် Cyclone 10 GX Native Fixed Point DSP IP core ကို စိတ်ကြိုက်ပြင်ဆင်နိုင်ပါသည်။

လုပ်ဆောင်ချက်မုဒ် တက်ဘ်

ကန့်သတ်ချက်	IP ထုတ်ပေးသော ကန့်သတ်ချက်	တန်ဖိုး	ဖော်ပြချက်
လုပ်ဆောင်ချက်မုဒ်ကို ရွေးချယ်ပါ။	operation_mode	m18×18_full m18×18_sumof2 m18×18_plus36 m18×18_systolic m27×27	အလိုရှိသော လည်ပတ်မှုမုဒ်ကို ရွေးချယ်ပါ။
Multiplier ဖွဲ့စည်းမှု
ထိပ်တန်းမြှောက်ကိန်း x operand အတွက် ကိုယ်စားပြုဖော်မတ်	signed_max	လက်မှတ်မထိုးဘဲ လက်မှတ်မထိုး	ထိပ်မြှောက်ကိန်း x operand အတွက် ကိုယ်စားပြုဖော်မတ်ကို သတ်မှတ်ပါ။

ကန့်သတ်ချက်	IP ထုတ်ပေးသော ကန့်သတ်ချက်	တန်ဖိုး	ဖော်ပြချက်
ထိပ်တန်းမြှောက်ကိန်း y operand အတွက် ကိုယ်စားပြုဖော်မတ်	လက်မှတ်ထိုး_မေ	လက်မှတ်မထိုးဘဲ လက်မှတ်မထိုး	ထိပ်တန်းမြှောက်ကိန်း y operand အတွက် ကိုယ်စားပြုဖော်မတ်ကို သတ်မှတ်ပါ။
အောက်ခြေမြှောက်ကိန်း x operand အတွက် ကိုယ်စားပြုဖော်မတ်	signed_mbx	လက်မှတ်မထိုးဘဲ လက်မှတ်မထိုး	အောက်ခြေမြှောက်ကိန်း x operand အတွက် ကိုယ်စားပြုဖော်မတ်ကို သတ်မှတ်ပါ။
အောက်ခြေမြှောက်ကိန်း y operand အတွက် ကိုယ်စားပြုဖော်မတ်	signed_mby	လက်မှတ်မထိုးဘဲ လက်မှတ်မထိုး	အောက်ခြေမြှောက်ကိန်း y operand အတွက် ကိုယ်စားပြုဖော်မတ်ကို သတ်မှတ်ပါ။ အမြဲရွေးပါ လက်မှတ်မထိုး အတွက် m18×18_plus36 .
'sub' port ကိုဖွင့်ပါ။	enable_sub	မရှိ ဟုတ်ကဲ့	ရွေးချယ်ပါ။ ဟုတ်ကဲ့ ဖွင့်ရန် ဆိပ်ကမ်းခွဲ။
မြှောက်ကိန်း၏ 'ခွဲ' ထည့်သွင်းမှုကို မှတ်ပုံတင်ပါ။	sub_နာရီ	မရှိ နာရီ 0 နာရီ 1 နာရီ 2	ရွေးချယ်ပါ။ နာရီ ၃, နာရီ ၃, သို့မဟုတ် နာရီ ၃ sub input register အတွက် input clock signal ကိုဖွင့်ပြီး သတ်မှတ်ရန်။
ထည့်သွင်းရန် Cascade
'ay' ထည့်သွင်းမှုအတွက် ထည့်သွင်းမှု ကာစကိတ်ကို ဖွင့်ပါ။	ay_use_scan_in	မရှိ ဟုတ်ကဲ့	ရွေးချယ်ပါ။ ဟုတ်ကဲ့ ay data ထည့်သွင်းမှုအတွက် input cascade module ကိုဖွင့်ရန်။ သင်ထည့်သွင်းသည့် Cascade module ကိုဖွင့်သောအခါ၊ Cyclone 10 GX Native Fixed Point DSP IP core သည် ay input signal များအစား scanin input signals ကို input အဖြစ်အသုံးပြုသည်။
'by' ထည့်သွင်းမှုအတွက် ထည့်သွင်းမှု ကာစကိတ်ကို ဖွင့်ပါ။	by_use_scan_in	မရှိ ဟုတ်ကဲ့	ရွေးချယ်ပါ။ ဟုတ်ကဲ့ ဒေတာထည့်သွင်းမှုအလိုက် ထည့်သွင်းမှုအတွက် ကာစကိတ် module ကိုဖွင့်ရန်။ input cascade module ကိုဖွင့်သောအခါ၊ Cyclone 10 GX Native Fixed Point DSP IP core သည် input signal များအစား ay input signals ကို input အဖြစ်အသုံးပြုသည်။
ဒေတာနှောင့်နှေးမှု မှတ်ပုံတင်ခြင်းကို ဖွင့်ပါ။	delay_scan_out_ay	မရှိ ဟုတ်ကဲ့	ရွေးချယ်ပါ။ ဟုတ်ကဲ့ ay နှင့် input registers များအကြား နှောင့်နှေးသော မှတ်ပုံတင်ခြင်းကို ဖွင့်ရန်။ ဤအင်္ဂါရပ်ကို ပံ့ပိုးမထားပါ။ m18×18_plus36 နှင့် m27x27 လည်ပတ်မှုမုဒ်။

ကန့်သတ်ချက်	IP ထုတ်ပေးသော ကန့်သတ်ချက်	တန်ဖိုး	ဖော်ပြချက်
နှောင့်နှေးမှတ်ပုံတင်ခြင်းဖြင့် ဒေတာကို ဖွင့်ပါ။	delay_scan_out_by	မရှိ ဟုတ်ကဲ့	ရွေးချယ်ပါ။ ဟုတ်ကဲ့ input registers နှင့် scanout output bus အကြားနှောင့်နှေးသော မှတ်ပုံတင်ခြင်းကို ဖွင့်ရန်။ ဤအင်္ဂါရပ်ကို ပံ့ပိုးမထားပါ။ m18×18_plus36 နှင့် m27x27 လည်ပတ်မှုမုဒ်။
scanout port ကိုဖွင့်ပါ။	gui_scanout_enable	မရှိ ဟုတ်ကဲ့	ရွေးချယ်ပါ။ ဟုတ်ကဲ့ ဖွင့်ရန် scanout အထွက်ဘတ်စ်။
'scanout' အထွက်ဘတ်စ်အကျယ်	scan_out_width	၁၀-၁၀၀	အကျယ်ကို သတ်မှတ်ပါ။ scanout အထွက်ဘတ်စ်။
ဒေတာ 'x' ဖွဲ့စည်းမှု
'ax' input bus အကျယ်	ax_width	၁၀-၁၀၀	အကျယ်ကို သတ်မှတ်ပါ။ ပုဆိန်ထည့်သွင်းသည့် ဘတ်စ်ကား။(1)
မြှောက်ကိန်း၏ 'ပုဆိန်' ထည့်သွင်းခြင်းကို မှတ်ပုံတင်ပါ။	ax_နာရီ	မရှိ နာရီ 0 နာရီ 1 နာရီ 2	ရွေးချယ်ပါ။ နာရီ ၃, နာရီ ၃, သို့မဟုတ် နာရီ ၃ ax input register အတွက် input clock signal ကိုဖွင့်ပြီး သတ်မှတ်ရန်။ သင်သတ်မှတ်ထားလျှင် ပုဆိန်ထည့်သွင်းမှု မှတ်ပုံတင်ခြင်းကို မရနိုင်ပါ။ 'ax' operand အရင်းအမြစ် ရန် 'ကော်ဖီ'.
'bx' ထည့်သွင်းသည့် ဘတ်စ်ကား အကျယ်	bx_width	၁၀-၁၀၀	အကျယ်ကို သတ်မှတ်ပါ။ bx ထည့်သွင်းသည့် ဘတ်စ်ကား။(1)
မြှောက်ကိန်း၏ ထည့်သွင်းမှု 'bx' ကို မှတ်ပုံတင်ပါ။	bx_နာရီ	မရှိ နာရီ 0 နာရီ 1 နာရီ 2	ရွေးချယ်ပါ။ နာရီ ၃, နာရီ ၃, သို့မဟုတ် နာရီ ၃ bx input register အတွက် input clock signal ကိုဖွင့်ပြီး သတ်မှတ်ရန်။ သင်သတ်မှတ်ထားလျှင် bx ထည့်သွင်းမှု မှတ်ပုံတင်ခြင်းကို မရနိုင်ပါ။ 'bx' operand အရင်းအမြစ် ရန် 'ကော်ဖီ'.
Data 'y' Configuration
'ay' သို့မဟုတ် 'scanin' ဘတ်စ်ကား အကျယ်	ay_scan_in_width	၁၀-၁၀၀	ay သို့မဟုတ် scanin ထည့်သွင်းသည့်ဘတ်စ်၏ အကျယ်ကို သတ်မှတ်ပါ။(1)
ထည့်သွင်းခြင်း 'ay' သို့မဟုတ် မြှောက်ကိန်း၏ 'စကင်န်' ထည့်သွင်းပါ။	ay_scan_in_clock	မရှိ နာရီ 0 နာရီ 1 နာရီ 2	ရွေးချယ်ပါ။ နာရီ ၃, နာရီ ၃, သို့မဟုတ် နာရီ ၃ ay သို့မဟုတ် scanin input register အတွက် input clock signal ကိုဖွင့်ပြီး သတ်မှတ်ရန်။
'by' input bus အကျယ်	by_width	၁၀-၁၀၀	ထည့်သွင်းဘတ်စ်ဖြင့် အကျယ်ကို သတ်မှတ်ပါ။(1)

ကန့်သတ်ချက်	IP ထုတ်ပေးသော ကန့်သတ်ချက်	တန်ဖိုး	ဖော်ပြချက်
မြှောက်ကိန်း၏ 'by' ထည့်သွင်းမှုကို မှတ်ပုံတင်ပါ။	by_နာရီ	မရှိ နာရီ 0 နာရီ 1 နာရီ 2	ရွေးချယ်ပါ။ နာရီ ၃, နာရီ ၃, သို့မဟုတ် နာရီ ၃ by သို့မဟုတ် scanin အတွက် input clock signal ကိုဖွင့်ပြီး သတ်မှတ်ရန် ထည့်သွင်းမှုစာရင်း။(1)
Output 'ရလဒ်' Configuration
'ရလဒ်' အထွက်ဘတ်စ်အကျယ်	ရလဒ်_a_width	၁၀-၁၀၀	အကျယ်ကို သတ်မှတ်ပါ။ ရလဒ်အထွက်ဘတ်စ်။
'ရလဒ်' အထွက်ဘတ်စ်အကျယ်	ရလဒ်_b_width	၁၀-၁၀၀	ရလဒ်အထွက်ဘတ်စ်၏ အကျယ်ကို သတ်မှတ်ပါ။ operation_mode ကိုအသုံးပြုသည့်အခါတွင်သာရလဒ်ကိုရနိုင်သည်။ m18×18_အပြည့်.
output register ကိုသုံးပါ။	အထွက်_နာရီ	မရှိ နာရီ 0 နာရီ 1 နာရီ 2	ရွေးချယ်ပါ။ နာရီ ၃, နာရီ ၃, သို့မဟုတ် နာရီ ၃ resulta နှင့် resultb output register များအတွက် input clock signal ကို enable လုပ်ပြီး သတ်မှတ်ရန်။

Pre-adder တဘ်

ကန့်သတ်ချက်	IP ထုတ်ပေးသော ကန့်သတ်ချက်	တန်ဖိုး	ဖော်ပြချက်
'ay' operand အရင်းအမြစ်	operand_source_may	input preadder	ay ထည့်သွင်းမှုအတွက် operand အရင်းအမြစ်ကို သတ်မှတ်ပါ။ ရွေးပါ။ အကြို ထိပ်မြှောက်ကိန်းအတွက် အကြို adder module ကိုဖွင့်ရန်။ ay အတွက် ဆက်တင်များ နှင့် operand source အလိုက် တူညီရပါမည်။
'by' operand အရင်းအမြစ်	operand_source_mby	input preadder	ထည့်သွင်းခြင်းဖြင့် လုပ်ဆောင်ရန် အရင်းအမြစ်ကို သတ်မှတ်ပါ။ ရွေးချယ်ပါ။ အကြို အောက်ခြေမြှောက်ကိန်းအတွက် အကြို adder module ကိုဖွင့်ရန်။ ay အတွက် ဆက်တင်များ နှင့် operand source အလိုက် တူညီရပါမည်။
ကြိုတင်ပေါင်းထည့်သည့် လုပ်ဆောင်ချက်ကို နုတ်ရန် သတ်မှတ်ပါ။	preadder_subtract_a	မရှိ ဟုတ်ကဲ့	ရွေးချယ်ပါ။ ဟုတ်ကဲ့ ထိပ်မြှောက်ကိန်းအတွက် အကြို adder module အတွက် နုတ်ခြင်းလုပ်ငန်းကို သတ်မှတ်ရန်။ အပေါ်နှင့်အောက်ခြေမြှောက်ခြင်းအတွက် ကြိုတင်ထည့်ဝင်ဆက်တင်များသည် တူညီရပါမည်။
pre-adder b လုပ်ဆောင်ချက်ကို အနုတ်အဖြစ် သတ်မှတ်ပါ။	preadder_subtract_b	မရှိ ဟုတ်ကဲ့	ရွေးချယ်ပါ။ ဟုတ်ကဲ့ အောက်ခြေမြှောက်ကိန်းအတွက် အကြို adder module အတွက် နုတ်ခြင်းလုပ်ငန်းကို သတ်မှတ်ရန်။ အပေါ်နှင့်အောက်ခြေမြှောက်ခြင်းအတွက် ကြိုတင်ထည့်ဝင်ဆက်တင်များသည် တူညီရပါမည်။
ဒေတာ 'z' ဖွဲ့စည်းမှု
'az' ထည့်သွင်းသည့် ဘတ်စ်ကား အကျယ်	az_width	၁၀-၁၀၀	az input bus ၏ အကျယ်ကို သတ်မှတ်ပါ။(1)
မြှောက်ကိန်း၏ ထည့်သွင်းမှု 'az' ကို မှတ်ပုံတင်ပါ။	az_နာရီ	မရှိ နာရီ 0 နာရီ 1 နာရီ 2	ရွေးချယ်ပါ။ နာရီ ၃, နာရီ ၃, သို့မဟုတ် နာရီ ၃ az input register များအတွက် input clock signal ကို enable လုပ်ပြီး သတ်မှတ်ရန်။ ay နှင့် az ထည့်သွင်းမှု မှတ်ပုံတင်ခြင်းများအတွက် နာရီဆက်တင်များသည် တူညီရပါမည်။
'bz' ထည့်သွင်းသည့် ဘတ်စ်ကား အကျယ်	bz_width	၁၀-၁၀၀	bz input bus ၏ အကျယ်ကို သတ်မှတ်ပါ။(1)
မြှောက်ကိန်း၏ ထည့်သွင်းမှု 'bz' ကို မှတ်ပုံတင်ပါ။	bz_နာရီ	မရှိ နာရီ 0 နာရီ 1 နာရီ 2	ရွေးချယ်ပါ။ နာရီ ၃, နာရီ ၃, သို့မဟုတ် နာရီ ၃ bz input registers အတွက် input clock signal ကိုဖွင့်ပြီး သတ်မှတ်ရန်။ by နှင့် bz ထည့်သွင်းမှု မှတ်ပုံတင်များအတွက် နာရီဆက်တင်များသည် တူညီရပါမည်။

Internal Coefficient Tab

ကန့်သတ်ချက်	IP ထုတ်ပေးသော ကန့်သတ်ချက်	တန်ဖိုး	ဖော်ပြချက်
'ax' operand အရင်းအမြစ်	operand_source_max	ထည့်သွင်းမှု coef	ပုဆိန်ဖြည့်သွင်းဘတ်စ်အတွက် အော်ပရေတာရင်းမြစ်ကို သတ်မှတ်ပါ။ ရွေးချယ်ပါ။ coef ထိပ်တန်းမြှောက်ကိန်းအတွက် အတွင်းပိုင်းကိန်းဂဏန်းကို ဖွင့်ရန်။ ရွေးချယ်ပါ။ မရှိ အတွက် မြှောက်ကိန်း၏ 'ပုဆိန်' ထည့်သွင်းခြင်းကို မှတ်ပုံတင်ပါ။ အတွင်းဘက်ကိန်း အင်္ဂါရပ်ကို ဖွင့်သောအခါ ကန့်သတ်ချက်။

ကန့်သတ်ချက်	IP ထုတ်ပေးသော ကန့်သတ်ချက်	တန်ဖိုး	ဖော်ပြချက်
			ax နှင့် bx operand source အတွက် ဆက်တင်များသည် တူညီရပါမည်။
'bx' operand အရင်းအမြစ်	operand_source_mbx	ထည့်သွင်းမှု coef	bx input bus အတွက် operand source ကို သတ်မှတ်ပါ။ ရွေးပါ။ coef ထိပ်တန်းမြှောက်ကိန်းအတွက် အတွင်းပိုင်းကိန်းဂဏန်းကို ဖွင့်ရန်။ ရွေးချယ်ပါ။ မရှိ အတွက် မြှောက်ကိန်း၏ ထည့်သွင်းမှု 'bx' ကို မှတ်ပုံတင်ပါ။ အတွင်းဘက်ကိန်း အင်္ဂါရပ်ကို ဖွင့်သောအခါ ကန့်သတ်ချက်။ ax နှင့် bx operand source အတွက် ဆက်တင်များသည် တူညီရပါမည်။
'coefsel' Input Register Configuration
မြှောက်ကိန်း၏ ထည့်သွင်းမှု 'coefsela' ကို မှတ်ပုံတင်ပါ။	coef_sel_a_clock	မရှိ နာရီ 0 နာရီ 1 နာရီ 2	ရွေးချယ်ပါ။ နာရီ ၃, နာရီ ၃, သို့မဟုတ် နာရီ ၃ coefsela input registers အတွက် input clock signal ကိုဖွင့်ပြီး သတ်မှတ်ရန်။
မြှောက်ကိန်း၏ ထည့်သွင်းမှု 'coefselb' ကို မှတ်ပုံတင်ပါ။	coef_sel_b_clock	မရှိ နာရီ 0 နာရီ 1 နာရီ 2	ရွေးချယ်ပါ။ နာရီ ၃, နာရီ ၃, သို့မဟုတ် နာရီ ၃ coefselb input registers အတွက် input clock signal ကိုဖွင့်ပြီး သတ်မှတ်ရန်။
Coefficient Storage Configuration
coef_a_0–7	coef_a_0–7	ကိန်းပြည့်	ပုဆိန်ထည့်သွင်းသည့်ဘတ်စ်အတွက် ဖော်ကိန်းတန်ဖိုးများကို သတ်မှတ်ပါ။ 18-bit လည်ပတ်မှုမုဒ်အတွက်၊ အများဆုံးထည့်သွင်းမှုတန်ဖိုးမှာ 218 – 1 ဖြစ်သည်။ 27-bit လုပ်ဆောင်ချက်အတွက်၊ အမြင့်ဆုံးတန်ဖိုးမှာ 227 – 1 ဖြစ်သည်။
coef_b_0–7	coef_b_0–7	ကိန်းပြည့်	bx အဝင်ဘတ်စ်အတွက် ဖော်ကိန်းတန်ဖိုးများကို သတ်မှတ်ပါ။

Accumulator/Output Cascade တဘ်

ကန့်သတ်ချက်	IP ထုတ်ပေးသော ကန့်သတ်ချက်	တန်ဖိုး	ဖော်ပြချက်
'စုဆောင်းခြင်း' ဆိပ်ကမ်းကို ဖွင့်ပါ။	enable_accumulate	မရှိ ဟုတ်ကဲ့	ရွေးချယ်ပါ။ ဟုတ်ကဲ့ ဖွင့်ရန် accumulator ဆိပ်ကမ်း။
'negate' port ကိုဖွင့်ပါ။	enable_negate	မရှိ ဟုတ်ကဲ့	ရွေးချယ်ပါ။ ဟုတ်ကဲ့ ဖွင့်ရန် negate ဆိပ်ကမ်း။
'loadconst' ဆိပ်ကမ်းကို ဖွင့်ပါ။	enable_loadconst	မရှိ ဟုတ်ကဲ့	ရွေးချယ်ပါ။ ဟုတ်ကဲ့ ဖွင့်ရန် loadconst ဆိပ်ကမ်း။
accumulator ၏ ထည့်သွင်းမှု 'accumulate' ကို မှတ်ပုံတင်ပါ။	စုပုံ_နာရီ	မရှိ နာရီ 0 နာရီ 1 နာရီ 2	ရွေးချယ်ပါ။ နာရီ ၃ , နာရီ ၃, သို့မဟုတ် နာရီ ၃ စုပြုံထည့်သွင်းမှုစာရင်းများအတွက် input clock signal ကိုဖွင့်ပြီးသတ်မှတ်ရန်။

ကန့်သတ်ချက်	IP ထုတ်ပေးသော ကန့်သတ်ချက်	တန်ဖိုး	ဖော်ပြချက်
accumulator ၏ ထည့်သွင်းမှု 'loadconst' ကို မှတ်ပုံတင်ပါ။	load_const_နာရီ	မရှိ နာရီ 0 နာရီ 1 နာရီ 2	ရွေးချယ်ပါ။ နာရီ ၃, နာရီ ၃, သို့မဟုတ် နာရီ ၃ loadconst input registers အတွက် input clock signal ကိုဖွင့်ပြီး သတ်မှတ်ရန်။
adder ယူနစ်၏ ထည့်သွင်းမှု 'negate' ကို မှတ်ပုံတင်ပါ။	ငြင်းချက်_နာရီ	မရှိ နာရီ 0 နာရီ 1 နာရီ 2	ရွေးချယ်ပါ။ နာရီ ၃, နာရီ ၃, သို့မဟုတ် နာရီ ၃ negate input register များအတွက် input clock signal ကို enable လုပ်ပြီး သတ်မှတ်ရန်။
double accumulator ကိုဖွင့်ပါ။	enable_double_accum	မရှိ ဟုတ်ကဲ့	ရွေးချယ်ပါ။ ဟုတ်ကဲ့ double accumulator feature ကိုဖွင့်ရန်။
ကြိုတင်သတ်မှတ်ကိန်းသေ၏ N တန်ဖိုး	load_const_value	0 – 63	ကြိုတင်သတ်မှတ်ထားသော ကိန်းသေတန်ဖိုးကို သတ်မှတ်ပါ။ ဤတန်ဖိုးသည် 2 ဖြစ်နိုင်သည်။N ဘယ်မှာလဲ။ N ကြိုတင်သတ်မှတ်ထားသော ကိန်းသေတန်ဖိုးဖြစ်သည်။
ကွင်းဆက်ဆိပ်ကမ်းကို ဖွင့်ပါ။	အသုံးပြုရန်_chainadder	မရှိ ဟုတ်ကဲ့	ရွေးချယ်ပါ။ ဟုတ်ကဲ့ output cascade module နှင့် chainin input bus ကိုဖွင့်ရန်။ Output cascade လုပ်ဆောင်ချက်ကို ပံ့ပိုးမထားပါ။ m18×18_အပြည့် လည်ပတ်မှုမုဒ်။
လိုင်းခွဲဆိပ်ကမ်းကိုဖွင့်ပါ။	gui_chainout_enable	မရှိ ဟုတ်ကဲ့	ရွေးချယ်ပါ။ ဟုတ်ကဲ့ chainout output bus ကိုဖွင့်ရန်။ Output cascade လုပ်ဆောင်ချက်ကို ပံ့ပိုးမထားပါ။ m18×18_အပြည့် လည်ပတ်မှုမုဒ်။

ပိုက်လိုင်းတက်ဘ်

ကန့်သတ်ချက်	IP ထုတ်ပေးသော ကန့်သတ်ချက်	တန်ဖိုး	ဖော်ပြချက်
input data signal (x/y/z/coefsel) တွင် input pipeline register ကို ထည့်ပါ	အဝင်_ပိုက်လိုင်း_နာရီ	မရှိ နာရီ 0 နာရီ 1 နာရီ 2	ရွေးချယ်ပါ။ နာရီ ၃, နာရီ ၃, သို့မဟုတ် နာရီ ၃ x၊ y၊ z၊ coefsela နှင့် coefselb ပိုက်လိုင်းထည့်သွင်းမှု မှတ်ပုံတင်ခြင်းများအတွက် အဝင်နာရီအချက်ပြမှုကို ဖွင့်ပြီး သတ်မှတ်ရန်။
'sub' data signal သို့ input pipeline register ကို ထည့်ပါ။	sub_pipeline_နာရီ	မရှိ နာရီ 0 နာရီ 1 နာရီ 2	ရွေးချယ်ပါ။ နာရီ ၃, နာရီ ၃, သို့မဟုတ် နာရီ ၃ sub pipeline input register အတွက် input clock signal ကိုဖွင့်ပြီး သတ်မှတ်ရန်။ (2)
ဒေတာအချက်ပြမှုတွင် ထည့်သွင်းသည့်ပိုက်လိုင်း မှတ်ပုံတင်ခြင်းကို ထည့်ပါ။	accum_pipeline_clock	မရှိ နာရီ 0 နာရီ 1 နာရီ 2	ရွေးချယ်ပါ။ နာရီ ၃, နာရီ ၃, သို့မဟုတ် နာရီ ၃ စုပြုံပိုက်လိုင်းထည့်သွင်းခြင်းမှတ်ပုံတင်ခြင်းအတွက် အဝင်နာရီအချက်ပြကို ဖွင့်ပြီး သတ်မှတ်ရန်။(2)
'loadconst' ဒေတာအချက်ပြမှုတွင် ထည့်သွင်းသည့်ပိုက်လိုင်း မှတ်ပုံတင်ခြင်းကို ထည့်ပါ။	load_const_pipeline_clock	မရှိ နာရီ 0 နာရီ 1 နာရီ 2	ရွေးချယ်ပါ။ နာရီ ၃, နာရီ ၃, သို့မဟုတ် နာရီ ၃ loadconst pipeline input register အတွက် input clock signal ကိုဖွင့်ပြီး သတ်မှတ်ရန်။(2)
'negate' data signal သို့ input pipeline register ကို ထည့်ပါ။	negate_pipeline_clock	မရှိ နာရီ 0 နာရီ 1 နာရီ 2	ရွေးချယ်ပါ။ နာရီ ၃, နာရီ ၃, သို့မဟုတ် နာရီ ၃ negate pipeline input register အတွက် input clock signal ကိုဖွင့်ပြီး သတ်မှတ်ရန်။(2)

လုပ်ဆောင်ချက်မုဒ်တစ်ခုအတွက် အများဆုံးထည့်သွင်းဒေတာ အကျယ်
ဇယားတွင် သတ်မှတ်ထားသည့်အတိုင်း x၊ y နှင့် z ထည့်သွင်းမှုများအတွက် ဒေတာအကျယ်ကို စိတ်ကြိုက်ပြင်ဆင်နိုင်သည်။

ရွေ့လျားထိန်းချုပ်မှုအချက်ပြမှုများအတွက် ပိုက်လိုင်းထည့်သွင်းမှုစာရင်းအားလုံးတွင် တူညီသောနာရီဆက်တင်ရှိရပါမည်။

လည်ပတ်မှုမုဒ်	အများဆုံး ထည့်သွင်းဒေတာ အကျယ်
	ax	ay	az	bx	by	bz
Pre-adder သို့မဟုတ် Internal Coefficient မပါဘဲ
m18×18_အပြည့်	၁၈ (လက်မှတ်ရေးထိုး)၊ 18 (လက်မှတ်မထိုး)	၁၈ (လက်မှတ်ရေးထိုး)၊ ၁၈ (လက်မှတ်မထိုး)၊	အသုံးမပြုပါ။	၁၈ (လက်မှတ်ရေးထိုး)၊ 18 (လက်မှတ်မထိုး)	၁၈ (လက်မှတ်ရေးထိုး)၊ 18 (လက်မှတ်မထိုး)	အသုံးမပြုပါ။
m18×18_sumof2
m18×18_systolic
m18×18_plus36
m27×27	၁၈ (လက်မှတ်ရေးထိုး)၊ ၁၈ (လက်မှတ်မထိုး)၊		အသုံးမပြုပါ။
Pre-adder အင်္ဂါရပ်ဖြင့်သာ
m18×18_အပြည့်	၁၈ (လက်မှတ်ရေးထိုး)၊ ၁၈ (လက်မှတ်မထိုး)၊
m18×18_sumof2
m18×18_systolic
m27×27	၁၈ (လက်မှတ်ရေးထိုး)၊ 27 (လက်မှတ်မထိုး)	၁၈ (လက်မှတ်ရေးထိုး)၊ ၁၈ (လက်မှတ်မထိုး)၊		အသုံးမပြုပါ။
Internal Coefficient Feature ဖြင့်သာ
m18×18_အပြည့်	အသုံးမပြုပါ။	၁၈ (လက်မှတ်ရေးထိုး)၊ ၁၈ (လက်မှတ်မထိုး)၊	အသုံးမပြုပါ။		၁၈ (လက်မှတ်ရေးထိုး)၊ 18 (လက်မှတ်မထိုး)	အသုံးမပြုပါ။
m18×18_sumof2
m18×18_systolic
m27×27		၁၈ (လက်မှတ်ရေးထိုး)၊ ၁၈ (လက်မှတ်မထိုး)၊			အသုံးမပြုပါ။

Functional Description

Cyclone 10 GX Native Fixed Point DSP IP core တွင် ဗိသုကာလက်ရာ ၂ ခု ပါ၀င်ပါသည်။ 2 × 18 အမြှောက်နှင့် 18 × 27 အမြှောက်။ Cyclone 27 GX Native Fixed Point DSP IP core ၏ instantiation တစ်ခုစီသည် ရွေးချယ်ထားသော လုပ်ငန်းလည်ပတ်မှုမုဒ်များပေါ်မူတည်၍ ဗိသုကာလက်ရာ 10 ခုအနက် 1 ခုကိုသာ ထုတ်ပေးပါသည်။ သင့်အပလီကေးရှင်းတွင် ရွေးချယ်နိုင်သော မော်ဂျူးများကို ဖွင့်နိုင်သည်။

ဆက်စပ်အချက်အလက်
Intel Cyclone 10 GX စက်ကိရိယာများအခန်း၊ Intel Cyclone 10 GX Core Fabric နှင့် အထွေထွေရည်ရွယ်ချက် I/Os လက်စွဲစာအုပ်ရှိ ကွဲပြားနိုင်သော တိကျသော DSP Blocks များ။

လည်ပတ်မှုမုဒ်များ

Cyclone 10 GX Native Fixed Point DSP IP core သည် လုပ်ငန်းဆောင်ရွက်မှုမုဒ် 5 ခုကို ပံ့ပိုးပေးသည်-

• 18×18 Full Mode ပါ။
• 18 မုဒ်၏ 18 × 2 ပေါင်း
• 18 × 18 Plus သည် 36 မုဒ်
• 18×18 Systolic မုဒ်
• 27×27 မုဒ်

18×18 Full Mode ပါ။
18 × 18 အပြည့်မုဒ်အဖြစ် ပြင်ဆင်သတ်မှတ်လိုက်သောအခါ၊ Cyclone 10 GX Native Fixed Point DSP IP core သည် သီးခြားလွတ်လပ်သော 18 (လက်မှတ်မထိုးထားသော/လက်မှတ်မထိုးထားသော) × 19 (လက်မှတ်ထိုး) သို့မဟုတ် 18 နှစ်ခုအဖြစ် လုပ်ဆောင်ပါသည်။
(လက်မှတ်မထိုး/လက်မှတ်မထိုးထားသော) × 18 (လက်မှတ်မထိုးထားသော) ကိန်းဂဏန်းများသည် 37-ဘစ်အထွက်နှင့်အတူ။ ဤမုဒ်သည် အောက်ပါညီမျှခြင်းများကို အကျုံးဝင်သည်-

• ရလဒ် = ax * ay
• ရလဒ် = bx * အားဖြင့်

18×18 Full Mode Architecture

18 မုဒ်၏ 18 × 2 ပေါင်း
မုဒ် 18 ခု၏ 18 × 2 ပေါင်းလဒ်တွင်၊ Cyclone 10 GX Native Fixed Point DSP IP core သည် ထိပ်နှင့်အောက်ခြေ အမြှောက်များကိုဖွင့်ပေးပြီး မြှောက်ကိန်း 2 ခုကြားရှိ ပေါင်းခြင်း သို့မဟုတ် နုတ်ခြင်းမှ ရလဒ်ကိုထုတ်ပေးသည်။ sub-dynamic ထိန်းချုပ်မှု signal သည် ပေါင်းထည့်ခြင်း သို့မဟုတ် နုတ်ခြင်းဆိုင်ရာ လုပ်ဆောင်ချက်များကို လုပ်ဆောင်ရန် ပေါင်းထည့်ခြင်းကို ထိန်းချုပ်သည်။ Cyclone 10 GX Native Fixed Point DSP IP core ၏ရလဒ်ထွက်ရှိမှုအကျယ်သည် accumulator/output cascade ကိုဖွင့်သောအခါ 64 bits အထိ ပံ့ပိုးပေးနိုင်သည်။ ဤမုဒ်သည် ရလဒ် =[±(ax * ay) + (bx * by)] ၏ ညီမျှခြင်းကို သက်ရောက်သည်။

18 Mode Architecture ၏ 18 × 2 ပေါင်း

18 × 18 Plus သည် 36 မုဒ်
18 × 18 Plus 36 မုဒ်အဖြစ် ပြင်ဆင်သတ်မှတ်လိုက်သောအခါ၊ Cyclone 10 GX Native Fixed Point DSP IP core သည် ထိပ်တန်းမြှောက်ကိန်းကိုသာ ဖွင့်ပေးသည်။ ဤမုဒ်သည် resulta = (ax * ay) + concatenate(bx[17:0],by[17:0]) ၏ ညီမျှခြင်းကို သက်ရောက်သည်။

18×18 Plus သည် 36 Mode Architecture ဖြစ်သည်။

ဤမုဒ်ကိုအသုံးပြုသောအခါ အောက်ခြေအမြှောက်များ y operand အတွက် ကိုယ်စားပြုဖော်မတ်ကို သင်သတ်မှတ်ရပါမည်။ input bus သည် ဤမုဒ်တွင် 36-bit ထက်နည်းသောအခါ၊ သင်သည် 36-bit input ကိုဖြည့်ရန်အတွက် လိုအပ်သော signed extension ကိုပေးရန်လိုအပ်ပါသည်။

36×18 Plus 18 မုဒ်တွင် 36-bit ထက်နည်းသော Operand ကိုအသုံးပြုခြင်း။
ဒီ example သည် Cyclone 10 GX Native Fixed Point DSP IP core ကို 18 × 18 Plus 36 လုပ်ငန်းလည်ပတ်မှုမုဒ်ကို အသုံးပြုရန်အတွက် 12 (binary) အစား 101010101010 (binary) ကို လက်မှတ်ရေးထိုးထားသော 36-bit ဒေတာထည့်သွင်းနည်းကို ပြသထားသည်။

1. အောက်ခြေမြှောက်ကိန်း x operand အတွက် ကိုယ်စားပြုဖော်မတ်ကို သတ်မှတ်ပါ- လက်မှတ်ထိုးရန်။
2. အောက်ခြေမြှောက်ကိန်း y operand အတွက် ကိုယ်စားပြုဖော်မတ်ကို သတ်မှတ်ပါ- လက်မှတ်မထိုးရန်။
3. 'bx' ထည့်သွင်းသည့် ဘတ်စ်ကား အကျယ်ကို 18 သို့ သတ်မှတ်ပါ။
4. 'by' input bus width ကို 18 သို့ သတ်မှတ်ပါ။
5. bx input bus သို့ '111111111111111111' ၏ဒေတာကို ပေးပါ။
6. ထည့်သွင်းဘတ်စ်ကားဖြင့် '111111101010101010' ၏ဒေတာကို ပေးပါ။

18×18 Systolic မုဒ်
18 × 18 systolic လည်ပတ်မှုမုဒ်များတွင်၊ Cyclone 10 GX Native Fixed Point DSP IP core သည် ထိပ်နှင့်အောက်ခြေအမြှောက်များကိုဖွင့်ပေးသည်၊ ထိပ်မြှောက်ကိန်းအတွက် input systolic register နှင့် input signals များရှိ ကွင်းဆက်အတွက် systolic register တစ်ခု။ output cascade ကိုဖွင့်သောအခါ၊ ဤမုဒ်သည် ရလဒ်ထွက်ရှိမှုအကျယ် 44 bits ကို ပံ့ပိုးပေးသည်။ output cascade မပါဘဲ accumulator အင်္ဂါရပ်ကို သင်ဖွင့်သောအခါ၊ သင်သည် ရလဒ်ထွက်ရှိမှုအကျယ်ကို 64 bits အထိ configure လုပ်နိုင်ပါသည်။

18×18 Systolic Mode Architecture

27×27 မုဒ်
27 × 27 မုဒ်များအဖြစ် ပြင်ဆင်သတ်မှတ်သောအခါ၊ Cyclone 10 GX Native Fixed Point DSP IP core သည် 27(လက်မှတ်ထိုး/လက်မှတ်မထိုးထားသော) × 27(လက်မှတ်ထိုး/လက်မှတ်မထိုးထားသော) မြှောက်ခြင်းကို ဖွင့်ပေးသည်။ အထွက်ဘတ်စ်သည် accumulator/output cascade ကိုဖွင့်ထားသဖြင့် 64 bits အထိ ပံ့ပိုးနိုင်သည်။ ဤမုဒ်သည် resulta = ax * ay ၏ ညီမျှခြင်းကို သက်ရောက်သည်။

27×27 မုဒ်ဗိသုကာ

optional မော်ဂျူးများ

Cyclone 10 GX Native Fixed Point DSP IP Core တွင် ရရှိနိုင်သော ရွေးချယ်နိုင်သော မော်ဂျူးများမှာ-

• ထည့်သွင်းခြင်း
• ကြိုတင်စာရင်းသွင်းမှုများ
• Internal Coefficient
• Accumulator နှင့် output cascade
• ပိုက်လိုင်းစာရင်းများ

ထည့်သွင်းရန် Cascade
Input cascade အင်္ဂါရပ်ကို ay နှင့် input bus ဖြင့် ပံ့ပိုးထားသည်။ 'ay' ထည့်သွင်းမှုအား Yes အတွက် Enable input cascade ကို သတ်မှတ်သောအခါ၊ Cyclone 10 GX Native Fixed Point DSP IP core သည် ay input bus အစား scan input signals များမှ input များကို ယူပါမည်။ 'by' input ကို Yes အတွက် Enable input cascade ကို သတ်မှတ်သောအခါ၊ Cyclone 10 GX Native Fixed Point DSP IP core သည် input bus အစား ay input bus မှ inputs များကို ယူပါမည်။

အပလီကေးရှင်း၏မှန်ကန်မှုအတွက် ay နှင့်/သို့မဟုတ် input cascade ကိုဖွင့်သည့်အခါတိုင်း ထည့်သွင်းရန် အကြံပြုထားသည်။

input register နှင့် output register အကြား latency လိုအပ်ချက်နှင့် ကိုက်ညီရန် နှောင့်နှေးသော မှတ်ပုံတင်မှုများကို သင်ဖွင့်နိုင်သည်။ core တွင် နှောင့်နှေးမှုစာရင်း 2 ခုရှိသည်။ အောက်ခြေ နှောင့်နှေးမှု မှတ်ပုံတင်ခြင်းကို စကင်ဖတ်အထွက်ပေါက်များ အတွက် အသုံးပြုထားသော်လည်း ထိပ်တန်း နှောင့်နှေးမှု မှတ်ပုံတင်ခြင်းကို ay သို့မဟုတ် စကင်န်အဝင် အပေါက်များ အတွက် အသုံးပြုပါသည်။ ဤနှောင့်နှေးမှုစာရင်းသွင်းမှုများကို 18 × 18 အပြည့်အဝမုဒ်၊ 18 မုဒ်၏ 18 × 2 ပေါင်းစုများနှင့် 18 × 18 systolic မုဒ်များတွင် ပံ့ပိုးထားပါသည်။

ကြိုတင်ထည့်ပါ။

pre-adder ကို အောက်ပါ configurations များတွင် configure လုပ်နိုင်ပါသည်။

• အမှီအခိုကင်းသော 18-bit (လက်မှတ်ထိုး/လက်မှတ်မထိုးထားသော) အကြို addder နှစ်ခု။
• 26-bit အကြို adder တစ်ခု။

18 × 18 အမြှောက်မုဒ်များတွင် အကြို adder ကို သင်ဖွင့်သောအခါ၊ ay နှင့် az ကို ထိပ်ပိုင်းကြိုတင် adder သို့ အဝင်ဘတ်စ်အဖြစ် အသုံးပြုပြီး by နှင့် bz ကို အောက်ခြေ pre-ader ဆီသို့ input bus အဖြစ်အသုံးပြုသည်။ 27 × 27 အမြှောက်မုဒ်တွင် အကြို adder ကို သင်ဖွင့်သောအခါ၊ ay နှင့် az ကို pre-adder သို့ ထည့်သွင်းသည့်ဘတ်စ်အဖြစ် အသုံးပြုသည်။ အကြို adder သည် ပေါင်းခြင်း နှင့် နုတ်ခြင်း လုပ်ဆောင်ချက်များကို ပံ့ပိုးပေးသည် ။ တူညီသော DSP ပိတ်ဆို့ခြင်းအတွင်း ကြိုတင်ထည့်ထားသော နှစ်ခုလုံးကို အသုံးပြုသောအခါ၊ ၎င်းတို့သည် တူညီသောလုပ်ဆောင်မှုအမျိုးအစား (ပေါင်းထည့်ခြင်း သို့မဟုတ် နုတ်ခြင်း) ကို မျှဝေရပါမည်။

Internal Coefficient
အတွင်းကိန်းဂဏန်းသည် 18-ဘစ်နှင့် 27-ဘစ်မုဒ်များတွင် မြှောက်ကိန်းများအတွက် ကိန်းသေကိန်းသေရှစ်ခုအထိ ပံ့ပိုးပေးနိုင်သည်။ အတွင်းဖက်ကိန်း အင်္ဂါရပ်ကို သင်ဖွင့်သောအခါ၊ ဖော်ကိန်း ဘီလ်ဆစ်ဆာ၏ ရွေးချယ်မှုကို ထိန်းချုပ်ရန် အဝင်ဘတ်စ်နှစ်ခုကို ထုတ်ပေးမည်ဖြစ်သည်။ coefsela input bus ကို ထိပ်မြှောက်ကိန်းအတွက် ကြိုတင်သတ်မှတ်ထားသော coefficients များကို ရွေးချယ်ရန်အတွက် အသုံးပြုပြီး အောက်ခြေမြှောက်ကိန်းအတွက် ကြိုတင်သတ်မှတ်ထားသော coefficients ကို ရွေးချယ်ရန်အတွက် counsel input bus ကို အသုံးပြုပါသည်။

အတွင်းဖက်ကိန်း သိုလှောင်မှုသည် ဒိုင်းနမစ်ဖြင့် ထိန်းချုပ်နိုင်သော ကိန်းဂဏန်းတန်ဖိုးများကို မပံ့ပိုးပါ၊ ထိုသို့သော လုပ်ဆောင်ချက်ကို လုပ်ဆောင်ရန် ပြင်ပကိန်းဂဏန်း သိုလှောင်မှု လိုအပ်ပါသည်။

Accumulator နှင့် Output Cascade

အောက်ပါလုပ်ဆောင်ချက်များကိုလုပ်ဆောင်ရန် accumulator module ကိုဖွင့်ထားနိုင်သည်-

• ပေါင်းထည့်ခြင်း သို့မဟုတ် နုတ်ခြင်းလုပ်ငန်း
• 2N ၏ စဉ်ဆက်မပြတ်တန်ဖိုးကို အသုံးပြု၍ ဘက်လိုက်လှည့်ပတ်မှု
• Dual channel စုဆောင်းခြင်း။

ပေါင်းစုကိရိယာ၏ ပေါင်းထည့်ခြင်း သို့မဟုတ် နုတ်ခြင်းလုပ်ဆောင်ချက်ကို ဒိုင်းနမစ်ကျကျလုပ်ဆောင်ရန်၊ နီဂတ်ထည့်သွင်းခြင်းအချက်ပြမှုကို ထိန်းချုပ်ပါ။ ဘက်လိုက်မှုရှိသော လှည့်ခြင်းလုပ်ဆောင်မှုတစ်ခုအတွက်၊ စုစည်းမှု module ကိုမဖွင့်မီ ကြိုတင်သတ်မှတ်ထားသည့်ကိန်းသေ၏ ကန့်သတ်ဘောင် N တန်ဖိုးသို့ ကိန်းပြည့်တစ်ခုကို သတ်မှတ်ခြင်းဖြင့် သင်သည် 2N ၏ ကြိုတင်သတ်မှတ်ကိန်းသေတစ်ခုကို သတ်မှတ်၍ တင်နိုင်သည်။ ကိန်းပြည့် N သည် 64 ထက်နည်းရမည်။ loadconst အချက်ပြမှုကို ထိန်းချုပ်ခြင်းဖြင့် ကြိုတင်သတ်မှတ်ထားသောကိန်းသေ၏အသုံးပြုမှုကို dynamically enable သို့မဟုတ် disable လုပ်နိုင်သည်။ ဤလုပ်ဆောင်ချက်ကို accumulator တုံ့ပြန်မှုလမ်းကြောင်းသို့ အဝိုင်းတန်ဖိုးကို တက်ကြွစွာ ရောနှောခြင်းအဖြစ် သင်အသုံးပြုနိုင်ပါသည်။ တင်ထားသော ကုန်ကျစရိတ်နှင့် စုဆောင်းထားသော အချက်ပြအသုံးပြုမှုသည် အပြန်အလှန် သီးသန့်ဖြစ်သည်။

နှစ်ဆစုဆောင်းခြင်းကိုလုပ်ဆောင်ရန် ပါရာမီတာကို Enable double accumulator ကိုအသုံးပြု၍ double accumulator register ကိုဖွင့်နိုင်သည်။ accumulator module သည် chaining input port နှင့် chain-out output port ကိုဖွင့်ခြင်းဖြင့် ပေါင်းထည့်ခြင်း သို့မဟုတ် နုတ်ခြင်းလုပ်ငန်းဆောင်တာများအတွက် DSP blocks အများအပြားကို ချိတ်ဆက်ခြင်းကို ပံ့ပိုးပေးနိုင်ပါသည်။ 18 × 18 systolic မုဒ်တွင်၊ ကွင်းဆက်အဝင်ဘတ်စ်နှင့် ကွင်းဆက်အထွက်ဘတ်စ်၏ 44-ဘစ်ကိုသာ အသုံးပြုပါမည်။ သို့သော်၊ အဝင်ဘတ်စ်ရှိ 64-bit ကွင်းဆက်အားလုံးကို ရှေ့ DSP ပိတ်ဆို့ခြင်းမှ အထွက်ဘတ်စ်ကားနှင့် ချိတ်ဆက်ရပါမည်။

ပိုက်လိုင်းမှတ်ပုံတင်

Cyclone 10 GX Native Fixed Point DSP IP core သည် ပိုက်လိုင်းမှတ်ပုံတင်ခြင်း အဆင့်တစ်ခုတည်းကို ပံ့ပိုးပေးသည်။ ပိုက်လိုင်းမှတ်ပုံတင်ခြင်းတွင် ပိုက်လိုင်းမှတ်ပုံတင်မှုများကို ပြန်လည်သတ်မှတ်ရန် နာရီရင်းမြစ် ၃ ခုအထိ ပံ့ပိုးပေးပါသည်။ ပိုက်လိုင်း မှတ်ပုံတင်ခြင်း ငါးခုရှိသည်။

• data input bus ပိုက်လိုင်း မှတ်ပုံတင်
• sub dynamic control signal ပိုက်လိုင်း မှတ်ပုံတင်ခြင်း။
• ဒိုင်းနမစ်ထိန်းချုပ်မှု အချက်ပြ ပိုက်လိုင်း မှတ်ပုံတင်ခြင်းကို နုတ်ပယ်ခြင်း။
• ဒိုင်းနမစ်ထိန်းချုပ်မှုအချက်ပြပိုက်လိုင်းစုဆောင်းမှတ်ပုံတင်
• loadconst ရွေ့လျားထိန်းချုပ်မှုပိုက်လိုင်း မှတ်ပုံတင်ခြင်း။

ဒေတာအဝင်ဘတ်စ် ပိုက်လိုင်းတစ်ခုစီကို ဖွင့်ရန် သင်ရွေးချယ်နိုင်ပြီး တက်ကြွထိန်းချုပ်မှုအချက်ပြ ပိုက်လိုင်းကို လွတ်လပ်စွာ မှတ်ပုံတင်သည်။ သို့သော်လည်း ဖွင့်ထားသည့် ပိုက်လိုင်း မှတ်ပုံတင်အားလုံးသည် တူညီသော နာရီရင်းမြစ်ကို အသုံးပြုရပါမည်။

နာရီအစီအစဉ်

Cyclone 10 GX Native Fixed Point DSP IP core ရှိ Cyclone 0 GX တွင် အဝင်၊ ပိုက်လိုင်းနှင့် အထွက်မှတ်ပုံများသည် နာရီရင်းမြစ်/ဖွင့်ခြင်း သုံးခုနှင့် အကွဲကွဲအပြားပြားရှင်းလင်းမှုများကို ပံ့ပိုးပေးပါသည်။ ထည့်သွင်းမှု မှတ်ပုံတင်အားလုံးသည် aclr[1] ကို အသုံးပြုပြီး ပိုက်လိုင်းနှင့် အထွက်စာရင်းများအားလုံးကို aclr[10] ကို အသုံးပြုသည်။ မှတ်ပုံတင်ခြင်းအမျိုးအစားတစ်ခုစီသည် နာရီရင်းမြစ်သုံးခုအနက်မှ တစ်ခုကို ရွေးချယ်နိုင်ပြီး နာရီအချက်ပြမှုများကို ဖွင့်နိုင်သည်။ Cyclone 18 GX Native Fixed Point DSP IP core ကို 18 × XNUMX systolic လည်ပတ်မှုမုဒ်သို့ ပြင်ဆင်သတ်မှတ်သောအခါ၊ Intel Quartus Prime ဆော့ဖ်ဝဲလ်သည် input systolic register နှင့် chain systolic register clock ရင်းမြစ်ကို output register နှင့် internally clock source အဖြစ် သတ်မှတ်ပေးမည်ဖြစ်ပါသည်။

double accumulator အင်္ဂါရပ်ကို သင်ဖွင့်သောအခါ၊ Intel Quartus Prime ဆော့ဖ်ဝဲလ်သည် နှစ်ထပ်စုပေါင်းစာရင်းသွင်းသည့်နာရီရင်းမြစ်ကို အထွက်စာရင်းသွင်းသည့်အတွင်းတွင် တူညီသောနာရီရင်းမြစ်အဖြစ် သတ်မှတ်ပေးမည်ဖြစ်သည်။

နာရီအစီအစဉ် ကန့်သတ်ချက်များ
ဤတက်ဘ်သည် မှတ်ပုံတင်ချိန်နာရီ အစီအစဉ်အားလုံးအတွက် သင်လျှောက်ထားရမည့် ကန့်သတ်ချက်များကို ပြသည်။

အခြေအနေ	ကန့်သတ်ချက်
pre-adder ကိုဖွင့်သောအခါ	ay နှင့် az ထည့်သွင်းမှု မှတ်ပုံတင်ခြင်းများအတွက် နာရီရင်းမြစ်သည် တူညီရပါမည်။

	by နှင့် bz ထည့်သွင်းမှု မှတ်ပုံတင်များအတွက် နာရီရင်းမြစ်သည် တူညီရပါမည်။
ပိုက်လိုင်း မှတ်ပုံတင်ခြင်းကို ဖွင့်သောအခါ	ပိုက်လိုင်း မှတ်ပုံတင်အားလုံးအတွက် နာရီရင်းမြစ်သည် တူညီရပါမည်။
input တစ်ခုခုမှ dynamic control signals များအတွက် register လုပ်သောအခါ	အခွဲ၊ စုပုံ၊ loadconst နှင့် negate အတွက် ထည့်သွင်းမှုစာရင်းများအတွက် နာရီရင်းမြစ်သည် တူညီရပါမည်။

Cyclone 10 GX Native Fixed Point DSP IP Core Signals

အောက်ပါပုံသည် Cyclone 10 GX Native Fixed Point DSP IP core ၏ အဝင်နှင့်အထွက် အချက်ပြမှုများကို ပြသသည်။

Cyclone 10 GX Native Fixed Point DSP IP Core Signals

ဒေတာထည့်သွင်းခြင်းအချက်ပြမှုများ

အချက်ပြအမည်	ရိုက်ပါ။	အကျယ်	ဖော်ပြချက်
ပုဆိန်[]	ထည့်သွင်းခြင်း။	27	ဒေတာဘတ်စ်ကို ထိပ်ဆုံးမြှောက်ကိန်းသို့ ထည့်သွင်းပါ။
အင်း[]	ထည့်သွင်းခြင်း။	27	ဒေတာဘတ်စ်ကို ထိပ်ဆုံးမြှောက်ကိန်းသို့ ထည့်သွင်းပါ။ pre-adder ကိုဖွင့်ထားသောအခါတွင်၊ ဤအချက်ပြမှုများကို ထိပ်တန်းအကြို adder သို့ ထည့်သွင်းအချက်ပြမှုများအဖြစ် လုပ်ဆောင်ပေးပါသည်။
az[]	ထည့်သွင်းခြင်း။	26	ဤအချက်များသည် ထိပ်တန်းအကြို adder သို့ အဝင်အချက်ပြမှုများဖြစ်သည်။ ကြိုတင်ထည့်သွင်းမှုအား ဖွင့်ထားမှသာ ဤအချက်ပြမှုများကို ရရှိနိုင်ပါသည်။ ဤအချက်ပြမှုများကို မရရှိနိုင်ပါ။ m18×18_plus36 လည်ပတ်မှုမုဒ်။
bx[]	ထည့်သွင်းခြင်း။	18	ဒေတာဘတ်စ်ကို အောက်ခြေမြှောက်ကိန်းသို့ ထည့်သွင်းပါ။ ဤအချက်ပြမှုများကို မရရှိနိုင်ပါ။ m27×27 လည်ပတ်မှုမုဒ်။
အားဖြင့်[]	ထည့်သွင်းခြင်း။	19	ဒေတာဘတ်စ်ကို အောက်ခြေမြှောက်ကိန်းသို့ ထည့်သွင်းပါ။ pre-adder ကိုဖွင့်ထားသောအခါ၊ ဤအချက်ပြမှုများသည် အောက်ခြေအကြို adder သို့ အဝင်အချက်ပြမှုများအဖြစ် လုပ်ဆောင်သည်။ ဤအချက်ပြမှုများကို မရရှိနိုင်ပါ။ m27×27 လည်ပတ်မှုမုဒ်။
bz[]	ထည့်သွင်းခြင်း။	18	ဤအချက်များသည် အောက်ခြေအကြို adder သို့ ထည့်သွင်းအချက်များဖြစ်သည်။ ကြိုတင်ထည့်သွင်းမှုအား ဖွင့်ထားမှသာ ဤအချက်ပြမှုများကို ရရှိနိုင်ပါသည်။ ဤအချက်ပြမှုများကို မရရှိနိုင်ပါ။ m27×27 နှင့် m18×18_plus36 လည်ပတ်မှုမုဒ်များ။

Data Output Signals များ

အချက်ပြအမည်	ရိုက်ပါ။	အကျယ်	ကြေကွဲဝမ်းနည်းခြင်း
ရလဒ်[]	အထွက်	64	ထိပ်မြှောက်ကိန်းမှ ဒေတာဘတ်စ်ကို ထုတ်ပါ။ ဤအချက်ပြမှုများသည် 37 bits အထိ ထောက်ပံ့ပေးသည်။ m18×18_အပြည့် လည်ပတ်မှုမုဒ်။
ရလဒ်[]	အထွက်	37	အောက်ခြေမြှောက်ကိန်းမှ ဒေတာဘတ်စ်ကို ထုတ်ပါ။ ဤအချက်ပြမှုများကိုသာ ရရှိနိုင်ပါသည်။ m18×18_အပြည့် လည်ပတ်မှုမုဒ်။

နာရီ၊ ဖွင့်ရန်နှင့် အချက်ပြမှုများကို ရှင်းလင်းပါ။

အချက်ပြအမည်	ရိုက်ပါ။	အကျယ်	ဖော်ပြချက်
clk[]	ထည့်သွင်းခြင်း။	3	မှတ်ပုံတင်အားလုံးအတွက် နာရီအချက်ပြမှုများကို ထည့်သွင်းပါ။ အဝင်မှတ်စုများ၊ ပိုက်လိုင်း မှတ်ပုံတင်များ သို့မဟုတ် အထွက်မှတ်ပုံတင်စာရင်းကို သတ်မှတ်ထားမှသာ ဤနာရီအချက်ပြမှုများကို ရရှိနိုင်ပါသည်။ နာရီ ၃, နာရီ ၃, သို့မဟုတ် နာရီ ၃. • clk[0] = နာရီ ၃ • clk[1] = နာရီ ၃ • clk[2] = နာရီ ၃
အီနာ[]	ထည့်သွင်းခြင်း။	3	clk[2:0] အတွက် နာရီကို ဖွင့်ပါ။ ဤအချက်ပြမှုသည် တက်ကြွနေပါသည်။ • ena[0] သည် အတွက်ဖြစ်သည်။ နာရီ ၃ • ena[1] သည် အတွက်ဖြစ်သည်။ နာရီ ၃ • ena[2] သည် အတွက်ဖြစ်သည်။ နာရီ ၃
aclr[]	ထည့်သွင်းခြင်း။	2	မှတ်ပုံတင်အားလုံးအတွက် ပြတ်ပြတ်သားသား ပြတ်ပြတ်သားသား အဝင်အချက်ပြမှုများ။ ဤအချက်ပြမှုသည် တက်ကြွနေပါသည်။ သုံးပါ။ aclr[0] input မှတ်ပုံတင်များနှင့်အသုံးပြုမှုအားလုံးအတွက် aclr[1] ပိုက်လိုင်း မှတ်ပုံတင်များနှင့် အထွက်စာရင်းအားလုံးအတွက်။ မူရင်းအတိုင်း၊ ဤအချက်ပြမှုကို ငြင်းဆိုထားသည်။

Dynamic Control Signals များ

အချက်ပြအမည်	ရိုက်ပါ။	အကျယ်	ဖော်ပြချက်
ခွဲ	ထည့်သွင်းခြင်း။	1	အောက်ခြေမြှောက်ကိန်း၏ အထွက်နှင့်အတူ ထိပ်မြှောက်ကိန်း၏ အထွက်ကို ထည့်ရန် သို့မဟုတ် နုတ်ရန် အဝင်အချက်ပြမှု။ • ထပ်လောင်းလုပ်ဆောင်မှုကို သတ်မှတ်ရန် ဤအချက်ပြမှုကို ဖယ်ထားပါ။ • နုတ်ခြင်းလုပ်ငန်းကို သတ်မှတ်ရန် ဤအချက်ကို အခိုင်အမာအတည်ပြုပါ။ မူရင်းအားဖြင့်၊ ဤအချက်ပြမှုကို ရပ်ဆိုင်းထားသည်။ သင်လုပ်ဆောင်နေချိန်အတွင်း ဤအချက်ပြမှုကို အခိုင်အမာ သို့မဟုတ် ဖျက်သိမ်းနိုင်သည်။(3)
ငြင်းဆိုသည်။	ထည့်သွင်းခြင်း။	1	ကွင်းဆက်အချက်ပြမှုများမှဒေတာနှင့်အတူ အပေါ်နှင့်အောက်ခြေမြှောက်ကိန်းများပေါင်းထည့်ရန် သို့မဟုတ် နုတ်ရန် အဝင်အချက်ပြမှု။ • ထပ်လောင်းလုပ်ဆောင်မှုကို သတ်မှတ်ရန် ဤအချက်ပြမှုကို ဖယ်ထားပါ။ • နုတ်ခြင်းလုပ်ငန်းကို သတ်မှတ်ရန် ဤအချက်ကို အခိုင်အမာအတည်ပြုပါ။ မူရင်းအားဖြင့်၊ ဤအချက်ပြမှုကို ရပ်ဆိုင်းထားသည်။ သင်လုပ်ဆောင်နေချိန်အတွင်း ဤအချက်ပြမှုကို အခိုင်အမာ သို့မဟုတ် ဖျက်သိမ်းနိုင်သည်။(3)
စုပြုံ	ထည့်သွင်းခြင်း။	1	ပေါင်းစုခြင်းအင်္ဂါရပ်ကို ဖွင့်ရန် သို့မဟုတ် ပိတ်ရန် အဝင်အချက်ပြပါ။ • စုစည်းမှုအင်္ဂါရပ်ကိုပိတ်ရန် ဤအချက်ပြမှုကို ရပ်တန့်လိုက်ပါ။ • စုစည်းကိရိယာအင်္ဂါရပ်ကိုဖွင့်ရန် ဤအချက်ပြမှုကို အခိုင်အမာ။ မူရင်းအားဖြင့်၊ ဤအချက်ပြမှုကို ရပ်ဆိုင်းထားသည်။ သင်လုပ်ဆောင်နေချိန်အတွင်း ဤအချက်ပြမှုကို အခိုင်အမာ သို့မဟုတ် ဖျက်သိမ်းနိုင်သည်။(3)
loadconst	ထည့်သွင်းခြင်း။	1	load constant အင်္ဂါရပ်ကို ဖွင့်ရန် သို့မဟုတ် ပိတ်ရန် အဝင်အချက်ပြမှု။ • load constant အင်္ဂါရပ်ကို ပိတ်ရန် ဤအချက်ပြမှုကို ဖယ်ထားပါ။ • load constant အင်္ဂါရပ်ကိုဖွင့်ရန် ဤအချက်ပြမှုကို အခိုင်အမာ။ မူရင်းအားဖြင့်၊ ဤအချက်ပြမှုကို ရပ်ဆိုင်းထားသည်။ သင်လုပ်ဆောင်နေချိန်အတွင်း ဤအချက်ပြမှုကို အခိုင်အမာ သို့မဟုတ် ဖျက်သိမ်းနိုင်သည်။(3)

Internal Coeficient Signals

အချက်ပြအမည်	ရိုက်ပါ။	အကျယ်	ဖော်ပြချက်
coefsela[]	ထည့်သွင်းခြင်း။	3	ထိပ်တန်းမြှောက်ကိန်းအတွက် အသုံးပြုသူမှသတ်မှတ်ထားသော coefficient တန်ဖိုး 8 ခုအတွက် ရွေးချယ်မှုအချက်ပြမှုများ။ ကိန်းဂဏန်းတန်ဖိုးများကို အတွင်းမှတ်ဉာဏ်တွင် သိမ်းဆည်းထားပြီး ကန့်သတ်ချက်များဖြင့် သတ်မှတ်ထားသည်။ coef_a_0 ရန် coef_a_7. • coefsela[2:0] = 000 ကို ရည်ညွှန်းသည်။ coef_a_0 • coefsela[2:0] = 001 ကို ရည်ညွှန်းသည်။ coef_a_1 • coelsela[2:0] = 010 ကို ရည်ညွှန်းသည်။ coef_a_2 • … စသဖြင့်ပေါ့။ အတွင်းဖက်ကိန်း အင်္ဂါရပ်ကို ဖွင့်ထားမှသာ ဤအချက်ပြမှုများကို ရရှိနိုင်သည်။
coefselb[]	ထည့်သွင်းခြင်း။	3	အောက်ခြေမြှောက်ကိန်းအတွက် အသုံးပြုသူမှသတ်မှတ်ထားသော coefficient တန်ဖိုး 8 ခုအတွက် ရွေးချယ်မှုအချက်ပြမှုများ။ ကိန်းဂဏန်းတန်ဖိုးများကို အတွင်းမှတ်ဉာဏ်တွင် သိမ်းဆည်းထားပြီး ကန့်သတ်ချက်များဖြင့် သတ်မှတ်ထားသည်။ coef_b_0 ရန် coef_b_7. • coefselb[2:0] = 000 ကို ရည်ညွှန်းသည်။ coef_b_0 • coefselb[2:0] = 001 ကို ရည်ညွှန်းသည်။ coef_b_1 • coelselb[2:0] = 010 ကို ရည်ညွှန်းသည်။ coef_b_2 • … စသဖြင့်ပေါ့။ အတွင်းဖက်ကိန်း အင်္ဂါရပ်ကို ဖွင့်ထားမှသာ ဤအချက်ပြမှုများကို ရရှိနိုင်သည်။

Cascade Signals များကို ထည့်သွင်းပါ။

အချက်ပြအမည်	ရိုက်ပါ။	အကျယ်	ဖော်ပြချက်
စကင်န်[]	ထည့်သွင်းခြင်း။	27	Input cascade module အတွက် ဒေတာဘတ်စ်ကို ထည့်သွင်းပါ။ ဤအချက်ပြမှုများကို ရှေ့ DSP core မှ scanout signals များသို့ ချိတ်ဆက်ပါ။
scanout[]	အထွက်	27	input cascade module ၏ အထွက်ဒေတာဘတ်စ်။ ဤအချက်ပြမှုများကို နောက် DSP core ၏ scanin signals များသို့ ချိတ်ဆက်ပါ။

Cascade Signals များထုတ်ပေးသည်။

အချက်ပြအမည်	ရိုက်ပါ။	အကျယ်	ဖော်ပြချက်
ကွင်းဆက်[]	ထည့်သွင်းခြင်း။	64	output cascade module အတွက် ဒေတာဘတ်စ်ကို ထည့်သွင်းပါ။ ဤအချက်ပြမှုများကို ရှေ့ DSP core မှ ကွင်းဆက်အချက်ပြများထံသို့ ချိတ်ဆက်ပါ။
ဆိုင်ခွဲ[]	အထွက်	64	output cascade module ၏ output data bus ။ ဤအချက်ပြမှုများကို နောက် DSP core ၏ chainin signals များသို့ ချိတ်ဆက်ပါ။

ဆိုင်ကလုန်း 10 GX ဇာတိပုံသေအမှတ် DSP IP Core အသုံးပြုသူလမ်းညွှန်အတွက် စာရွက်စာတမ်း ပြန်လည်ပြင်ဆင်မှုမှတ်တမ်း

ရက်စွဲ	ဗားရှင်း	အပြောင်းအလဲများ
နိုဝင်ဘာလ 2017	2017.11.06	ကနဦး ထုတ်ဝေမှု။

Intel ကော်ပိုရေးရှင်း။ မူပိုင်ခွင့်ကိုလက်ဝယ်ထားသည်။ Intel၊ Intel လိုဂိုနှင့် အခြားသော Intel အမှတ်အသားများသည် Intel ကော်ပိုရေးရှင်း သို့မဟုတ် ၎င်း၏လုပ်ငန်းခွဲများ၏ အမှတ်တံဆိပ်များဖြစ်သည်။ Intel သည် Intel ၏ စံအာမခံချက်နှင့်အညီ ၎င်း၏ FPGA နှင့် တစ်ပိုင်းလျှပ်ကူးပစ္စည်းထုတ်ကုန်များ၏ စွမ်းဆောင်ရည်ကို လက်ရှိသတ်မှတ်ချက်များအတိုင်း အာမခံထားသော်လည်း မည်သည့်ထုတ်ကုန်နှင့်ဝန်ဆောင်မှုများကိုမဆို အသိပေးခြင်းမရှိဘဲ အချိန်မရွေး အပြောင်းအလဲပြုလုပ်ပိုင်ခွင့်ကို လက်ဝယ်ရှိပါသည်။ Intel မှ စာဖြင့် အတိအလင်း သဘောတူထားသည့်အတိုင်း ဤနေရာတွင် ဖော်ပြထားသော အချက်အလက်၊ ထုတ်ကုန် သို့မဟုတ် ဝန်ဆောင်မှုကို အသုံးပြုခြင်း သို့မဟုတ် အသုံးပြုခြင်းမှ ဖြစ်ပေါ်လာသော တာဝန် သို့မဟုတ် တာဝန်ခံမှု မရှိဟု ယူဆပါသည်။ Intel သုံးစွဲသူများသည် ထုတ်ဝေထားသော အချက်အလက်များနှင့် ထုတ်ကုန် သို့မဟုတ် ဝန်ဆောင်မှုများအတွက် အမှာစာမတင်မီ နောက်ဆုံးဗားရှင်းကို ရယူရန် အကြံပြုအပ်ပါသည်။

အခြားအမည်များနှင့် အမှတ်တံဆိပ်များကို အခြားသူများ၏ ပိုင်ဆိုင်မှုအဖြစ် တောင်းဆိုနိုင်ပါသည်။

စာရွက်စာတမ်းများ / အရင်းအမြစ်များ

intel UG-20094 Cyclone 10 GX Native Fixed Point DSP IP Core [pdf] အသုံးပြုသူလမ်းညွှန် UG-20094 Cyclone 10 GX Native Fixed Point DSP IP Core၊ UG-20094၊ Cyclone 10 GX Native Fixed Point DSP IP Core၊ Native Fixed Point DSP IP Core၊ Fixed Point DSP IP Core၊ DSP IP Core

ကိုးကား

• အသုံးပြုသူလက်စွဲ