intel UG-20094 Cyclone 10 GX Native Fixed Point DSP IP Core

Intel® Cyclone® 10 GX Native Fixed Point DSP IP Core מדריך למשתמש

ליבת ה-IP של Intel Cyclone® 10 GX Native Fixed Point DSP מראה ושולטת בלוק יחיד של Intel Cyclone 10 GX Variable Precision Digital Processing Signal Processing (DSP). ליבת Cyclone 10 GX Native Fixed Point DSP IP זמינה רק עבור התקני Intel Cyclone 10 GX.

Cyclone 10 GX Native Fixed Point DSP IP Core תרשים בלוקים פונקציונליים

מידע קשור
היכרות עם Intel FPGA IP Cores.

Cyclone 10 GX Native Fixed Point DSP IP תכונות ליבה

ליבת Cyclone 10 GX Native Fixed Point DSP IP תומכת בתכונות הבאות:

• ביצועים גבוהים, מותאמים להספק ופעולות כפל רשומות במלואן
• אורכי מילים של 18 סיביות ו-27 סיביות
• שני מכפילים של 18 × 19 או מכפיל אחד של 27 × 27 לכל בלוק DSP
• אוגר צבירה כפולה מובנית של חיבור, חיסור ו-64 סיביות לשילוב תוצאות הכפל
• מדורג של 19 סיביות או 27 סיביות כאשר ה-pre-adder מושבת ו-18-bit מדורגים כאשר ה-pre-adder משמש ליצירת קו השהיית ההקשה עבור אפליקציית הסינון
• אפיק פלט מדורג של 64 סיביות להפצת תוצאות פלט מבלוק אחד לבלוק הבא ללא תמיכה לוגית חיצונית
• מוסיף מקדים קשיח נתמך במצבי 19 סיביות ו-27 סיביות עבור מסננים סימטריים
• בנק אוגר מקדם פנימי הן במצב 18 סיביות והן במצב 27 סיביות ליישום מסנן
• מסנני 18 סיביות ו-27 סיביות סיסטולי תגובת דחף סופית (FIR) עם מוסיף פלט מבוזר

תחילת העבודה

פרק זה מספק סיכום כלליview של זרימת עיצוב ליבת Intel FPGA IP כדי לעזור לך להתחיל במהירות עם ליבת ה- Cyclone 10 GX Native Fixed Point DSP IP. ספריית Intel FPGA IP מותקנת כחלק מתהליך ההתקנה של Intel Quartus® Prime. אתה יכול לבחור ולהגדיר פרמטרים של כל ליבת Intel FPGA IP מהספרייה. אינטל מספקת עורך פרמטרים משולב המאפשר לך להתאים אישית את ליבת Intel FPGA DSP IP לתמיכה במגוון רחב של יישומים. עורך הפרמטרים מנחה אותך דרך הגדרת ערכי הפרמטרים ובחירת היציאות האופציונליות.

מידע קשור

• היכרות עם Intel FPGA IP Cores
  מספק מידע כללי על כל ליבות ה-IP של Intel FPGA, כולל פרמטרים, יצירה, שדרוג והדמיית ליבות IP.
• יצירת סקריפטים לסימולציית IP ופלטפורמה (סטנדרטיים) עצמאיים
  צור סקריפטים של סימולציה שאינם דורשים עדכונים ידניים עבור שדרוגי גרסת תוכנה או IP.
• שיטות עבודה מומלצות לניהול פרויקטים
  הנחיות לניהול יעיל וניידות של הפרויקט וה-IP שלך files.

Cyclone 10 GX Native Fixed Point DSP IP Core הגדרות פרמטר

אתה יכול להתאים אישית את ליבת ה-IP של Cyclone 10 GX Native Fixed Point DSP על ידי ציון הפרמטרים באמצעות עורך הפרמטרים בתוכנת Intel Quartus Prime.

לשונית מצב פעולה

פָּרָמֶטֶר	פרמטר שנוצר IP	עֵרֶך	תֵאוּר
אנא בחר את מצב הפעולה	מצב הפעלה	m18×18_full m18×18_sumof2 m18×18_plus36 m18×18_systolic m27×27	בחר את מצב הפעולה הרצוי.
תצורת מכפיל
פורמט ייצוג עבור מכפיל עליון x אופרנד	חתום_מקסימום	חתום לא חתום	ציין את פורמט הייצוג עבור אופרנד המכפיל העליון x.

פָּרָמֶטֶר	פרמטר שנוצר IP	עֵרֶך	תֵאוּר
פורמט ייצוג עבור אופרנד y מכפיל עליון	חתום_מאי	חתום לא חתום	ציין את פורמט הייצוג עבור האופרנד y המכפיל העליון.
פורמט ייצוג עבור מכפיל תחתון x אופרנד	חתום_mbx	חתום לא חתום	ציין את פורמט הייצוג עבור אופרנד המכפיל התחתון x.
פורמט ייצוג עבור מכפיל תחתון y אופרנד	חתום_מבי	חתום לא חתום	ציין את פורמט הייצוג עבור האופרנד y המכפיל התחתון. בחר תמיד לא חתום עֲבוּר m18×18_plus36 .
אפשר יציאת 'משנה'	enable_sub	לֹא כֵּן	לִבחוֹר כֵּן כדי לאפשר נמל משנה.
רשום קלט 'תת' של המכפיל	תת_שעון	לֹא שעון0 שעון1 שעון2	לִבחוֹר שעון 0, שעון 1, או שעון 2 כדי להפעיל ולציין את אות שעון הכניסה עבור אוגר קלט משנה.
מפל קלט
אפשר מפל קלט עבור קלט 'ay'	ay_use_scan_in	לֹא כֵּן	לִבחוֹר כֵּן כדי לאפשר מודול מפל קלט עבור קלט נתונים ay. כאשר אתה מפעיל מודול מפל קלט, ליבת ה- Cyclone 10 GX Native Fixed Point DSP IP משתמשת באותות קלט הסריקה כקלט במקום אותות קלט ay.
אפשר מפל קלט עבור קלט 'לפי'	by_use_scan_in	לֹא כֵּן	לִבחוֹר כֵּן כדי לאפשר מודול מפל קלט עבור קלט נתונים. כאשר אתה מפעיל מודול מפל קלט, ליבת ה- Cyclone 10 GX Native Fixed Point DSP IP משתמשת באותות הקלט ay כקלט במקום על ידי אותות קלט.
אפשר נתונים או רישום עיכוב	delay_scan_out_ay	לֹא כֵּן	לִבחוֹר כֵּן כדי לאפשר אוגר השהיה בין ay לבין אוגרי קלט. תכונה זו אינה נתמכת ב m18×18_plus36 ו m27x27 מצב תפעולי.

פָּרָמֶטֶר	פרמטר שנוצר IP	עֵרֶך	תֵאוּר
אפשר נתונים לפי רישום עיכוב	delay_scan_out_by	לֹא כֵּן	לִבחוֹר כֵּן כדי לאפשר אוגר עיכוב בין אוגרי קלט לאפיק פלט scanout. תכונה זו אינה נתמכת ב m18×18_plus36 ו m27x27 מצב תפעולי.
אפשר יציאת סריקה	gui_scanout_enable	לֹא כֵּן	לִבחוֹר כֵּן כדי לאפשר אוטובוס פלט scanout.
רוחב אוטובוס פלט 'scanout'	scan_out_width	1–27	ציין את הרוחב של אוטובוס פלט scanout.
תצורת נתונים 'x'
רוחב אוטובוס קלט 'ax'	ax_width	1–27	ציין את הרוחב של אוטובוס קלט גרזן.(1)
רשום קלט 'אקס' של המכפיל	שעון_ax	לֹא שעון0 שעון1 שעון2	לִבחוֹר שעון 0, שעון 1, או שעון 2 כדי להפעיל ולציין את אות השעון המבוא עבור אוגר כניסת הציר. אוגר קלט ax אינו זמין אם תגדיר מקור האופרנד 'ax' אֶל 'קוף'.
רוחב אוטובוס קלט 'bx'	bx_width	1–18	ציין את הרוחב של אוטובוס קלט bx.(1)
רשום את הקלט 'bx' של המכפיל	bx_clock	לֹא שעון0 שעון1 שעון2	לִבחוֹר שעון 0, שעון 1, או שעון 2 כדי להפעיל ולציין את אות שעון הכניסה עבור אוגר הכניסה bx. אוגר קלט bx אינו זמין אם תגדיר מקור האופרנד 'bx' אֶל 'קוף'.
תצורת נתונים 'y'
'ay' או 'סורק' רוחב אוטובוס	ay_scan_in_width	1–27	ציין את הרוחב של אפיק קלט ay או scanin.(1)
רשום קלט 'ay' או קלט 'scanin' של המכפיל	ay_scan_in_clock	לֹא שעון0 שעון1 שעון2	לִבחוֹר שעון 0, שעון 1, או שעון 2 כדי להפעיל ולציין את אות השעון המבוא עבור ay או scanin register.
'לפי' רוחב אוטובוס קלט	לפי_רוחב	1–19	ציין את הרוחב של אוטובוס קלט.(1)

פָּרָמֶטֶר	פרמטר שנוצר IP	עֵרֶך	תֵאוּר
רשום קלט 'באמצעות' של המכפיל	לפי_שעון	לֹא שעון0 שעון1 שעון2	לִבחוֹר שעון 0, שעון 1, או שעון 2 כדי להפעיל ולציין את אות השעון המבוא עבור by או scanin אוגר קלט.(1)
פלט תצורת 'תוצאה'
רוחב אוטובוס פלט 'resulta'	תוצאה_רוחב	1–64	ציין את הרוחב של אפיק פלט resulta.
רוחב אוטובוס פלט 'resultb'	תוצאה_ב_רוחב	1–64	ציין את רוחב אפיק הפלט של resultb. resultb זמין רק בעת שימוש ב-operation_mode m18×18_מלא.
השתמש ברישום פלט	פלט_שעון	לֹא שעון0 שעון1 שעון2	לִבחוֹר שעון 0, שעון 1, או שעון 2 כדי להפעיל ולציין את אות השעון המבוא עבור אוגרי פלט resulta ו-Resultb.

כרטיסיית הוספה מראש

פָּרָמֶטֶר	פרמטר שנוצר IP	עֵרֶך	תֵאוּר
מקור האופרנד 'ay'	operand_source_may	מקדם קלט	ציין את מקור האופרנד עבור קלט ay. בחר מנחה כדי לאפשר מודול תוספת מראש עבור מכפיל עליון. ההגדרות עבור ay ולפי מקור אופרנד חייבות להיות זהות.
'על ידי' מקור האופרנד	operand_source_mby	מקדם קלט	ציין את מקור האופרנד לפי קלט. בחר מנחה כדי לאפשר מודול תוספת מראש עבור מכפיל תחתון. ההגדרות עבור ay ולפי מקור אופרנד חייבות להיות זהות.
הגדר פעולת חיבור מראש לחיסור	preadder_subtract_a	לֹא כֵּן	לִבחוֹר כֵּן כדי לציין פעולת חיסור עבור מודול החיבור מראש עבור המכפיל העליון. הגדרות הוספה מראש עבור מכפיל העליון והתחתון חייבות להיות זהות.
הגדר את פעולת החיבור המקדים b לחיסור	preadder_subtract_b	לֹא כֵּן	לִבחוֹר כֵּן כדי לציין פעולת חיסור עבור מודול החיבור מראש עבור המכפיל התחתון. הגדרות הוספה מראש עבור מכפיל העליון והתחתון חייבות להיות זהות.
תצורת נתונים 'z'
'az' רוחב אוטובוס קלט	az_width	1–26	ציין את הרוחב של אפיק קלט az.(1)
רשום את הקלט 'az' של המכפיל	az_clock	לֹא שעון0 שעון1 שעון2	לִבחוֹר שעון 0, שעון 1, או שעון 2 כדי להפעיל ולציין את אות השעון המבוא עבור אוגרי קלט az. הגדרות השעון עבור אוגרי קלט ay ו-az חייבות להיות זהות.
רוחב אוטובוס קלט 'bz'	bz_width	1–18	ציין את הרוחב של אוטובוס קלט bz.(1)
רשום את הקלט 'bz' של המכפיל	bz_clock	לֹא שעון0 שעון1 שעון2	לִבחוֹר שעון 0, שעון 1, או שעון 2 כדי להפעיל ולציין את אות השעון המבוא עבור אוגרי קלט bz. הגדרות השעון עבור אוגרי קלט by ו-bz חייבות להיות זהות.

לשונית מקדם פנימי

פָּרָמֶטֶר	פרמטר שנוצר IP	עֵרֶך	תֵאוּר
מקור האופרנד 'ax'	operand_source_max	קֶלֶט coef	ציין את מקור האופרנד עבור אפיק קלט axe. בחר coef כדי לאפשר מודול מקדם פנימי עבור מכפיל עליון. לִבחוֹר לֹא עֲבוּר רשום קלט 'אקס' של המכפיל פרמטר כאשר אתה מפעיל את תכונת המקדם הפנימי.

פָּרָמֶטֶר	פרמטר שנוצר IP	עֵרֶך	תֵאוּר
			ההגדרות עבור מקור האופרנד ax ו-bx חייבות להיות זהות.
מקור האופרנד 'bx'	operand_source_mbx	קֶלֶט coef	ציין את מקור האופרנד עבור אפיק קלט bx. בחר coef כדי לאפשר מודול מקדם פנימי עבור מכפיל עליון. לִבחוֹר לֹא עֲבוּר רשום את הקלט 'bx' של המכפיל פרמטר כאשר אתה מפעיל את תכונת המקדם הפנימי. ההגדרות עבור מקור האופרנד ax ו-bx חייבות להיות זהות.
'coefsel' תצורת רישום קלט
רישום קלט 'coefsela' של המכפיל	coef_sel_a_clock	לֹא שעון0 שעון1 שעון2	לִבחוֹר שעון 0, שעון 1, או שעון 2 כדי להפעיל ולציין את אות שעון הכניסה עבור אוגרי הכניסה של coefsela.
רישום קלט 'coefselb' של המכפיל	coef_sel_b_clock	לֹא שעון0 שעון1 שעון2	לִבחוֹר שעון 0, שעון 1, או שעון 2 כדי להפעיל ולציין את אות שעון הכניסה עבור אוגרי הקלט של coefselb.
תצורת אחסון מקדם
coef_a_0–7	coef_a_0–7	מִספָּר שָׁלֵם	ציין את ערכי המקדם עבור אפיק קלט אקס. עבור מצב פעולה של 18 סיביות, ערך הקלט המרבי הוא 218 - 1. עבור פעולה של 27 סיביות, הערך המרבי הוא 227 - 1.
coef_b_0–7	coef_b_0–7	מִספָּר שָׁלֵם	ציין את ערכי המקדם עבור אפיק קלט bx.

לשונית מצבר/פלט אשד

פָּרָמֶטֶר	פרמטר שנוצר IP	עֵרֶך	תֵאוּר
אפשר יציאת 'צבור'	enable_accumulate	לֹא כֵּן	לִבחוֹר כֵּן כדי לאפשר יציאת מצבר.
אפשר יציאת 'שלילה'	enable_ngate	לֹא כֵּן	לִבחוֹר כֵּן כדי לאפשר לשלול יציאה.
אפשר יציאת 'loadconst'	enable_loadconst	לֹא כֵּן	לִבחוֹר כֵּן כדי לאפשר יציאת loadconst.
רשום קלט 'צבור' של המצבר	לצבור_שעון	לֹא שעון0 שעון1 שעון2	לִבחוֹר שעון 0 , שעון 1, או שעון 2 כדי להפעיל ולציין את אות השעון המבוא עבור אוגרי הכניסה המצטברים.

פָּרָמֶטֶר	פרמטר שנוצר IP	עֵרֶך	תֵאוּר
רשום את הקלט 'עומסה' של המצבר	load_const_clock	לֹא שעון0 שעון1 שעון2	לִבחוֹר שעון 0, שעון 1, או שעון 2 כדי להפעיל ולציין את אות השעון המבוא עבור אוגרי קלט העומס.
רישום קלט 'שלילה' של יחידת התוספת	שלילת_שעון	לֹא שעון0 שעון1 שעון2	לִבחוֹר שעון 0, שעון 1, או שעון 2 כדי להפעיל ולציין את אות שעון הכניסה עבור אוגרי הקלט השלילה.
אפשר מצבר כפול	enable_double_accum	לֹא כֵּן	לִבחוֹר כֵּן כדי לאפשר תכונת מצבר כפול.
ערך N של קבוע קבוע מראש	load_const_value	0 - 63	ציין את הערך הקבוע הקבוע מראש. ערך זה יכול להיות 2N אֵיפֹה N הוא הערך הקבוע הקבוע מראש.
אפשר יציאת שרשרת	use_chainadder	לֹא כֵּן	לִבחוֹר כֵּן כדי לאפשר את מודול מפל הפלט ואת אפיק הקלט השרשרת. תכונת מפל פלט אינה נתמכת ב m18×18_מלא מצב הפעלה.
אפשר יציאת chainout	gui_chainout_enable	לֹא כֵּן	לִבחוֹר כֵּן כדי לאפשר את אוטובוס הפלט של ה-chainout. תכונת מפל פלט אינה נתמכת ב m18×18_מלא מצב הפעלה.

לשונית צנרת

פָּרָמֶטֶר	פרמטר שנוצר IP	עֵרֶך	תֵאוּר
הוסף אוגר צינור קלט לאות נתוני הקלט (x/y/z/coefsel)	input_pipeline_clock	לֹא שעון0 שעון1 שעון2	לִבחוֹר שעון 0, שעון 1, או שעון 2 כדי להפעיל ולציין את אות השעון המבוא עבור אוגרי כניסות צינור x, y, z, coefsela ו-coefselb.
הוסף אוגר צינור קלט לאות הנתונים 'משנה'	sub_pipeline_clock	לֹא שעון0 שעון1 שעון2	לִבחוֹר שעון 0, שעון 1, או שעון 2 כדי להפעיל ולציין את אות שעון הכניסה עבור אוגר כניסת הצינור המשנה. (2)
הוסף אוגר צינור קלט לאות הנתונים 'צבור'	accum_pipeline_clock	לֹא שעון0 שעון1 שעון2	לִבחוֹר שעון 0, שעון 1, או שעון 2 כדי להפעיל ולציין את אות שעון הכניסה עבור אוגר כניסת הצינור הצבור.(2)
הוסף אוגר צינור קלט לאות הנתונים 'loadconst'	load_const_pipeline_clock	לֹא שעון0 שעון1 שעון2	לִבחוֹר שעון 0, שעון 1, או שעון 2 כדי להפעיל ולציין את אות שעון הקלט עבור אוגר כניסת הצינור loadconst.(2)
הוסף אוגר צינור קלט לאות הנתונים 'שלילה'	negate_pipeline_clock	לֹא שעון0 שעון1 שעון2	לִבחוֹר שעון 0, שעון 1, או שעון 2 כדי להפעיל ולציין את אות שעון הכניסה עבור אוגר הכניסה של הצינור השלילה.(2)

רוחב נתוני קלט מרבי לכל מצב פעולה
ניתן להתאים אישית את רוחב הנתונים עבור כניסות x, y ו-z כפי שצוין בטבלה.

כל אוגרי כניסת הצינור עבור אותות בקרה דינמיים חייבים להיות בעלי אותה הגדרת שעון.

מצב פעולה	רוחב נתוני קלט מרבי
	ax	ay	az	bx	by	bz
ללא הוספה מוקדמת או מקדם פנימי
m18×18_מלא	18 (חתום) 18 (לא חתום)	19 (חתום) 18 (לא חתום)	לא בשימוש	18 (חתום) 18 (לא חתום)	19 (חתום) 18 (לא חתום)	לא בשימוש
m18×18_sumof2
m18×18_סיסטולי
m18×18_plus36
m27×27	27 (חתום) 27 (לא חתום)		לא בשימוש
עם תכונת הוספה מראש בלבד
m18×18_מלא	18 (חתום) 18 (לא חתום)
m18×18_sumof2
m18×18_סיסטולי
m27×27	27 (חתום) 27 (לא חתום)	26 (חתום) 26 (לא חתום)		לא בשימוש
עם תכונת מקדם פנימי בלבד
m18×18_מלא	לא בשימוש	19 (חתום) 18 (לא חתום)	לא בשימוש		19 (חתום) 18 (לא חתום)	לא בשימוש
m18×18_sumof2
m18×18_סיסטולי
m27×27		27 (חתום) 27 (לא חתום)			לא בשימוש

תיאור פונקציונלי

ליבת Cyclone 10 GX Native Fixed Point DSP IP מורכבת מ-2 ארכיטקטורות; כפל 18 × 18 וכפל 27 × 27. כל מופע של ליבת ה- Cyclone 10 GX Native Fixed Point DSP IP מייצרת רק 1 מתוך 2 הארכיטקטורות בהתאם למצבי הפעולה שנבחרו. אתה יכול להפעיל מודולים אופציונליים ליישום שלך.

מידע קשור
בלוקים DSP Variable Precision בפרק התקני Intel Cyclone 10 GX, Intel Cyclone 10 GX Core Fabric ו-General I/Os Handbook.

מצבי תפעול

ליבת ה- Cyclone 10 GX Native Fixed Point DSP IP תומכת ב-5 מצבי פעולה:

• מצב מלא 18 × 18
• מצב 18 × 18 סכום של 2
• מצב 18 × 18 פלוס 36
• מצב 18 × 18 סיסטולי
• מצב 27 × 27

מצב מלא 18 × 18
כאשר מוגדר כמצב מלא של 18 × 18, ליבת ה- Cyclone 10 GX Native Fixed Point DSP IP פועלת כליבה עצמאית של 18 (חתום/לא חתום) × 19 (חתום) או 18
מכפילים (חתומים/לא חתומים) × 18 (לא חתומים) עם פלט של 37 סיביות. מצב זה מחיל את המשוואות הבאות:

• resulta = ax * ay
• resultb = bx * by

ארכיטקטורת מצב מלא 18 × 18

מצב 18 × 18 סכום של 2
ב-18 × 18 סכום של 2 מצבים, ליבת ה- Cyclone 10 GX Native Fixed Point DSP IP מאפשרת את המכפילים העליונים והתחתונים ומפיקה תוצאה מחיבור או חיסור בין 2 המכפילים. אות הבקרה התת-דינמי שולט במוסיף לבצע את פעולות החיבור או החיסור. רוחב הפלט התוצאה של ליבת ה- Cyclone 10 GX Native Fixed Point DSP IP יכול לתמוך בעד 64 סיביות כאשר אתה מפעיל מפל מצבר/פלט. מצב זה מחיל את המשוואה של resulta =[±(ax * ay) + (bx * by)].

ארכיטקטורת 18 × 18 סכום של 2 מצבים

מצב 18 × 18 פלוס 36
כאשר מוגדר כמצב 18 × 18 פלוס 36, ליבת ה- Cyclone 10 GX Native Fixed Point DSP IP מאפשרת רק את המכפיל העליון. מצב זה מחיל את המשוואה של resulta = (ax * ay) + concatenate(bx[17:0],by[17:0]).

ארכיטקטורת מצבי 18 × 18 פלוס 36

עליך להגדיר את פורמט הייצוג עבור מכפילי תחתון y אופרנד ללא סימן בעת ​​שימוש במצב זה. כאשר אפיק הקלט הוא פחות מ-36 סיביות במצב זה, אתה נדרש לספק את ההרחבה החתומה הדרושה כדי למלא את הקלט של 36 סיביות.

שימוש בפחות מ-36 סיביות אופרנד במצב 18 × 18 פלוס 36
האקסית הזוample מראה כיצד להגדיר את ליבת ה- Cyclone 10 GX Native Fixed Point DSP IP לשימוש במצב תפעולי 18 × 18 Plus 36 עם נתוני קלט חתומים של 12 סיביות של 101010101010 (בינארי) במקום אופרנד של 36 סיביות.

1. הגדר את פורמט ייצוג עבור מכפיל תחתון x אופרנד: לחתום.
2. הגדר את פורמט ייצוג עבור אופרנד y של מכפיל תחתון: ללא סימן.
3. הגדר את רוחב אוטובוס הקלט 'bx' ל-18.
4. הגדר את רוחב אוטובוס הקלט 'לפי' ל-18.
5. ספק נתונים של '111111111111111111' לאפיק קלט bx.
6. ספק נתונים של '111111101010101010' באמצעות אפיק קלט.

מצב 18 × 18 סיסטולי
במצבי פעולה סיסטוליים של 18 × 18, ליבת ה- Cyclone 10 GX Native Fixed Point DSP IP מאפשרת את המכפילים העליונים והתחתונים, אוגר סיסטולי כניסה למכפיל העליון ואוגר סיסטולי שרשרת עבור השרשרת באותות כניסה. כאשר אתה מפעיל מפל פלט, מצב זה תומך בתוצאה ברוחב פלט של 44 סיביות. כאשר אתה מפעיל את תכונת המצבר ללא מפל פלט, אתה יכול להגדיר את רוחב הפלט התוצאה ל-64 סיביות.

ארכיטקטורת המצב הסיסטולי של 18 × 18

מצב 27 × 27
כאשר מוגדר כמצבי 27 × 27, ליבת ה-IP של Cyclone 10 GX Native Fixed Point DSP מאפשרת מכפיל של 27 (חתום/לא חתום) × 27 (חתום/לא חתום). אפיק הפלט יכול לתמוך בעד 64 סיביות כאשר מצבר/פלט מפל מופעל. מצב זה מחיל את המשוואה של resulta = ax * ay.

ארכיטקטורת מצב 27 × 27

מודולים אופציונליים

המודולים האופציונליים הזמינים ב-Cyclone 10 GX Native Fixed Point DSP IP Core הם:

• מפל קלט
• מוסיפות מראש
• מקדם פנימי
• מפל מצבר ופלט
• רישומי צנרת

מפל קלט
תכונת מפל קלט נתמכת על ay ועל ידי אפיק קלט. כאשר אתה מגדיר את הפעל מפל קלט עבור קלט 'ay' ל-כן, ליבת ה- Cyclone 10 GX Native Fixed Point DSP IP תקבל כניסות מאותות קלט סריקה במקום מאפיק קלט ay. כאשר אתה מגדיר את הפעל מפל קלט עבור קלט 'לפי' ל-כן, ליבת ה- Cyclone 10 GX Native Fixed Point DSP IP ייקח כניסות מאפיק קלט ay במקום מאפיק קלט.

מומלץ להפעיל את אוגרי הקלט עבור ay ו/או עד בכל פעם שמתאפשר מפל קלט לצורך תקינות האפליקציה.

אתה יכול להפעיל את אוגרי ההשהיה כך שיתאימו לדרישת ההשהיה בין אוגר הקלט לאוגר הפלט. יש 2 אוגרי השהיה בליבה. אוגר ההשהיה העליון משמש עבור יציאות קלט ay או סריקה-אין בעוד אוגר ההשהיה התחתון משמש עבור יציאות פלט סריקה. אוגרי השהיה אלה נתמכים במצב מלא של 18 × 18, סכומים של 18 × 18 של 2 מצבים ו-18 × 18 מצבים סיסטוליים.

מוסיף מראש

ניתן להגדיר את המוסיף מראש בתצורות הבאות:

• שני מוספים מוקדמים של 18 סיביות (חתומים/לא חתומים).
• מוסיף מראש אחד של 26 סיביות.

כאשר אתה מפעיל מוסיף מראש במצבי כפל של 18 × 18, ay ו-az משמשים כאפיק הקלט למוסיף הקדם העליון בעוד ש-by ו-bz משמשים כאפיק הקלט למוסיף הקדם התחתון. כאשר אתה מפעיל מוסיף מראש במצב הכפל של 27 × 27, ay ו-az משמשים כאפיק הקלט למוסיף הקדם. החיבור המקדים תומך הן בפעולות חיבור והן בחיסור. כאשר משתמשים בשני המוספים המוקדמים בתוך אותו בלוק DSP, עליהם לחלוק את אותו סוג פעולה (או חיבור או חיסור).

מקדם פנימי
המקדם הפנימי יכול לתמוך בעד שמונה מקדמים קבועים עבור המכפילים במצבי 18-bit ו-27-bit. כאשר תפעיל את תכונת המקדם הפנימי, ייווצרו שני אפיקי קלט לשליטה בבחירת מרבבי המקדם. אפיק הקלט coefsela משמש לבחירת המקדמים המוגדרים מראש עבור המכפיל העליון ואפיק קלט הייעוץ משמש לבחירת המקדמים המוגדרים מראש עבור המכפיל התחתון.

אחסון המקדם הפנימי אינו תומך בערכי מקדם הניתנים לשליטה דינמית ונדרש אחסון מקדם חיצוני לביצוע פעולה כזו.

מפל מצבר ופלט

ניתן להפעיל את מודול המצבר לבצע את הפעולות הבאות:

• פעולת חיבור או חיסור
• פעולת עיגול מוטה באמצעות ערך קבוע של 2N
• צבירת ערוץ כפול

כדי לבצע באופן דינמי פעולת חיבור או חיסור של המצבר, שלטו באות הכניסה השלילה. עבור פעולת עיגול מוטה, אתה יכול לציין ולטעון קבוע קבוע מראש של 2N לפני מודול המצבר מופעל על ידי ציון מספר שלם לערך N של הפרמטר של הקבוע הקבוע מראש. המספר השלם N חייב להיות קטן מ-64. אתה יכול להפעיל או לבטל באופן דינמי את השימוש בקבוע הקבוע מראש על ידי שליטה על אות ה-loadconst. אתה יכול להשתמש בפעולה זו כשילוב פעיל של הערך העגול לנתיב המשוב של המצבר. העלות הנטענת ושימוש האותות המצטבר סותרים זה את זה.

ניתן להפעיל את אוגר המצבר הכפול באמצעות הפרמטר Enable double accumulator לביצוע צבירה כפולה. מודול המצבר יכול לתמוך בשרשור של מספר בלוקים של DSP לפעולות חיבור או חיסור על ידי הפעלת יציאת קלט השרשור ויציאת יציאת יציאה משרשרת. במצב סיסטולי 18 × 18, ישמשו רק 44 סיביות של אפיק הכניסה של השרשרת ואפיק הפלט של השרשרת. עם זאת, כל השרשראות של 64 סיביות באפיק הקלט חייבות להיות מחוברות לאפיק היציאה של השרשרת מבלוק ה-DSP הקודם.

רישום צנרת

ליבת Cyclone 10 GX Native Fixed Point DSP IP תומכת ברמה אחת של אוגר צינור. אוגר הצינור תומך בעד שלושה מקורות שעון ובאות נקיון אסינכרוני אחד לאיפוס אוגרי הצינור. ישנם חמישה אוגרי צינורות:

• אוגר צינור כניסת נתונים של אוטובוס
• תת אוגר צינור אות בקרה דינמי
• שלילת אוגר צנרת של אותות בקרה דינמית
• לצבור אוגר צנרת של אותות בקרה דינמית
• loadconst אוגר צינור בקרה דינמית

אתה יכול לבחור לאפשר כל אוגרי צינור כניסת נתונים של כניסת נתונים ואת אוגרי צינור אות הבקרה הדינמיים באופן עצמאי. עם זאת, כל אוגרי הצינור המופעלים חייבים להשתמש באותו מקור שעון.

תוכנית שעון

אוגרי הקלט, הצינור והפלט בליבת ה- Cyclone 10 GX Native Fixed Point DSP IP תומכת בשלושה מקורות/אפשרויות שעון ושני ניקויים אסינכרוניים. כל אוגרי הקלט משתמשים ב-aclr[0] וכל אוגרי הצינור והפלט משתמשים ב-aclr[1]. כל סוג אוגר יכול לבחור אחד משלושת מקורות השעון ואותות הפעלת שעון. כאשר תגדיר את ליבת IP Fixed Point DSP Native Cyclone 10 GX למצב פעולה סיסטולי 18 × 18, תוכנת Intel Quartus Prime תגדיר את האוגר הסיסטולי של הקלט ואת מקור השעון הסיסטולי של השרשרת לאותו מקור שעון כמו אוגר הפלט באופן פנימי.

כאשר תפעיל את תכונת המצבר הכפול, תוכנת Intel Quartus Prime תגדיר את מקור שעון האוגר הכפול של מצבר כפול לאותו מקור שעון כמו אוגר הפלט באופן פנימי.

אילוצי תכנית שעון
כרטיסייה זו מציגה את האילוצים שעליך ליישם עבור כל סכימות השעון של הרישום.

מַצָב	כְּפִיָה
כאשר התוספת המוקדמת מופעלת	מקור השעון עבור אוגרי קלט ay ו-az חייב להיות זהה.

	מקור השעון עבור אוגרי קלט by ו-bz חייב להיות זהה.
כאשר אוגרי צינור מופעלים	מקור השעון עבור כל אוגרי הצינור חייב להיות זהה.
כאשר כל אחד מהכניסות נרשם לאותות בקרה דינמיים	מקור השעון עבור אוגרי קלט עבור sub, accumulate, loadconst ושלילה חייב להיות זהה.

אותות ליבת IP של Cyclone 10 GX Native Fixed Point DSP IP

האיור הבא מציג את אותות הקלט והיציאה של ליבת ה- Cyclone 10 GX Native Fixed Point DSP IP.

אותות ליבת IP של Cyclone 10 GX Native Fixed Point DSP IP

אותות קלט נתונים

שם אות	סוּג	רוֹחַב	תֵאוּר
גַרזֶן[]	קֶלֶט	27	קלט אפיק נתונים למכפיל העליון.
אה[]	קֶלֶט	27	קלט אפיק נתונים למכפיל העליון. כאשר מוסיף מראש מופעל, האותות הללו מוגשים כאותות קלט למוסיף הקדם העליון.
az[]	קֶלֶט	26	האותות הללו הם אותות כניסה למוסיף הקדם העליון. האותות הללו זמינים רק כאשר התוספת המוקדמת מופעלת. האותות הללו אינם זמינים ב m18×18_plus36 מצב תפעולי.
bx[]	קֶלֶט	18	קלט אפיק נתונים למכפיל תחתון. האותות הללו אינם זמינים ב m27×27 מצב תפעולי.
על ידי[]	קֶלֶט	19	קלט אפיק נתונים למכפיל תחתון. כאשר ה-pre-adder מופעל, האותות הללו משמשים אותות קלט ל-pre-adder התחתון. האותות הללו אינם זמינים ב m27×27 מצב תפעולי.
bz[]	קֶלֶט	18	האותות הללו הם אותות כניסה למוסיף הקדם התחתון. האותות הללו זמינים רק כאשר התוספת המוקדמת מופעלת. האותות הללו אינם זמינים ב m27×27 ו m18×18_plus36 מצבי תפעול.

אותות פלט נתונים

שם אות	סוּג	רוֹחַב	פירוט
resulta[]	תְפוּקָה	64	פלט אפיק נתונים מהמכפיל העליון. אותות אלה תומכים בעד 37 סיביות עבור m18×18_מלא מצב תפעולי.
תוצאהb[]	תְפוּקָה	37	פלט אפיק נתונים מהמכפיל התחתון. אותות אלו זמינים רק ב m18×18_מלא מצב תפעולי.

שעון, הפעל ונקה אותות

שם אות	סוּג	רוֹחַב	תֵאוּר
קלק[]	קֶלֶט	3	קלט אותות שעון עבור כל האוגרים. אותות שעון אלו זמינים רק אם אחד מאוגרי הקלט, אוגרי הצינור או אוגר הפלט מוגדר ל שעון 0, שעון 1, או שעון 2. • clk[0] = שעון 0 • clk[1] = שעון 1 • clk[2] = שעון 2
ena[]	קֶלֶט	3	הפעלת שעון עבור clk[2:0]. אות זה הוא פעיל-גבוה. • ena[0] הוא עבור שעון 0 • ena[1] הוא עבור שעון 1 • ena[2] הוא עבור שעון 2
aclr[]	קֶלֶט	2	אותות כניסה נקיים אסינכרוניים עבור כל האוגרים. אות זה הוא פעיל-גבוה. לְהִשְׁתַמֵשׁ aclr[0] עבור כל אוגרי הקלט והשימוש aclr[1] עבור כל אוגרי הצינור ואוגר הפלט. כברירת מחדל, האות הזה מובטל.

אותות בקרה דינמיים

שם אות	סוּג	רוֹחַב	תֵאוּר
תַת	קֶלֶט	1	אות קלט כדי להוסיף או להחסיר את הפלט של המכפיל העליון עם הפלט של המכפיל התחתון. • הסר אות זה כדי לציין את פעולת ההוספה. • קבע אות זה כדי לציין פעולת חיסור. כברירת מחדל, האות הזה מבוטל. אתה יכול להצהיר או לבטל את תוקף האות הזה במהלך זמן הריצה.(3)
לִשְׁלוֹל	קֶלֶט	1	אות קלט כדי להוסיף או להחסיר את סכום המכפילים העליונים והתחתונים עם הנתונים מאותות שרשרת. • הסר אות זה כדי לציין את פעולת ההוספה. • קבע אות זה כדי לציין פעולת חיסור. כברירת מחדל, האות הזה מבוטל. אתה יכול להצהיר או לבטל את תוקף האות הזה במהלך זמן הריצה.(3)
לִצְבּוֹר	קֶלֶט	1	אות קלט כדי להפעיל או להשבית את תכונת המצבר. • הסר את האות הזה כדי להשבית את תכונת המצבר. • טען אות זה כדי להפעיל את תכונת המצבר. כברירת מחדל, האות הזה מבוטל. אתה יכול להצהיר או לבטל את תוקף האות הזה במהלך זמן הריצה.(3)
עומס קוסט	קֶלֶט	1	אות קלט כדי להפעיל או לבטל את תכונת קבוע העומס. • הסר את האות הזה כדי להשבית את תכונת קבוע העומס. • טען אות זה כדי לאפשר את תכונת העומס קבוע. כברירת מחדל, האות הזה מבוטל. אתה יכול להצהיר או לבטל את תוקף האות הזה במהלך זמן הריצה.(3)

אותות מקדם פנימיים

שם אות	סוּג	רוֹחַב	תֵאוּר
coefsela[]	קֶלֶט	3	אותות בחירת קלט עבור 8 ערכי מקדם שהוגדרו על ידי המשתמש עבור המכפיל העליון. ערכי המקדם מאוחסנים בזיכרון הפנימי ומצוינים לפי פרמטרים coef_a_0 אֶל coef_a_7. • coefsela[2:0] = 000 מתייחס coef_a_0 • coefsela[2:0] = 001 מתייחס coef_a_1 • coelsela[2:0] = 010 מתייחס coef_a_2 • … וכן הלאה. אותות אלה זמינים רק כאשר תכונת המקדם הפנימי מופעלת.
coefselb[]	קֶלֶט	3	אותות בחירת קלט עבור 8 ערכי מקדם שהוגדרו על ידי המשתמש עבור המכפיל התחתון. ערכי המקדם מאוחסנים בזיכרון הפנימי ומצוינים לפי פרמטרים coef_b_0 אֶל coef_b_7. • coefselb[2:0] = 000 מתייחס coef_b_0 • coefselb[2:0] = 001 מתייחס coef_b_1 • coelselb[2:0] = 010 מתייחס coef_b_2 • … וכן הלאה. אותות אלה זמינים רק כאשר תכונת המקדם הפנימי מופעלת.

קלט אותות אשד

שם אות	סוּג	רוֹחַב	תֵאוּר
סריקה[]	קֶלֶט	27	אפיק נתונים קלט עבור מודול מפל קלט. חבר את האותות הללו לאותות הסריקה מליבת ה-DSP הקודמת.
סריקה[]	פלט	27	אפיק נתונים פלט של מודול מפל הקלט. חבר את האותות הללו לאותות הסריקה של ליבת ה-DSP הבאה.

פלט אותות אשד

שם אות	סוּג	רוֹחַב	תֵאוּר
chainin[]	קֶלֶט	64	אפיק נתונים קלט עבור מודול מפל פלט. חבר את האותות הללו לאותות ה-chainout מליבת ה-DSP הקודמת.
chainout[]	תְפוּקָה	64	אפיק נתונים פלט של מודול מפל הפלט. חבר את האותות הללו לאותות השרשרת של ליבת ה-DSP הבאה.

מסמך היסטוריית תיקונים עבור Cyclone 10 GX Native Fixed Point DSP IP Core מדריך למשתמש

תַאֲרִיך	גִרְסָה	שינויים
נובמבר 2017	2017.11.06	שחרור ראשוני.

תאגיד אינטל. כל הזכויות שמורות. Intel, הלוגו של Intel וסימני Intel אחרים הם סימנים מסחריים של Intel Corporation או של חברות הבת שלה. אינטל מתחייבת לביצועים של מוצרי ה-FPGA והמוליכים למחצה שלה למפרטים הנוכחיים בהתאם לאחריות הסטנדרטית של אינטל, אך שומרת לעצמה את הזכות לבצע שינויים בכל מוצר ושירות בכל עת ללא הודעה מוקדמת. אינטל אינה נושאת באחריות או חבות הנובעת מהיישום או השימוש בכל מידע, מוצר או שירות המתוארים כאן, למעט כפי שהוסכם במפורש בכתב על ידי אינטל. ללקוחות אינטל מומלץ להשיג את הגרסה העדכנית ביותר של מפרטי המכשיר לפני הסתמכות על מידע שפורסם ולפני ביצוע הזמנות של מוצרים או שירותים.

ניתן לתבוע שמות ומותגים אחרים כרכושם של אחרים.

מסמכים / משאבים

intel UG-20094 Cyclone 10 GX Native Fixed Point DSP IP Core [pdfמדריך למשתמש UG-20094 Cyclone 10 GX Native Fixed Point DSP IP Core, UG-20094, Cyclone 10 GX Native Fixed Point DSP IP Core, Native Fixed Point DSP IP Core, Fixed Point DSP IP Core, DSP IP Core

הפניות

• מדריך למשתמש