Intel UG-20094 Cyclone 10 GX Núcleo IP DSP de punto fijo nativo

Guía de usuario de Intel® Cyclone® 10 GX Native Fixed Point DSP IP Core

O núcleo IP DSP de punto fixo nativo de Intel Cyclone® 10 GX crea instancias e controla un único bloque de procesamento de sinal dixital de precisión variable (DSP) Intel Cyclone 10 GX. O núcleo IP DSP de punto fixo nativo Cyclone 10 GX só está dispoñible para dispositivos Intel Cyclone 10 GX.

Diagrama de bloques funcionales do núcleo IP DSP de punto fixo nativo Cyclone 10 GX

Información relacionada
Introdución aos núcleos IP Intel FPGA.

Cyclone 10 GX Native Fixed Point DSP IP Core Features

O núcleo IP DSP de punto fixo nativo Cyclone 10 GX admite as seguintes funcións:

• Operacións de multiplicación de alto rendemento, potencia optimizada e totalmente rexistradas
• Lonxitude das palabras de 18 e 27 bits
• Dous multiplicadores de 18 × 19 ou un multiplicador de 27 × 27 por bloque DSP
• Rexistro incorporado de suma, resta e acumulación dobre de 64 bits para combinar os resultados da multiplicación
• En cascada de 19 ou 27 bits cando o pre-sumador está desactivado e en cascada de 18 bits cando o pre-sumador se usa para formar a liña de retardo de toque para a aplicación de filtrado
• Bus de saída en cascada de 64 bits para propagar os resultados de saída dun bloque ao seguinte sen soporte lóxico externo
• Pre-sumador duro compatible con modos de 19 e 27 bits para filtros simétricos
• Banco de rexistro de coeficientes internos en modos de 18 e 27 bits para a implementación de filtros
• Filtros de resposta de impulso finito sistólico (FIR) de 18 e 27 bits con sumador de saída distribuída

Comezando

Este capítulo ofrece unha visión xeralview do fluxo de deseño do núcleo Intel FPGA IP para axudarche a comezar rapidamente co núcleo IP DSP de punto fixo nativo Cyclone 10 GX. A biblioteca IP Intel FPGA está instalada como parte do proceso de instalación de Intel Quartus® Prime. Pode seleccionar e parametrizar calquera núcleo Intel FPGA IP da biblioteca. Intel ofrece un editor de parámetros integrado que lle permite personalizar o núcleo IP Intel FPGA DSP para admitir unha gran variedade de aplicacións. O editor de parámetros guíalle a través da configuración dos valores dos parámetros e da selección de portos opcionais.

Información relacionada

• Introdución aos núcleos IP Intel FPGA
  Ofrece información xeral sobre todos os núcleos IP de Intel FPGA, incluíndo a parametrización, xeración, actualización e simulación de núcleos IP.
• Creación de scripts de simulación do Deseñador de plataformas e IP independentes da versión (estándar).
  Cree scripts de simulación que non requiran actualizacións manuais para actualizacións de software ou versión IP.
• Mellores prácticas de xestión de proxectos
  Pautas para unha xestión eficiente e portabilidade do teu proxecto e IP files.

Cyclone 10 GX Native Fixed Point DSP IP Core Parámetro Configuración

Pode personalizar o núcleo IP DSP de punto fixo nativo Cyclone 10 GX especificando os parámetros mediante o editor de parámetros do software Intel Quartus Prime.

Ficha Modo de operación

Parámetro	Parámetro xerado IP	Valor	Descrición
Escolla o modo de operación	modo_operativo	m18×18_full m18×18_sumof2 m18×18_plus36 m18×18_systolic m27×27	Seleccione o modo operativo desexado.
Configuración do multiplicador
Formato de representación para o operando multiplicador x superior	asinado_máx	asinado sen asinar	Especifique o formato de representación para o operando multiplicador x superior.

Parámetro	Parámetro xerado IP	Valor	Descrición
Formato de representación para o operando multiplicador y superior	asinado_maio	asinado sen asinar	Especifique o formato de representación para o operando multiplicador superior y.
Formato de representación para o multiplicador inferior x operando	signed_mbx	asinado sen asinar	Especifique o formato de representación para o operando multiplicador x inferior.
Formato de representación para o operando multiplicador inferior e	asinado_mby	asinado sen asinar	Especifique o formato de representación para o operando multiplicador inferior y. Selecciona sempre sen asinar para m18×18_plus36 .
Activa o porto "sub".	habilitar_sub	Non Si	Seleccione Si para habilitar subporto.
Rexistra a entrada 'sub' do multiplicador	sub_reloxo	Non Reloxo0 Reloxo1 Reloxo2	Seleccione Reloxo 0, Reloxo 1, ou Reloxo 2 para activar e especificar o sinal de reloxo de entrada para o rexistro de entrada secundaria.
Cascada de entrada
Activa a cascada de entrada para a entrada "ay".	ay_use_scan_in	Non Si	Seleccione Si para habilitar o módulo de entrada en cascada para a entrada de datos. Cando habilita o módulo de entrada en cascada, o núcleo IP DSP de punto fixo nativo do Cyclone 10 GX usa os sinais de entrada de escaneo como entrada en lugar de sinais de entrada.
Activa a cascada de entrada para a entrada "por".	by_use_scan_in	Non Si	Seleccione Si para habilitar o módulo de entrada en cascada por entrada de datos. Cando activa o módulo de entrada en cascada, o núcleo IP DSP de punto fixo nativo do Cyclone 10 GX usa os sinais de entrada ay como entrada en lugar de por sinais de entrada.
Activar o rexistro de atraso de datos	delay_scan_out_ay	Non Si	Seleccione Si para habilitar o rexistro de retardo entre ay e os rexistros de entrada. Esta función non é compatible en m18×18_plus36 e m27x27 modo operativo.

Parámetro	Parámetro xerado IP	Valor	Descrición
Activar datos mediante rexistro de atraso	delay_scan_out_by	Non Si	Seleccione Si para habilitar o rexistro de retardo entre os rexistros de entrada e o bus de saída de exploración. Esta función non é compatible en m18×18_plus36 e m27x27 modo operativo.
Activar o porto de exploración	gui_scanout_enable	Non Si	Seleccione Si para habilitar bus de saída de exploración.
ancho do bus de saída 'scanout'	ancho_escaneado	1–27	Especifique o ancho de bus de saída de exploración.
Configuración de datos 'x'
ancho do bus de entrada 'ax'	ancho_machado	1–27	Especifique o ancho de bus de entrada axe.(1)
Rexistra a entrada 'ax' do multiplicador	reloxo_machado	Non Reloxo0 Reloxo1 Reloxo2	Seleccione Reloxo 0, Reloxo 1, ou Reloxo 2 para activar e especificar o sinal de reloxo de entrada para o rexistro de entrada axe. O rexistro de entrada axe non está dispoñible se o configura fonte do operando 'ax' a 'coef'.
ancho do bus de entrada 'bx'	bx_width	1–18	Especifique o ancho de bus de entrada bx.(1)
Rexistra a entrada 'bx' do multiplicador	bx_reloxo	Non Reloxo0 Reloxo1 Reloxo2	Seleccione Reloxo 0, Reloxo 1, ou Reloxo 2 para activar e especificar o sinal de reloxo de entrada para o rexistro de entrada bx. O rexistro de entrada bx non está dispoñible se o configura fonte do operando 'bx' a 'coef'.
Configuración de datos 'y'
"ay" ou "escaneando" o ancho do bus	ay_scan_in_width	1–27	Especifique o ancho do bus de entrada ay ou scanin.(1)
Rexistra a entrada 'ay' ou a entrada 'scanin' do multiplicador	ay_scan_in_clock	Non Reloxo0 Reloxo1 Reloxo2	Seleccione Reloxo 0, Reloxo 1, ou Reloxo 2 para activar e especificar o sinal de reloxo de entrada para o rexistro de entrada ay ou scanin.
'por' ancho de bus de entrada	por_ancho	1–19	Especifique o ancho do bus de entrada.(1)

Parámetro	Parámetro xerado IP	Valor	Descrición
Rexistra a entrada "por" do multiplicador	polo_reloxo	Non Reloxo0 Reloxo1 Reloxo2	Seleccione Reloxo 0, Reloxo 1, ou Reloxo 2 para activar e especificar o sinal de reloxo de entrada para by ou scanin rexistro de entrada.(1)
Configuración do "resultado" de saída
ancho do bus de saída "resultado".	result_a_width	1–64	Especifique o ancho de bus de saída resultante.
Ancho do bus de saída 'resultb'	result_b_width	1–64	Especifique o ancho do bus de saída do resultadob. resultb só está dispoñible cando se usa operation_mode m18×18_completo.
Use o rexistro de saída	reloxo_saída	Non Reloxo0 Reloxo1 Reloxo2	Seleccione Reloxo 0, Reloxo 1, ou Reloxo 2 para activar e especificar o sinal de reloxo de entrada para os rexistros de saída resultb e resultb.

Pestana de pre-sumador

Parámetro	Parámetro xerado IP	Valor	Descrición
fonte do operando 'ay'	operando_fonte_maio	prededor de entrada	Especifique a fonte do operando para a entrada ay. Seleccione predeiro para habilitar o módulo de sumador previo para o multiplicador superior. A configuración para ay e pola fonte do operando debe ser a mesma.
'por' fonte do operando	operand_source_mby	prededor de entrada	Especifique a fonte do operando pola entrada. Seleccione predeiro para habilitar o módulo de sumador previo para o multiplicador inferior. A configuración para ay e pola fonte do operando debe ser a mesma.
Establece unha operación de suma previa para restar	predder_subtract_a	Non Si	Seleccione Si para especificar a operación de resta para o módulo de sumador previo para o multiplicador superior. A configuración previa do sumador para o multiplicador superior e inferior debe ser a mesma.
Establece a operación previa do sumador b en resta	predder_subtract_b	Non Si	Seleccione Si para especificar a operación de resta para o módulo de sumador previo para o multiplicador inferior. A configuración previa do sumador para o multiplicador superior e inferior debe ser a mesma.
Configuración de datos 'z'
Ancho do bus de entrada 'az'	ancho_az	1–26	Especifique o ancho do bus de entrada az.(1)
Rexistra a entrada 'az' do multiplicador	az_reloxo	Non Reloxo0 Reloxo1 Reloxo2	Seleccione Reloxo 0, Reloxo 1, ou Reloxo 2 para activar e especificar o sinal de reloxo de entrada para os rexistros de entrada az. A configuración do reloxo dos rexistros de entrada ay e az debe ser a mesma.
'bz' ancho do bus de entrada	bz_width	1–18	Especifique o ancho do bus de entrada bz.(1)
Rexistra a entrada 'bz' do multiplicador	bz_reloxo	Non Reloxo0 Reloxo1 Reloxo2	Seleccione Reloxo 0, Reloxo 1, ou Reloxo 2 para activar e especificar o sinal de reloxo de entrada para os rexistros de entrada bz. A configuración do reloxo dos rexistros de entrada by e bz debe ser a mesma.

Ficha Coeficiente interno

Parámetro	Parámetro xerado IP	Valor	Descrición
fonte do operando 'ax'	fonte_operando_max	entrada coef	Especifique a fonte do operando para o bus de entrada axe. Seleccione coef para habilitar o módulo de coeficiente interno para o multiplicador superior. Seleccione Non para Rexistra a entrada 'ax' do multiplicador parámetro cando activa a característica de coeficiente interno.

Parámetro	Parámetro xerado IP	Valor	Descrición
			A configuración para a fonte do operando axe e bx debe ser a mesma.
fonte do operando 'bx'	operand_source_mbx	entrada coef	Especifique a fonte do operando para o bus de entrada bx. Seleccione coef para habilitar o módulo de coeficiente interno para o multiplicador superior. Seleccione Non para Rexistra a entrada 'bx' do multiplicador parámetro cando activa a característica de coeficiente interno. A configuración para a fonte do operando axe e bx debe ser a mesma.
Configuración do rexistro de entrada 'coefsel'
Rexistra a entrada 'coefsela' do multiplicador	coef_sel_a_clock	Non Reloxo0 Reloxo1 Reloxo2	Seleccione Reloxo 0, Reloxo 1, ou Reloxo 2 para activar e especificar o sinal de reloxo de entrada para os rexistros de entrada coefsela.
Rexistra a entrada 'coefselb' do multiplicador	coef_sel_b_clock	Non Reloxo0 Reloxo1 Reloxo2	Seleccione Reloxo 0, Reloxo 1, ou Reloxo 2 para activar e especificar o sinal de reloxo de entrada para os rexistros de entrada coefselb.
Configuración de almacenamento de coeficientes
coef_a_0–7	coef_a_0–7	Número enteiro	Especifique os valores do coeficiente para o bus de entrada axe. Para o modo de operación de 18 bits, o valor máximo de entrada é 218 – 1. Para o funcionamento de 27 bits, o valor máximo é 227 – 1.
coef_b_0–7	coef_b_0–7	Número enteiro	Especifique os valores do coeficiente para o bus de entrada bx.

Pestana Cascada Acumulador/Saída

Parámetro	Parámetro xerado IP	Valor	Descrición
Activa o porto de "acumulación".	habilitar_acumular	Non Si	Seleccione Si para habilitar porto do acumulador.
Activa o porto de "negación".	habilitar_negar	Non Si	Seleccione Si para habilitar negar porto.
Activa o porto "loadconst".	enable_loadconst	Non Si	Seleccione Si para habilitar porto loadconst.
Rexistrar a entrada "acumular" do acumulador	acumular_reloxo	Non Reloxo0 Reloxo1 Reloxo2	Seleccione Reloxo 0 , Reloxo 1, ou Reloxo 2 para activar e especificar o sinal de reloxo de entrada para os rexistros de entrada acumulados.

Parámetro	Parámetro xerado IP	Valor	Descrición
Rexistra a entrada 'loadconst' do acumulador	load_const_clock	Non Reloxo0 Reloxo1 Reloxo2	Seleccione Reloxo 0, Reloxo 1, ou Reloxo 2 para activar e especificar o sinal de reloxo de entrada para os rexistros de entrada loadconst.
Rexistra a entrada "negativa" da unidade sumadora	reloxo_negado	Non Reloxo0 Reloxo1 Reloxo2	Seleccione Reloxo 0, Reloxo 1, ou Reloxo 2 para activar e especificar o sinal de reloxo de entrada para os rexistros de entrada de negación.
Activar acumulador dobre	enable_double_accum	Non Si	Seleccione Si para activar a función de acumulador dobre.
Valor N da constante preestablecida	load_const_value	0 - 63	Especifique o valor constante predefinido. Este valor pode ser 2N onde N é o valor constante predefinido.
Activar o porto de cadea	use_chainadder	Non Si	Seleccione Si para activar o módulo de saída en cascada e o bus de entrada en cadea. A función de cascada de saída non é compatible m18×18_completo modo de operación.
Activar o porto de encadeamento	gui_chainout_enable	Non Si	Seleccione Si para activar o bus de saída de cadea. A función de saída en cascada non é compatible m18×18_completo modo de operación.

Ficha Tubería

Parámetro	Parámetro xerado IP	Valor	Descrición
Engadir rexistro de canalización de entrada ao sinal de datos de entrada (x/y/z/coefsel)	entrada_pipeline_clock	Non Reloxo0 Reloxo1 Reloxo2	Seleccione Reloxo 0, Reloxo 1, ou Reloxo 2 para activar e especificar o sinal de reloxo de entrada para os rexistros de entrada de canalización x, y, z, coefsela e coefselb.
Engade o rexistro de canalización de entrada ao sinal de datos "sub".	reloxo_sub_pipeline	Non Reloxo0 Reloxo1 Reloxo2	Seleccione Reloxo 0, Reloxo 1, ou Reloxo 2 para activar e especificar o sinal de reloxo de entrada para o rexistro de entrada de canalización secundaria. (2)
Engade o rexistro de canalización de entrada ao sinal de datos "acumular".	accum_pipeline_clock	Non Reloxo0 Reloxo1 Reloxo2	Seleccione Reloxo 0, Reloxo 1, ou Reloxo 2 para activar e especificar o sinal de reloxo de entrada para o rexistro de entrada de canalización acumulada.(2)
Engade o rexistro de canalización de entrada ao sinal de datos "loadconst".	load_const_pipeline_clock	Non Reloxo0 Reloxo1 Reloxo2	Seleccione Reloxo 0, Reloxo 1, ou Reloxo 2 para activar e especificar o sinal de reloxo de entrada para o rexistro de entrada da canalización loadconst.(2)
Engade o rexistro de canalización de entrada ao sinal de datos "negativo".	negar_reloxo_de_tubo	Non Reloxo0 Reloxo1 Reloxo2	Seleccione Reloxo 0, Reloxo 1, ou Reloxo 2 para activar e especificar o sinal de reloxo de entrada para o rexistro de entrada de canalización de negación.(2)

Ancho máximo de datos de entrada por modo de operación
Pode personalizar o ancho de datos para as entradas x, y e z tal e como se especifica na táboa.

Todos os rexistros de entrada de canalización para sinais de control dinámico deben ter a mesma configuración de reloxo.

Modo de operación	Ancho máximo de datos de entrada
	ax	ay	az	bx	by	bz
Sen sumador previo nin coeficiente interno
m18×18_completo	18 (asinado) 18 (sen asinar)	19 (asinado) 18 (sen asinar)	Non usado	18 (asinado) 18 (sen asinar)	19 (asinado) 18 (sen asinar)	Non usado
m18×18_sumof2
m18×18_sistólica
m18×18_plus36
m27×27	27 (asinado) 27 (sen asinar)		Non usado
Só coa función de pre-sumador
m18×18_completo	18 (asinado) 18 (sen asinar)
m18×18_sumof2
m18×18_sistólica
m27×27	27 (asinado) 27 (sen asinar)	26 (asinado) 26 (sen asinar)		Non usado
Só con función de coeficiente interno
m18×18_completo	Non usado	19 (asinado) 18 (sen asinar)	Non usado		19 (asinado) 18 (sen asinar)	Non usado
m18×18_sumof2
m18×18_sistólica
m27×27		27 (asinado) 27 (sen asinar)			Non usado

Descrición funcional

O núcleo IP DSP de punto fixo nativo Cyclone 10 GX consta de 2 arquitecturas; Multiplicación 18 × 18 e multiplicación 27 × 27. Cada instanciación do núcleo IP DSP de punto fixo nativo Cyclone 10 GX xera só 1 das 2 arquitecturas dependendo dos modos operativos seleccionados. Pode activar módulos opcionais na súa aplicación.

Información relacionada
Bloques DSP de precisión variable no capítulo de dispositivos Intel Cyclone 10 GX, Intel Cyclone 10 GX Core Fabric e manual de E/S de uso xeral.

Modos operativos

O núcleo IP DSP de punto fixo nativo Cyclone 10 GX admite 5 modos operativos:

• O modo completo 18 × 18
• O modo Suma de 18 18 × 2
• O modo 18 × 18 Plus 36
• Modo sistólico 18 × 18
• O modo 27 × 27

O modo completo 18 × 18
Cando se configura como modo completo 18 × 18, o núcleo IP DSP de punto fixo nativo Cyclone 10 GX funciona como dous 18 (asinado/sen asinado) × 19 (asinado) ou 18 independentes.
(asinado/sen asinar) × 18 (sen asinar) multiplicadores con saída de 37 bits. Este modo aplica as seguintes ecuacións:

• resultado = ax * ay
• resultadob = bx * by

A arquitectura en modo completo 18 × 18

O modo Suma de 18 18 × 2
En 18 × 18 Suma de 2 modos, o núcleo IP DSP de punto fixo nativo Cyclone 10 GX activa os multiplicadores superior e inferior e xera un resultado de suma ou resta entre os 2 multiplicadores. O sinal de control subdinámico controla un sumador para realizar as operacións de suma ou resta. O ancho de saída resultante do núcleo IP DSP de punto fixo nativo Cyclone 10 GX pode soportar ata 64 bits cando activas a cascada de acumuladores/saídas. Este modo aplica a ecuación de resultado =[±(ax * ay) + (bx * by)].

A Arquitectura 18 × 18 Suma de 2 Modos

O modo 18 × 18 Plus 36
Cando se configura como modo 18 × 18 Plus 36, o núcleo IP DSP de punto fixo nativo Cyclone 10 GX só activa o multiplicador superior. Este modo aplica a ecuación de resultado = (ax * ay) + concatenar(bx[17:0],by[17:0]).

A arquitectura de modo 18 × 18 Plus 36

Debes establecer o Formato de representación para os multiplicadores inferiores e operando como sen asinar cando uses este modo. Cando o bus de entrada é inferior a 36 bits neste modo, debes proporcionar a extensión asinada necesaria para cubrir a entrada de 36 bits.

Usando menos de operando de 36 bits en modo 18 × 18 Plus 36
Este example mostra como configurar o núcleo IP DSP de punto fixo nativo Cyclone 10 GX para usar o modo operativo 18 × 18 Plus 36 cun dato de entrada asinado de 12 bits de 101010101010 (binario) en lugar dun operando de 36 bits.

1. Establecer o formato de representación para o multiplicador inferior x operando: a asinado.
2. Establece o formato de representación para o operando y multiplicador inferior: sen asinar.
3. Establece o ancho do bus de entrada 'bx' en 18.
4. Establece o ancho do bus de entrada "por" en 18.
5. Proporcione os datos de '111111111111111111' ao bus de entrada bx.
6. Proporcione datos de '111111101010101010' a través do bus de entrada.

Modo sistólico 18 × 18
En modos operativos sistólicos 18 × 18, o núcleo IP DSP de punto fixo nativo Cyclone 10 GX permite os multiplicadores superior e inferior, un rexistro sistólico de entrada para o multiplicador superior e un rexistro sistólico en cadea para a cadea en sinais de entrada. Cando activas a cascada de saída, este modo admite un ancho de saída resultante de 44 bits. Cando activa a función de acumulador sen cascada de saída, pode configurar o ancho de saída resultante en 64 bits.

Arquitectura de modo sistólico 18 × 18

O modo 27 × 27
Cando se configura como modos 27 × 27, o núcleo IP DSP de punto fixo nativo Cyclone 10 GX permite un multiplicador de 27 (asinado/sen asinar) × 27 (asinado/sen asinar). O bus de saída pode soportar ata 64 bits coa cascada acumulador/saída activada. Este modo aplica a ecuación de resultado = ax * ay.

Arquitectura en modo 27 × 27

Módulos opcionais

Os módulos opcionais dispoñibles no núcleo IP DSP de punto fixo nativo Cyclone 10 GX son:

• Cascada de entrada
• Pre-sumadores
• Coeficiente interno
• Acumulador e cascada de saída
• Rexistros de canalizacións

Cascada de entrada
A función de cascada de entrada é compatible con ay e polo bus de entrada. Cando configuras Habilitar cascada de entrada para a entrada "ay" en Si, o núcleo IP DSP de punto fixo nativo do Cyclone 10 GX tomará entradas dos sinais de entrada de exploración en lugar do bus de entrada ay. Cando configuras Habilitar cascada de entrada para a entrada "por" como Si, o núcleo IP DSP de punto fixo nativo do Cyclone 10 GX tomará entradas do bus de entrada ay en lugar do bus de entrada.

Recoméndase habilitar os rexistros de entrada para ay e/ou by sempre que se habilite a cascada de entrada para a corrección da aplicación.

Pode activar os rexistros de retardo para que coincidan co requisito de latencia entre o rexistro de entrada e o de saída. Hai 2 rexistros de retardo no núcleo. O rexistro de retardo superior úsase para os portos de entrada ay ou de exploración, mentres que o rexistro de retardo inferior úsase para os portos de saída de exploración. Estes rexistros de retardo son compatibles no modo completo 18 × 18, 18 × 18 sumas de 2 modos e os modos sistólicos 18 × 18.

Pre-sumador

O pre-sumador pódese configurar nas seguintes configuracións:

• Dous pre-sumadores independentes de 18 bits (asinados/sen asinar).
• Un pre-sumador de 26 bits.

Cando activa o pre-sumador nos modos de multiplicación 18 × 18, ay e az utilízanse como bus de entrada para o pre-sumador superior mentres que by e bz úsanse como o bus de entrada para o pre-sumador inferior. Cando activas o sumador previo no modo de multiplicación 27 × 27, ay e az utilízanse como bus de entrada para o sumador previo. O pre-sumador admite operacións de suma e resta. Cando se usan os dous pre-sumadores dentro do mesmo bloque DSP, deben compartir o mesmo tipo de operación (xa sexa suma ou resta).

Coeficiente interno
O coeficiente interno pode soportar ata oito coeficientes constantes para os multiplicandos en modos de 18 e 27 bits. Cando habilita a función de coeficiente interno, xeraranse dous buses de entrada para controlar a selección do multiplexor de coeficientes. O bus de entrada de coefsela úsase para seleccionar os coeficientes predefinidos para o multiplicador superior e o bus de entrada do consello para seleccionar os coeficientes predefinidos para o multiplicador inferior.

O almacenamento do coeficiente interno non admite valores de coeficiente controlables de forma dinámica e é necesario almacenar coeficiente externo para realizar tal operación.

Cascada do acumulador e de saída

O módulo acumulador pódese habilitar para realizar as seguintes operacións:

• Operación de suma ou resta
• Operación de redondeo sesgada utilizando un valor constante de 2N
• Acumulación de dobre canle

Para realizar dinámicamente a operación de suma ou resta do acumulador, controle o sinal de entrada de negado. Para unha operación de redondeo sesgado, pode especificar e cargar unha constante preestablecida de 2N antes de que se habilite o módulo acumulador especificando un número enteiro ao valor do parámetro N da constante predefinida. O número enteiro N debe ser inferior a 64. Pode activar ou desactivar dinámicamente o uso da constante preestablecida controlando o sinal loadconst. Podes usar esta operación como un muxing activo do valor redondo no camiño de retroalimentación do acumulador. O custo cargado e o uso do sinal acumulado son mutuamente excluíntes.

Pode activar o rexistro do dobre acumulador mediante o parámetro Activar dobre acumulador para realizar a dobre acumulación. O módulo acumulador pode soportar o encadeamento de varios bloques DSP para operacións de suma ou resta activando o porto de entrada de encadeamento e o porto de saída de cadea. No modo sistólico 18 × 18, só se utilizarán 44 bits do bus de entrada en cadea e do bus de saída en cadea. Non obstante, todas as cadeas de 64 bits do bus de entrada deben estar conectadas ao bus de saída de saída do bloque DSP anterior.

Rexistro de canalizacións

O núcleo IP DSP de punto fixo nativo Cyclone 10 GX admite un único nivel de rexistro de canalización. O rexistro de canalización admite ata tres fontes de reloxo e un sinal claro asíncrono para restablecer os rexistros de canalización. Hai cinco rexistros de canalizacións:

• rexistro de canalización de bus de entrada de datos
• rexistro de canalización de sinal de control subdinámico
• negar o rexistro de canalización de sinal de control dinámico
• acumular rexistro de canalización de sinal de control dinámico
• rexistro de tuberías de control dinámico loadconst

Podes optar por activar cada rexistro de canalización de bus de entrada de datos e os rexistros de canalización de sinal de control dinámico de forma independente. Non obstante, todos os rexistros de canalización activados deben utilizar a mesma fonte de reloxo.

Esquema de temporización

Os rexistros de entrada, canalización e saída do núcleo IP DSP de punto fixo nativo de Cyclone 10 GX admiten tres fontes/habilitacións de reloxo e dous borrados asíncronos. Todos os rexistros de entrada usan aclr[0] e todos os rexistros de pipeline e saída usan aclr[1]. Cada tipo de rexistro pode seleccionar unha das tres fontes de reloxo e sinais de activación do reloxo. Cando configura o núcleo IP DSP de punto fixo nativo Cyclone 10 GX para o modo de operación sistólica 18 × 18, o software Intel Quartus Prime establecerá o rexistro sistólico de entrada e a fonte do reloxo do rexistro sistólico en cadea na mesma fonte de reloxo que o rexistro de saída internamente.

Cando habilita a función de dobre acumulador, o software Intel Quartus Prime establecerá a fonte do reloxo do rexistro do dobre acumulador na mesma fonte do reloxo que o rexistro de saída internamente.

Restricións do esquema de cronometraxe
Esta pestana mostra as restricións que debe aplicar para todos os esquemas de reloxo de rexistro.

Condición	Restricción
Cando o pre-sumador está activado	A fonte do reloxo dos rexistros de entrada ay e az debe ser a mesma.

	A fonte do reloxo dos rexistros de entrada by e bz debe ser a mesma.
Cando os rexistros de canalización están activados	A fonte do reloxo de todos os rexistros de canalización debe ser a mesma.
Cando algún dos rexistros de entrada para sinais de control dinámico	A fonte do reloxo dos rexistros de entrada para sub, acumular, loadconst e negate debe ser a mesma.

Cyclone 10 GX Native Point Fixed Point DSP IP Core Signals

A seguinte figura mostra os sinais de entrada e saída do núcleo IP DSP de punto fixo nativo Cyclone 10 GX.

Cyclone 10 GX Native Point Fixed Point DSP IP Core Signals

Sinais de entrada de datos

Nome do sinal	Tipo	Anchura	Descrición
machado[]	Entrada	27	Bus de datos de entrada ao multiplicador superior.
ai[]	Entrada	27	Bus de datos de entrada ao multiplicador superior. Cando o pre-sumador está activado, estes sinais serven como sinais de entrada ao pre-sumador superior.
az[]	Entrada	26	Estes sinais son sinais de entrada ao pre-sumador superior. Estes sinais só están dispoñibles cando o pre-sumador está activado. Estes sinais non están dispoñibles en m18×18_plus36 modo operativo.
bx[]	Entrada	18	Bus de datos de entrada ao multiplicador inferior. Estes sinais non están dispoñibles en m27×27 modo operativo.
por []	Entrada	19	Bus de datos de entrada ao multiplicador inferior. Cando o pre-sumador está activado, estes sinais serven como sinais de entrada para o pre-sumador inferior. Estes sinais non están dispoñibles en m27×27 modo operativo.
bz[]	Entrada	18	Estes sinais son sinais de entrada ao pre-sumador inferior. Estes sinais só están dispoñibles cando o pre-sumador está activado. Estes sinais non están dispoñibles en m27×27 e m18×18_plus36 modos operativos.

Sinais de saída de datos

Nome do sinal	Tipo	Anchura	Descrición
resultado[]	Saída	64	Bus de datos de saída do multiplicador superior. Estes sinais admiten ata 37 bits para m18×18_completo modo operativo.
resultadob[]	Saída	37	Bus de datos de saída desde o multiplicador inferior. Estes sinais só están dispoñibles en m18×18_completo modo operativo.

Reloxo, activar e borrar sinais

Nome do sinal	Tipo	Anchura	Descrición
clk[]	Entrada	3	Sinais de reloxo de entrada para todos os rexistros. Estes sinais de reloxo só están dispoñibles se algún dos rexistros de entrada, rexistros de canalización ou rexistro de saída está configurado en Reloxo 0, Reloxo 1, ou Reloxo 2. • clk[0] = Reloxo 0 • clk[1] = Reloxo 1 • clk[2] = Reloxo 2
ena[]	Entrada	3	Activar reloxo para clk[2:0]. Este sinal está activo: alto. • ena[0] é para Reloxo 0 • ena[1] é para Reloxo 1 • ena[2] é para Reloxo 2
aclr[]	Entrada	2	Sinais de entrada claros asíncronos para todos os rexistros. Este sinal está activo: alto. Use aclr[0] para todos os rexistros de entrada e uso aclr[1] para todos os rexistros de canalización e rexistro de saída. De forma predeterminada, este sinal desactivarase.

Sinais de control dinámico

Nome do sinal	Tipo	Anchura	Descrición
sub	Entrada	1	Sinal de entrada para sumar ou restar a saída do multiplicador superior coa saída do multiplicador inferior. • Desactivar este sinal para especificar a operación de adición. • Afirma este sinal para especificar a operación de resta. Por defecto, este sinal está desactivado. Podes activar ou anular este sinal durante o tempo de execución.(3)
negar	Entrada	1	Sinal de entrada para sumar ou restar a suma dos multiplicadores superior e inferior cos datos dos sinais en cadea. • Desactivar este sinal para especificar a operación de adición. • Afirma este sinal para especificar a operación de resta. Por defecto, este sinal está desactivado. Podes activar ou anular este sinal durante o tempo de execución.(3)
acumular	Entrada	1	Sinal de entrada para activar ou desactivar a función do acumulador. • Desactivar este sinal para desactivar a función do acumulador. • Afirma este sinal para activar a función de acumulador. Por defecto, este sinal está desactivado. Podes activar ou anular este sinal durante o tempo de execución.(3)
carga const	Entrada	1	Sinal de entrada para activar ou desactivar a función de carga constante. • Desactivar este sinal para desactivar a función de carga constante. • Afirma este sinal para activar a característica de carga constante. Por defecto, este sinal está desactivado. Podes activar ou anular este sinal durante o tempo de execución.(3)

Sinais de coeficiente interno

Nome do sinal	Tipo	Anchura	Descrición
coefsela[]	Entrada	3	Sinais de selección de entrada para 8 valores de coeficiente definidos polo usuario para o multiplicador superior. Os valores dos coeficientes gárdanse na memoria interna e especifícanse mediante parámetros coef_a_0 a coef_a_7. • coefsela[2:0] = 000 refírese coef_a_0 • coefsela[2:0] = 001 refírese coef_a_1 • coelsela[2:0] = 010 refírese coef_a_2 • … e así por diante. Estes sinais só están dispoñibles cando a función de coeficiente interno está activada.
coefselb[]	Entrada	3	Sinais de selección de entrada para 8 valores de coeficiente definidos polo usuario para o multiplicador inferior. Os valores dos coeficientes gárdanse na memoria interna e especifícanse mediante parámetros coef_b_0 a coef_b_7. • coefselb[2:0] = 000 refírese coef_b_0 • coefselb[2:0] = 001 refírese coef_b_1 • coelselb[2:0] = 010 refírese coef_b_2 • … e así por diante. Estes sinais só están dispoñibles cando a función de coeficiente interno está activada.

Sinais de entrada en cascada

Nome do sinal	Tipo	Anchura	Descrición
escanear[]	Entrada	27	Bus de datos de entrada para módulo de cascada de entrada. Conecte estes sinais aos sinais de exploración do núcleo DSP anterior.
escaneo[]	Saída	27	Bus de datos de saída do módulo de cascada de entrada. Conecte estes sinais aos sinais de escaneo do seguinte núcleo DSP.

Sinais de saída en cascada

Nome do sinal	Tipo	Anchura	Descrición
cadea[]	Entrada	64	Bus de datos de entrada para o módulo de saída en cascada. Conecte estes sinais aos sinais de encadeamento do núcleo DSP anterior.
encadeamento[]	Saída	64	Bus de datos de saída do módulo de cascada de saída. Conecte estes sinais aos sinais en cadea do seguinte núcleo DSP.

Historial de revisións de documentos para o Cyclone 10 GX Native Fixed Point DSP IP Core Guía de usuario

Data	Versión	Cambios
Novembro 2017	2017.11.06	Lanzamento inicial.

Intel Corporation. Todos os dereitos reservados. Intel, o logotipo de Intel e outras marcas de Intel son marcas comerciais de Intel Corporation ou das súas subsidiarias. Intel garante o rendemento dos seus produtos FPGA e de semicondutores segundo as especificacións actuais de acordo coa garantía estándar de Intel, pero resérvase o dereito de facer cambios en calquera produto e servizo en calquera momento sen previo aviso. Intel non asume ningunha responsabilidade ou responsabilidade derivada da aplicación ou uso de calquera información, produto ou servizo descrito aquí, salvo que Intel o acorde expresamente por escrito. Recoméndase aos clientes de Intel que obteñan a versión máis recente das especificacións do dispositivo antes de confiar en calquera información publicada e antes de facer pedidos de produtos ou servizos.

Outros nomes e marcas pódense reclamar como propiedade doutros.

Documentos/Recursos

Intel UG-20094 Cyclone 10 GX Núcleo IP DSP de punto fijo nativo [pdfGuía do usuario UG-20094 Núcleo IP DSP de punto fijo nativo Cyclone 10 GX, UG-20094, Núcleo IP DSP de punto fijo nativo Cyclone 10 GX, Núcleo IP DSP de punto fijo nativo, Núcleo IP DSP de punto fijo, Núcleo IP DSP

Referencias

• Manual de usuario