intel UG-20094 Cyclone 10 GX Native Fixed Point DSP IP Core

Intel® Cyclone® 10 GX Native Fixed Point DSP IP Core Uputstvo za korisnike

Intel Cyclone® 10 GX Native Fixed Point DSP IP jezgro pokreće i kontroliše jedan Intel Cyclone 10 GX blok za digitalnu obradu signala varijabilne preciznosti (DSP). Cyclone 10 GX Native Fixed Point DSP IP jezgro je dostupno samo za Intel Cyclone 10 GX uređaje.

Cyclone 10 GX Native Fixed Point DSP IP Core funkcionalni blok dijagram

Povezane informacije
Uvod u Intel FPGA IP jezgra.

Cyclone 10 GX Native Fixed Point DSP IP Core karakteristike

Cyclone 10 GX Native Fixed Point DSP IP jezgro podržava sljedeće karakteristike:

• Visoke performanse, optimizirane za snagu i potpuno registrirane operacije množenja
• 18-bitne i 27-bitne dužine riječi
• Dva množitelja 18 × 19 ili jedan množitelj 27 × 27 po DSP bloku
• Ugrađeni registar sabiranja, oduzimanja i 64-bitnog dvostrukog akumuliranja za kombinovanje rezultata množenja
• Kaskadni 19-bitni ili 27-bitni kada je pred-sabirač onemogućen i kaskadni 18-bitni kada se pred-sabirač koristi za formiranje linije odlaganja odlaganja za filtriranje
• Kaskadna 64-bitna izlazna sabirnica za propagiranje izlaznih rezultata od jednog bloka do sljedećeg bloka bez vanjske logičke podrške
• Tvrdi pred-sabirač podržan u 19-bitnim i 27-bitnim načinima za simetrične filtere
• Interna banka registara koeficijenata u 18-bitnom i 27-bitnom modu za implementaciju filtera
• 18-bitni i 27-bitni sistolički filteri konačnog impulsnog odziva (FIR) s distribuiranim izlaznim sabiračem

Getting Started

Ovo poglavlje daje opšti pregledview toka dizajna Intel FPGA IP jezgra koji će vam pomoći da brzo počnete sa Cyclone 10 GX Native Fixed Point DSP IP jezgrom. Intel FPGA IP biblioteka se instalira kao deo procesa instalacije Intel Quartus® Prime. Možete odabrati i parametrirati bilo koju Intel FPGA IP jezgru iz biblioteke. Intel obezbeđuje integrisani uređivač parametara koji vam omogućava da prilagodite Intel FPGA DSP IP jezgro za podršku širokom spektru aplikacija. Editor parametara vodi vas kroz postavljanje vrijednosti parametara i odabir opcionih portova.

Povezane informacije

• Uvod u Intel FPGA IP jezgra
  Pruža opšte informacije o svim Intel FPGA IP jezgrama, uključujući parametriranje, generisanje, nadogradnju i simulaciju IP jezgara.
• Kreiranje skripti za simulaciju IP i Platform Designer (Standard) neovisne o verziji
  Kreirajte skripte za simulaciju koje ne zahtijevaju ručno ažuriranje softvera ili nadogradnje IP verzije.
• Najbolje prakse upravljanja projektima
  Smjernice za efikasno upravljanje i prenosivost vašeg projekta i IP-a files.

Cyclone 10 GX Native Fixed Point DSP IP Core Parameter parametara

Možete prilagoditi Cyclone 10 GX Native Fixed Point DSP IP jezgro specificiranjem parametara pomoću uređivača parametara u softveru Intel Quartus Prime.

Kartica Operation Mode

Parametar	IP generirani parametar	Vrijednost	Opis
Molimo odaberite način rada	radni_način	m18×18_full m18×18_sumof2 m18×18_plus36 m18×18_systolic m27×27	Odaberite željeni način rada.
Konfiguracija množitelja
Format reprezentacije za gornji množitelj x operand	signed_max	potpisan nepotpisan	Navedite format predstavljanja za gornji množitelj x operand.

Parametar	IP generirani parametar	Vrijednost	Opis
Format reprezentacije za glavni množitelj y operand	signed_may	potpisan nepotpisan	Odredite format reprezentacije za gornji operand množenja y.
Format reprezentacije za donji množitelj x operand	signed_mbx	potpisan nepotpisan	Odredite format predstavljanja za donji množitelj x operand.
Format reprezentacije za donji množitelj y operand	signed_mby	potpisan nepotpisan	Odredite format predstavljanja za donji operand množitelja y. Uvijek odaberite nepotpisan za m18×18_plus36 .
Omogućite 'sub' port	enable_sub	br Da	Odaberite Da omogućiti sub port.
Registrirajte ulaz 'sub' množitelja	sub_clock	br Sat0 Sat1 Sat2	Odaberite Sat0, Sat1, ili Sat2 da omogućite i specificirate signal ulaznog takta za pod-ulazni registar.
Input Cascade
Omogući kaskadu ulaza za 'ay' ulaz	ay_use_scan_in	br Da	Odaberite Da da se omogući ulazni kaskadni modul za unos podataka. Kada omogućite ulazni kaskadni modul, Cyclone 10 GX Native Fixed Point DSP IP jezgro koristi ulazne signale skeniranja kao ulaz umjesto ay ulaznih signala.
Omogući kaskadu ulaza za ulaz 'po'	by_use_scan_in	br Da	Odaberite Da da se omogući ulazni kaskadni modul za unos podataka. Kada omogućite ulazni kaskadni modul, Cyclone 10 GX Native Fixed Point DSP IP jezgro koristi ay ulazne signale kao ulaz umjesto ulaznih signala.
Omogući registar kašnjenja podataka	delay_scan_out_ay	br Da	Odaberite Da da omogući registar kašnjenja između ay i by ulaznih registara. Ova funkcija nije podržana u m18×18_plus36 i m27x27 režim rada.

Parametar	IP generirani parametar	Vrijednost	Opis
Omogućite podatke pomoću registra kašnjenja	delay_scan_out_by	br Da	Odaberite Da za omogućavanje registra kašnjenja između ulaznih registara i izlazne magistrale za skeniranje. Ova funkcija nije podržana u m18×18_plus36 i m27x27 režim rada.
Omogući port za skeniranje	gui_scanout_enable	br Da	Odaberite Da omogućiti scanout izlazna sabirnica.
'scanout' širina izlazne magistrale	scan_out_width	1–27	Odredite širinu scanout izlazna sabirnica.
Konfiguracija podataka 'x'
'ax' ulazna širina magistrale	ax_width	1–27	Odredite širinu sabirnica za ulaz sjekira.(1)
Registrirajte ulaz 'ax' množitelja	ax_clock	br Sat0 Sat1 Sat2	Odaberite Sat0, Sat1, ili Sat2 da omogućite i odredite ulazni takt signal za ulazni registar osovine. axin ulazni registar nije dostupan ako postavite izvor operanda 'ax' to 'coef'.
'bx' širina ulazne magistrale	bx_width	1–18	Odredite širinu bx ulazna magistrala.(1)
Registrirajte ulaz 'bx' množitelja	bx_clock	br Sat0 Sat1 Sat2	Odaberite Sat0, Sat1, ili Sat2 za omogućavanje i specificiranje ulaznog takta za bx ulazni registar. bx ulazni registar nije dostupan ako postavite 'bx' izvor operanda to 'coef'.
Podaci 'y' konfiguracija
'ay' ili 'scanin' širina sabirnice	ay_scan_in_width	1–27	Odredite širinu ulazne sabirnice ay ili scanin.(1)
Registrirajte ulaz 'ay' ili ulaz 'scanin' množitelja	ay_scan_in_clock	br Sat0 Sat1 Sat2	Odaberite Sat0, Sat1, ili Sat2 za omogućavanje i specificiranje ulaznog takta za ay ili scanin ulazni registar.
'po' širini ulazne magistrale	by_width	1–19	Odredite širinu po ulaznoj magistrali.(1)

Parametar	IP generirani parametar	Vrijednost	Opis
Registrirajte unos 'po' množitelja	by_clock	br Sat0 Sat1 Sat2	Odaberite Sat0, Sat1, ili Sat2 da biste omogućili i odredili ulazni signal takta za by ili scanin ulazni registar.(1)
Izlaz konfiguracije 'rezultata'
'rezulta' širina izlazne sabirnice	result_a_width	1–64	Odredite širinu rezultat izlazne sabirnice.
'resultb' širina izlazne magistrale	result_b_width	1–64	Odredite širinu rezultatb izlazne magistrale. resultb je dostupan samo kada se koristi radni_način m18×18_pun.
Koristi izlazni registar	output_clock	br Sat0 Sat1 Sat2	Odaberite Sat0, Sat1, ili Sat2 za omogućavanje i specificiranje ulaznog taktnog signala za izlazne registre rezultata i rezultatab.

Tab

Parametar	IP generirani parametar	Vrijednost	Opis
'ay' izvor operanda	operand_source_may	input preadder	Odredite izvor operanda za ay ulaz. Odaberite preadder za omogućavanje modula pred-sabirača za gornji množitelj. Postavke za ay i po izvoru operanda moraju biti iste.
'prema' izvoru operanda	operand_source_mby	input preadder	Navedite izvor operanda za po ulazu. Odaberite preadder da se omogući modul pred-sabirača za donji množitelj. Postavke za ay i po izvoru operanda moraju biti iste.
Postavite predsabiraču operaciju na oduzimanje	preadder_subtract_a	br Da	Odaberite Da za specificiranje operacije oduzimanja za modul pred-sabirača za gornji množitelj. Postavke pred-sabirača za gornji i donji množitelj moraju biti iste.
Postavite operaciju pred-sabirača b na oduzimanje	preadder_subtract_b	br Da	Odaberite Da za specificiranje operacije oduzimanja za modul pred-sabirača za donji množitelj. Postavke pred-sabirača za gornji i donji množitelj moraju biti iste.
Konfiguracija podataka 'z'
'az' širina ulazne magistrale	az_width	1–26	Odredite širinu az ulazne magistrale.(1)
Registrirajte ulaz 'az' množitelja	az_clock	br Sat0 Sat1 Sat2	Odaberite Sat0, Sat1, ili Sat2 za omogućavanje i specificiranje ulaznog takta za az ulazne registre. Postavke sata za ulazne registre ay i az moraju biti iste.
'bz' širina ulazne magistrale	bz_width	1–18	Odredite širinu bz ulazne magistrale.(1)
Registrirajte ulaz 'bz' množitelja	bz_clock	br Sat0 Sat1 Sat2	Odaberite Sat0, Sat1, ili Sat2 za omogućavanje i specificiranje ulaznog takta za bz ulazne registre. Postavke sata za ulazne registre by i bz moraju biti iste.

Interni koeficijent Tab

Parametar	IP generirani parametar	Vrijednost	Opis
izvor operanda 'ax'	operand_source_max	unos koef	Odredite izvor operanda za ulaznu magistralu. Odaberite koef da se omogući interni modul koeficijenta za gornji množilac. Odaberite br za Registrirajte ulaz 'ax' množitelja parametar kada omogućite funkciju internog koeficijenta.

Parametar	IP generirani parametar	Vrijednost	Opis
			Postavke za ax i bx izvor operanda moraju biti iste.
'bx' izvor operanda	operand_source_mbx	unos koef	Odredite izvor operanda za bx ulaznu magistralu. Odaberite koef da se omogući interni modul koeficijenta za gornji množilac. Odaberite br za Registrirajte ulaz 'bx' množitelja parametar kada omogućite funkciju internog koeficijenta. Postavke za ax i bx izvor operanda moraju biti iste.
'coefsel' Konfiguracija ulaznog registra
Registrirajte ulaz 'coefsela' množitelja	coef_sel_a_clock	br Sat0 Sat1 Sat2	Odaberite Sat0, Sat1, ili Sat2 za omogućavanje i specificiranje ulaznog takta za coefsela ulazne registre.
Registrirajte ulaz 'coefselb' množitelja	coef_sel_b_clock	br Sat0 Sat1 Sat2	Odaberite Sat0, Sat1, ili Sat2 za omogućavanje i specificiranje ulaznog takta za koefselb ulazne registre.
Konfiguracija pohrane koeficijenta
koef_a_0–7	koef_a_0–7	Integer	Odredite vrijednosti koeficijenta za ulaznu sabirnicu osovine. Za 18-bitni način rada, maksimalna ulazna vrijednost je 218 – 1. Za 27-bitni rad, maksimalna vrijednost je 227 – 1.
koef_b_0–7	koef_b_0–7	Integer	Odredite vrijednosti koeficijenta za ulaznu sabirnicu bx.

Akumulator/Izlaz Cascade Tab

Parametar	IP generirani parametar	Vrijednost	Opis
Omogućite 'akumulirati' port	enable_accumulate	br Da	Odaberite Da omogućiti port za akumulator.
Omogućite 'negate' port	enable_negate	br Da	Odaberite Da omogućiti negirati port.
Omogućite 'loadconst' port	enable_loadconst	br Da	Odaberite Da omogućiti loadconst port.
Registrirajte ulaz 'akumulirati' akumulatora	collecte_clock	br Sat0 Sat1 Sat2	Odaberite Sat0 , Sat1, ili Sat2 za omogućavanje i specificiranje ulaznog takta za akumulirane ulazne registre.

Parametar	IP generirani parametar	Vrijednost	Opis
Registrirajte ulaz 'loadconst' akumulatora	load_const_clock	br Sat0 Sat1 Sat2	Odaberite Sat0, Sat1, ili Sat2 za omogućavanje i specificiranje ulaznog takta za loadconst ulazne registre.
Registrirajte ulaz 'negate' jedinice za sabiranje	negate_clock	br Sat0 Sat1 Sat2	Odaberite Sat0, Sat1, ili Sat2 za omogućavanje i specificiranje ulaznog takta za negativne ulazne registre.
Omogući dvostruki akumulator	enable_double_accum	br Da	Odaberite Da da omogućite funkciju dvostrukog akumulatora.
N vrijednost unaprijed postavljene konstante	load_const_value	0 – 63	Odredite unaprijed postavljenu konstantnu vrijednost. Ova vrijednost može biti 2N gdje N je unaprijed postavljena konstantna vrijednost.
Omogući lančani port	use_chainadder	br Da	Odaberite Da da se omogući izlazni kaskadni modul i lančana ulazna sabirnica. Funkcija izlazne kaskade nije podržana u m18×18_pun režim rada.
Omogući lančani port	gui_chainout_enable	br Da	Odaberite Da da omogućite izlaznu sabirnicu lančanika. Funkcija izlazne kaskade nije podržana u m18×18_pun režim rada.

Pipelining Tab

Parametar	IP generirani parametar	Vrijednost	Opis
Dodajte registar ulaznog cjevovoda u signal ulaznih podataka (x/y/z/coefsel)	input_pipeline_clock	br Sat0 Sat1 Sat2	Odaberite Sat0, Sat1, ili Sat2 za omogućavanje i specificiranje ulaznog takta za x, y, z, coefsela i coefselb ulazne registre cjevovoda.
Dodajte registar ulaznog cjevovoda 'pod' signalu podataka	sub_pipeline_clock	br Sat0 Sat1 Sat2	Odaberite Sat0, Sat1, ili Sat2 da omogućite i specificirate signal ulaznog takta za ulazni registar pod-cevovoda. (2)
Dodajte registar ulaznog cjevovoda u signal 'akumuliranja' podataka	accum_pipeline_clock	br Sat0 Sat1 Sat2	Odaberite Sat0, Sat1, ili Sat2 da omogućite i odredite ulazni takt signal za akumulirani ulazni registar cjevovoda.(2)
Dodajte registar ulaznog cjevovoda u signal podataka 'loadconst'	load_const_pipeline_clock	br Sat0 Sat1 Sat2	Odaberite Sat0, Sat1, ili Sat2 da omogućite i specificirate signal ulaznog takta za ulazni registar cevovoda loadconst.(2)
Dodajte registar ulaznog cjevovoda 'negate' podatkovnom signalu	negate_pipeline_clock	br Sat0 Sat1 Sat2	Odaberite Sat0, Sat1, ili Sat2 da omogućite i specificirate signal ulaznog takta za negirani ulazni registar cjevovoda.(2)

Maksimalna širina ulaznih podataka po režimu rada
Možete prilagoditi širinu podataka za x, y i z ulaze kako je navedeno u tabeli.

Svi ulazni registri cevovoda za dinamičke upravljačke signale moraju imati istu postavku sata.

Način rada	Maksimalna širina ulaznih podataka
	ax	ay	az	bx	by	bz
Bez predsabirača ili internog koeficijenta
m18×18_pun	18 (potpisano) 18 (nepotpisano)	19 (potpisano) 18 (nepotpisano)	Nije korišteno	18 (potpisano) 18 (nepotpisano)	19 (potpisano) 18 (nepotpisano)	Nije korišteno
m18×18_sumof2
m18×18_sistolni
m18×18_plus36
m27×27	27 (potpisano) 27 (nepotpisano)		Nije korišteno
Samo sa funkcijom pred-sabirača
m18×18_pun	18 (potpisano) 18 (nepotpisano)
m18×18_sumof2
m18×18_sistolni
m27×27	27 (potpisano) 27 (nepotpisano)	26 (potpisano) 26 (nepotpisano)		Nije korišteno
Samo sa funkcijom internog koeficijenta
m18×18_pun	Nije korišteno	19 (potpisano) 18 (nepotpisano)	Nije korišteno		19 (potpisano) 18 (nepotpisano)	Nije korišteno
m18×18_sumof2
m18×18_sistolni
m27×27		27 (potpisano) 27 (nepotpisano)			Nije korišteno

Funkcionalni opis

Cyclone 10 GX Native Fixed Point DSP IP jezgro se sastoji od 2 arhitekture; 18 × 18 množenje i 27 × 27 množenje. Svaka instancija Cyclone 10 GX Native Fixed Point DSP IP jezgra generiše samo 1 od 2 arhitekture u zavisnosti od izabranih režima rada. Možete omogućiti opcione module za svoju aplikaciju.

Povezane informacije
DSP blokovi varijabilne preciznosti u poglavlju Intel Cyclone 10 GX uređaji, Intel Cyclone 10 GX Core Fabric i priručnik za I/O opće namjene.

Operativni režimi

Cyclone 10 GX Native Fixed Point DSP IP jezgro podržava 5 načina rada:

• Puni način rada 18 × 18
• Način 18 × 18 Zbir 2
• Režim 18 × 18 Plus 36
• Sistolički režim 18 × 18
• Režim 27 × 27

Puni način rada 18 × 18
Kada je konfigurisan kao 18 × 18 full mod, Cyclone 10 GX Native Fixed Point DSP IP jezgro radi kao dva nezavisna 18 (potpisano/nepotpisano) × 19 (potpisano) ili 18
(označeno/nepotpisano) × 18 (nepotpisano) množitelja sa 37-bitnim izlazom. Ovaj način rada primjenjuje sljedeće jednačine:

• rezultat = ax * ay
• rezultatb = bx * po

Arhitektura punog načina 18 × 18

Način 18 × 18 Zbir 2
U 18 × 18 Sum of 2 mods, Cyclone 10 GX Native Fixed Point DSP IP jezgro omogućava gornji i donji množitelj i generiše rezultat sabiranja ili oduzimanja između 2 množitelja. Poddinamički kontrolni signal kontrolira sabirač da izvrši operacije sabiranja ili oduzimanja. Rezultat izlazne širine Cyclone 10 GX Native Fixed Point DSP IP jezgra može podržati do 64 bita kada omogućite akumulatorsku/izlaznu kaskadu. Ovaj način rada primjenjuje jednačinu rezultata =[±(ax * ay) + (bx * by)].

Arhitektura 18 × 18 Sum of 2 Mode

Režim 18 × 18 Plus 36
Kada je konfigurisan kao 18 × 18 Plus 36 način rada, Cyclone 10 GX Native Fixed Point DSP IP jezgro omogućava samo gornji množitelj. Ovaj režim primjenjuje jednačinu rezultata = (ax * ay) + konkatenacija (bx[17:0],by[17:0]).

Arhitektura 18 × 18 Plus 36 Mode

Morate postaviti format Representation za donje množitelje y operand na unsigned kada koristite ovaj način. Kada je ulazna magistrala manja od 36-bitnog u ovom načinu rada, od vas se traži da pružite neophodnu potpisanu ekstenziju da popunite 36-bitni ulaz.

Korištenje manje od 36-bitnog operanda u 18 × 18 Plus 36 modu
Ovaj exampLe pokazuje kako da konfigurišete Cyclone 10 GX Native Fixed Point DSP jezgro da koristi 18 × 18 Plus 36 operativni režim sa potpisanim 12-bitnim ulaznim podacima 101010101010 (binarni) umesto 36-bitnog operanda.

1. Postavite format reprezentacije za donji množitelj x operand: na potpisan.
2. Postavite format reprezentacije za donji množitelj y operand: na neoznačeno.
3. Postavite širinu ulazne magistrale 'bx' na 18.
4. Postavite širinu ulazne magistrale 'po' na 18.
5. Navedite podatke '111111111111111111' na bx ulaznu magistralu.
6. Navedite podatke '111111101010101010' na ulaznu magistralu.

Sistolički režim 18 × 18
U sistoličkim radnim režimima 18 × 18, Cyclone 10 GX Native Fixed Point DSP IP jezgro omogućava gornji i donji množitelj, ulazni sistolni registar za gornji množitelj i lančani sistolički registar za lanac u ulaznim signalima. Kada omogućite izlaznu kaskadu, ovaj način podržava izlaznu širinu od 44 bita. Kada omogućite značajku akumulatora bez izlazne kaskade, možete konfigurirati izlaznu širinu rezultata na 64 bita.

Arhitektura sistoličkog modusa 18 × 18

Režim 27 × 27
Kada je konfigurisan kao 27 × 27 režima, Cyclone 10 GX Native Fixed Point DSP IP jezgro omogućava 27 (potpisano/nepotpisano) × 27 (potpisano/nepotpisano) množitelj. Izlazna magistrala može podržati do 64 bita sa omogućenom akumulatorsko/izlaznom kaskadom. Ovaj način rada primjenjuje jednadžbu rezultata = ax * ay.

Arhitektura 27 × 27 Mode

Neobvezni moduli

Opcioni moduli dostupni u Cyclone 10 GX Native Fixed Point DSP IP Core su:

• Ulazna kaskada
• Pred-sabirači
• Interni koeficijent
• Akumulator i izlazna kaskada
• Cjevovodni registri

Input Cascade
Funkcija ulazne kaskade je podržana na ay i ulaznoj magistrali. Kada postavite Omogući ulaznu kaskadu za 'ay' ulaz na Da, Cyclone 10 GX Native Fixed Point DSP IP jezgro će uzimati ulaze od ulaznih signala skeniranja umjesto ay ulazne magistrale. Kada postavite Enable input cascade za 'by' input na Yes, Cyclone 10 GX Native Fixed Point DSP IP jezgro će uzimati ulaze sa ay ulazne magistrale umjesto sa ulazne magistrale.

Preporučljivo je omogućiti ulazne registre za ay i/ili by kad god je omogućena ulazna kaskada za ispravnost aplikacije.

Možete omogućiti registre kašnjenja da odgovaraju zahtjevu za kašnjenje između ulaznog i izlaznog registra. Postoje 2 registra kašnjenja u jezgri. Gornji registar kašnjenja koristi se za ulazne portove ay ili scan-in dok se donji registar kašnjenja koristi za izlazne portove skeniranja. Ovi registri kašnjenja su podržani u 18 × 18 punom modu, 18 × 18 zbrojima 2 moda i 18 × 18 sistolnim modovima.

Pred-sabirač

Pred-sabirač se može konfigurirati u sljedećim konfiguracijama:

• Dva nezavisna 18-bitna (potpisana/nepotpisana) pred-sabirača.
• Jedan 26-bitni pred-sabirač.

Kada omogućite predsabirač u režimima množenja 18 × 18, ay i az se koriste kao ulazna sabirnica za gornji predsabirač dok se by i bz koriste kao ulazna sabirnica za donji predsabirač. Kada omogućite predsabirač u režimu množenja 27 × 27, ay i az se koriste kao ulazna magistrala za predsabirač. Pred-sabirač podržava operacije sabiranja i oduzimanja. Kada se koriste oba predsabirača unutar istog DSP bloka, oni moraju dijeliti isti tip operacije (bilo sabiranje ili oduzimanje).

Interni koeficijent
Interni koeficijent može podržati do osam konstantnih koeficijenata za množenike u 18-bitnim i 27-bitnim modovima. Kada omogućite funkciju internog koeficijenta, generirat će se dvije ulazne magistrale za kontrolu odabira koeficijentnog multipleksora. Ulazna sabirnica coefsela se koristi za odabir predefiniranih koeficijenata za gornji množitelj, a ulazna sabirnica savjetnika se koristi za odabir unaprijed definiranih koeficijenata za donji množitelj.

Interna memorija koeficijenata ne podržava dinamički kontrolirane vrijednosti koeficijenta i potrebna je eksterna memorija koeficijenata za izvođenje takve operacije.

Akumulator i izlazna kaskada

Akumulatorski modul se može omogućiti da izvrši sljedeće operacije:

• Operacija sabiranja ili oduzimanja
• Pristrasna operacija zaokruživanja koristeći konstantnu vrijednost od 2N
• Dvokanalna akumulacija

Da biste dinamički izvršili operaciju sabiranja ili oduzimanja akumulatora, kontrolirajte negirajući ulazni signal. Za pristrasnu operaciju zaokruživanja, možete specificirati i učitati unaprijed postavljenu konstantu od 2N prije nego što se aktivira modul akumulatora specificirajući cijeli broj vrijednosti parametra N unaprijed postavljene konstante. Cijeli broj N mora biti manji od 64. Možete dinamički omogućiti ili onemogućiti upotrebu unaprijed postavljene konstante kontroliranjem loadconst signala. Ovu operaciju možete koristiti kao aktivno muksiranje zaokružene vrijednosti u povratnu putanju akumulatora. Učitani trošak i akumulirana upotreba signala se međusobno isključuju.

Možete omogućiti registar dvostrukog akumulatora pomoću parametra Omogući dvostruki akumulator za obavljanje dvostruke akumulacije. Akumulatorski modul može podržati ulančavanje višestrukih DSP blokova za operacije sabiranja ili oduzimanja omogućavanjem lančanog ulaznog porta i izlaznog porta za lanac. U sistoličkom modu 18 × 18, koristit će se samo 44-bitna ulazna i izlazna sabirnica lanca. Međutim, svi 64-bitni lanci u ulaznoj magistrali moraju biti povezani na izlaznu sabirnicu iz prethodnog DSP bloka.

Pipeline Register

Cyclone 10 GX Native Fixed Point DSP IP jezgro podržava jedan nivo registra cevovoda. Registar cjevovoda podržava do tri izvora takta i jedan asinhroni čisti signal za resetiranje registara cjevovoda. Postoji pet cjevovodnih registara:

• registar sabirnice za unos podataka
• subdinamički kontrolni registar cevovoda signala
• negirati registar cjevovoda dinamičkog upravljačkog signala
• akumulirati registar cjevovoda dinamičkog upravljačkog signala
• loadconst dinamički kontrolni registar cjevovoda

Možete odabrati da omogućite svaki registr cjevovoda sabirnice za unos podataka i registre cjevovoda dinamičkog upravljačkog signala nezavisno. Međutim, svi omogućeni registri cjevovoda moraju koristiti isti izvor takta.

Clocking Scheme

Ulazni, cevovodni i izlazni registri u Cyclone 10 GX Native Fixed Point DSP IP jezgru podržavaju tri izvora/omogućavanja takta i dva asinhrona brisanja. Svi ulazni registri koriste aclr[0], a svi cjevovodni i izlazni registri koriste aclr[1]. Svaki tip registra može odabrati jedan od tri izvora takta i signale za omogućavanje takta. Kada konfigurišete Cyclone 10 GX Native Fixed Point DSP jezgro na 18 × 18 sistolički radni režim, softver Intel Quartus Prime će postaviti ulazni sistolički registar i lančani izvor takta sistoličkog registra na isti izvor takta kao i interno izlazni registar.

Kada omogućite funkciju dvostrukog akumulatora, softver Intel Quartus Prime će postaviti izvor takta registra dvostrukog akumulatora na isti izvor takta kao interno izlazni registar.

Ograničenja šeme takta
Ova kartica prikazuje ograničenja koja morate primijeniti za sve šeme takta registra.

Stanje	Ograničenje
Kada je pred-sabirač omogućen	Izvor takta za ay i az ulazne registre mora biti isti.

	Izvor takta za ulazne registre by i bz mora biti isti.
Kada su registri cjevovoda omogućeni	Izvor takta za sve registre cjevovoda mora biti isti.
Kada se bilo koji od ulaza registruje za dinamičke upravljačke signale	Izvor takta za ulazne registre za sub, akumuliranje, loadconst i negate mora biti isti.

Cyclone 10 GX Native Fixed Point DSP IP Core Signals

Sljedeća slika prikazuje ulazne i izlazne signale Cyclone 10 GX Native Fixed Point DSP IP jezgra.

Cyclone 10 GX Native Fixed Point DSP IP Core Signals

Signali za unos podataka

Naziv signala	Tip	Širina	Opis
sjekira[]	Input	27	Ulazna sabirnica podataka do gornjeg množitelja.
ay[]	Input	27	Ulazna sabirnica podataka do gornjeg množitelja. Kada je pred-sabirač omogućen, ovi signali se serviraju kao ulazni signali za gornji pred-sabirač.
az[]	Input	26	Ovi signali su ulazni signali za gornji pred-sabirač. Ovi signali su dostupni samo kada je pred-sabirač omogućen. Ovi signali nisu dostupni u m18×18_plus36 režim rada.
bx[]	Input	18	Sabirnica ulaznih podataka do donjeg množitelja. Ovi signali nisu dostupni u m27×27 režim rada.
od[]	Input	19	Sabirnica ulaznih podataka do donjeg množitelja. Kada je pred-sabirač omogućen, ovi signali služe kao ulazni signali donjem pred-sabiraču. Ovi signali nisu dostupni u m27×27 režim rada.
bz[]	Input	18	Ovi signali su ulazni signali donjem predsabiraču. Ovi signali su dostupni samo kada je pred-sabirač omogućen. Ovi signali nisu dostupni u m27×27 i m18×18_plus36 režimi rada.

Izlazni signali

Naziv signala	Tip	Širina	Opisivanje
rezultat[]	Izlaz	64	Izlaz sabirnice podataka iz gornjeg množitelja. Ovi signali podržavaju do 37 bita za m18×18_pun režim rada.
rezultatb[]	Izlaz	37	Izlaz sabirnice podataka iz donjeg množitelja. Ovi signali su dostupni samo u m18×18_pun režim rada.

Sat, Omogućavanje i Brisanje signala

Naziv signala	Tip	Širina	Opis
clk[]	Input	3	Ulazni taktni signali za sve registre. Ovi signali takta su dostupni samo ako je bilo koji od ulaznih registara, registara cjevovoda ili izlaznog registra postavljen na Sat0, Sat1, ili Sat2. • clk[0] = Sat0 • clk[1] = Sat1 • clk[2] = Sat2
ena[]	Input	3	Omogućavanje sata za clk[2:0]. Ovaj signal je aktivan-High. • ena[0] je za Sat0 • ena[1] je za Sat1 • ena[2] je za Sat2
aclr[]	Input	2	Asinhroni čisti ulazni signali za sve registre. Ovaj signal je aktivan-High. Koristi aclr[0] za sve ulazne registre i upotrebu aclr[1] za sve cevovodne registre i izlazne registre. Podrazumevano, ovaj signal je isključen.

Dinamički kontrolni signali

Naziv signala	Tip	Širina	Opis
sub	Input	1	Ulazni signal za sabiranje ili oduzimanje izlaza gornjeg množitelja sa izlazom donjeg množitelja. • Poništite ovaj signal da odredite operaciju sabiranja. • Potvrdite ovaj signal da odredite operaciju oduzimanja. Podrazumevano, ovaj signal je poništen. Možete potvrditi ili deaktivirati ovaj signal tokom vremena rada.(3)
negirati	Input	1	Ulazni signal za dodavanje ili oduzimanje sume gornjih i donjih množitelja s podacima iz lančanih signala. • Poništite ovaj signal da odredite operaciju sabiranja. • Potvrdite ovaj signal da odredite operaciju oduzimanja. Podrazumevano, ovaj signal je poništen. Možete potvrditi ili deaktivirati ovaj signal tokom vremena rada.(3)
akumulirati	Input	1	Ulazni signal za uključivanje ili isključivanje funkcije akumulatora. • Isključite ovaj signal da biste onemogućili funkciju akumulatora. • Potvrdite ovaj signal da biste omogućili funkciju akumulatora. Podrazumevano, ovaj signal je poništen. Možete potvrditi ili deaktivirati ovaj signal tokom vremena rada.(3)
loadconst	Input	1	Ulazni signal za omogućavanje ili onemogućavanje funkcije konstantnog opterećenja. • Poništite ovaj signal da biste onemogućili funkciju konstantnog opterećenja. • Potvrdite ovaj signal da biste omogućili funkciju konstantnog opterećenja. Podrazumevano, ovaj signal je poništen. Možete potvrditi ili deaktivirati ovaj signal tokom vremena rada.(3)

Interni koeficijent signala

Naziv signala	Tip	Širina	Opis
coefsela[]	Input	3	Signali odabira ulaza za 8 vrijednosti koeficijenta definiranih od strane korisnika za gornji množitelj. Vrijednosti koeficijenata se pohranjuju u internu memoriju i specificiraju parametrima coef_a_0 to coef_a_7. • coefsela[2:0] = 000 se odnosi na coef_a_0 • coefsela[2:0] = 001 se odnosi na coef_a_1 • coelsela[2:0] = 010 se odnosi na coef_a_2 • … i tako dalje. Ovi signali su dostupni samo kada je omogućena funkcija internog koeficijenta.
coefselb[]	Input	3	Signali odabira ulaza za 8 vrijednosti koeficijenta definiranih od strane korisnika za donji množitelj. Vrijednosti koeficijenata se pohranjuju u internu memoriju i specificiraju parametrima coef_b_0 to coef_b_7. • coefselb[2:0] = 000 se odnosi na coef_b_0 • coefselb[2:0] = 001 se odnosi na coef_b_1 • coelselb[2:0] = 010 se odnosi na coef_b_2 • … i tako dalje. Ovi signali su dostupni samo kada je omogućena funkcija internog koeficijenta.

Ulazni kaskadni signali

Naziv signala	Tip	Širina	Opis
skeniranje[]	Input	27	Sabirnica ulaznih podataka za ulazni kaskadni modul. Povežite ove signale sa scanout signalima iz prethodnog DSP jezgra.
skeniranje[]	Izlaz	27	Izlazna sabirnica podataka ulaznog kaskadnog modula. Povežite ove signale sa signalima skeniranja sljedećeg DSP jezgra.

Izlazni kaskadni signali

Naziv signala	Tip	Širina	Opis
lanac[]	Input	64	Sabirnica ulaznih podataka za izlazni kaskadni modul. Povežite ove signale sa lančanim signalima iz prethodnog DSP jezgra.
lanac[]	Izlaz	64	Izlazna sabirnica podataka izlaznog kaskadnog modula. Povežite ove signale sa lančanim signalima sljedećeg DSP jezgra.

Istorija revizija dokumenta za Cyclone 10 GX Native Fixed Point DSP IP Core Korisničko uputstvo

Datum	Verzija	Promjene
novembar 2017	2017.11.06	Prvo izdanje.

Intel Corporation. Sva prava zadržana. Intel, Intel logo i druge Intel oznake su zaštitni znaci Intel Corporation ili njenih podružnica. Intel garantuje performanse svojih FPGA i poluprovodničkih proizvoda u skladu sa trenutnim specifikacijama u skladu sa Intelovom standardnom garancijom, ali zadržava pravo da izvrši izmene bilo kojeg proizvoda i usluge u bilo koje vreme bez prethodne najave. Intel ne preuzima nikakvu odgovornost ili odgovornost koja proizilazi iz primene ili korišćenja bilo koje informacije, proizvoda ili usluge opisane ovde, osim ako je Intel izričito pristao u pisanoj formi. Intelovim kupcima se savjetuje da nabave najnoviju verziju specifikacija uređaja prije nego što se oslone na bilo koju objavljenu informaciju i prije naručivanja proizvoda ili usluga.

Druga imena i robne marke mogu se smatrati vlasništvom drugih.

Dokumenti / Resursi

intel UG-20094 Cyclone 10 GX Native Fixed Point DSP IP Core [pdf] Korisnički priručnik UG-20094 Cyclone 10 GX Native Fixed Point DSP IP Core, UG-20094, Cyclone 10 GX Native Fixed Point DSP IP Core, Native Fixed Point DSP IP Core, Fixed Point DSP IP Core, DSP IP Core

Reference

• Uputstvo za upotrebu