Intel AN 775 Genereert initiële I/O-timinggegevens

AN 775: Initiële I/O-timinggegevens genereren voor Intel FPGA's

U kunt initiële I/O-timinggegevens genereren voor Intel FPGA-apparaten met behulp van de Intel® Quartus® Prime-software GUI of Tcl-opdrachten. Initiële I/O-timinggegevens zijn nuttig voor vroege pinplanning en PCB-ontwerp. U kunt initiële timinggegevens genereren voor de volgende relevante timingparameters om het ontwerptimingbudget aan te passen bij het overwegen van I/O-standaarden en pinplaatsing.

Tabel 1. I/O-timingparameters 

Timingparameter:	Beschrijving
Insteltijd invoeren (tSU) Invoerhoudtijd (tH)	tSU = invoerpin naar invoerregistergegevensvertraging + invoerregister micro-insteltijd - invoerpin naar invoerregisterklokvertraging tH = - invoerpin naar invoerregistergegevensvertraging + invoerregister micro-houdtijd + invoerpin naar invoerregisterklokvertraging
Klok-naar-uitgangsvertraging (tCO)	tCO = + klokpad naar uitvoerregistervertraging + uitvoerregister klok-naar-uitvoervertraging + uitvoerregister naar uitvoerpinvertraging

Intel Corporation. Alle rechten voorbehouden. Intel, het Intel-logo en andere Intel-merken zijn handelsmerken van Intel Corporation of haar dochterondernemingen. Intel garandeert de prestaties van zijn FPGA- en halfgeleiderproducten volgens de huidige specificaties in overeenstemming met de standaardgarantie van Intel, maar behoudt zich het recht voor om op elk moment en zonder voorafgaande kennisgeving wijzigingen aan te brengen in producten en services. Intel aanvaardt geen verantwoordelijkheid of aansprakelijkheid die voortvloeit uit de toepassing of het gebruik van informatie, producten of diensten die hierin worden beschreven, behalve zoals uitdrukkelijk schriftelijk door Intel is overeengekomen. Intel-klanten wordt geadviseerd om de nieuwste versie van apparaatspecificaties te verkrijgen voordat ze vertrouwen op gepubliceerde informatie en voordat ze bestellingen voor producten of diensten plaatsen.
*Andere namen en merken kunnen eigendom van anderen zijn.

Het genereren van initiële I/O-timinginformatie omvat de volgende stappen:

• Stap 1: Synthetiseer een flip-flop voor het doel-Intel FPGA-apparaat op pagina 4
• Stap 2: I/O-standaard en pinlocaties definiëren op pagina 5
• Stap 3: Specificeer de bedrijfsomstandigheden van het apparaat op pagina 6
• Stap 4: View I/O-timing in gegevensbladrapport op pagina 6

Stap 1: Synthetiseer een flip-flop voor het doel-Intel FPGA-apparaat

Volg deze stappen om de minimale flip-floplogica te definiëren en te synthetiseren om initiële I/O-timinggegevens te genereren:

1. Maak een nieuw project aan in Intel Quartus Prime Pro Edition-softwareversie 19.3.
2. Klik op Toewijzingen ➤ Apparaat, geef uw doelapparaatfamilie en een doelapparaat op. BijvoorbeeldampSelecteer de AGFA014R24 Intel Agilex™ FPGA.
3. Klik File ➤ Nieuw en maak een blokdiagram/schema File.
4. Om componenten aan het schema toe te voegen, klikt u op de symbooltoolknop.
   
5. Typ DFF onder Naam en klik vervolgens op OK. Klik in de Block Editor om het DFF-symbool in te voegen.
6. Herhaal 4 op pagina 4 tot en met 5 op pagina 5 om een ​​Input_data-invoerpin, Klokinvoerpin en Output_data-uitvoerpin toe te voegen.
7. Om de pinnen met de DFF te verbinden, klikt u op de knop Orthogonale Knooppunttool en tekent u draadlijnen tussen de pin en het DFF-symbool.
   
8. Om de DFF samen te stellen, klikt u op Verwerken ➤ Start ➤ Analyse en synthese starten. Synthese genereert de minimaal vereiste ontwerpnetlijst om I/O-timinggegevens te verkrijgen.

Stap 2: Definieer I/O-standaard en pinlocaties

De specifieke pinlocaties en I/O-standaard die u aan de apparaatpinnen toewijst, zijn van invloed op de timingparameterwaarden. Volg deze stappen om de pin-I/O-standaard en locatiebeperkingen toe te wijzen:

1. Klik op Toewijzingen ➤ Pinplanner.
2. Wijs pinlocatie en I/O-standaardbeperkingen toe volgens uw ontwerp
   specificaties. Voer de knooppuntnaam, richting, locatie en I/O-standaardwaarden in voor de pinnen in het ontwerp in het werkblad Alle pinnen. U kunt ook de knooppuntnamen naar het Pin Planner-pakket slepen view.

   
3. Om het ontwerp te compileren, klikt u op Verwerken ➤ Compilatie starten. De compiler genereert I/O-timinginformatie tijdens de volledige compilatie.

Gerelateerde informatie

• Definitie van I/O-standaarden
•  I/O-pinnen van apparaten beheren

Stap 3: Specificeer de bedrijfsomstandigheden van het apparaat

Volg deze stappen om de timingnetlijst bij te werken en bedrijfsomstandigheden in te stellen voor timinganalyse na volledige compilatie:

1. Klik op Extra ➤ Timing Analyzer.
2. Dubbelklik in het taakvenster op Update Timing Netlist. De timingnetlijst wordt bijgewerkt met volledige compilatietiminginformatie die rekening houdt met de pinbeperkingen die u opgeeft.
   
3. Selecteer onder Bedrijfsomstandigheden instellen een van de beschikbare timingmodellen, zoals Slow vid3 100C Model of Fast vid3 100C Model.

   

Stap 4: View I/O-timing in gegevensbladrapport

Genereer het gegevensbladrapport in de Timing Analyzer view de timingparameterwaarden.

1. Klik in de Timing Analyzer op Rapporten ➤ Gegevensblad ➤ Rapportgegevensblad.
2. Klik op OK.

   
   De rapporten Insteltijden, Vasthoudtijden en Klok-tot-uitvoertijden verschijnen onder de map Gegevensbladrapport in het rapportvenster.

3. Klik op elk rapport view de parameterwaarden Stijging en Daling.
4. Voor een conservatieve timingbenadering specificeert u de maximale absolute waarde

Example 1. I/O-timingparameters bepalen uit het datasheetrapport 

In het volgende voorbeeldampIn het Setup Times-rapport is de daaltijd groter dan de stijgtijd, dus tSU=tfall.

In het volgende voorbeeldampIn het Hold Times-rapport is de absolute waarde van de daaltijd groter dan de absolute waarde van de stijgtijd, dus tH=tfall.

In het volgende voorbeeldampIn het rapport Clock to Output Times is de absolute waarde van de daaltijd groter dan de absolute waarde van de stijgtijd, dus tCO = tfall.

Gerelateerde informatie

• Timing Analyzer Snelstartgids
• Gebruikershandleiding Intel Quartus Prime Pro Edition: Timing Analyzer
• Instructievideo: Inleiding tot Timing Analyzer

Gescripte I/O-timinggegevensgeneratie

U kunt een Tcl-script gebruiken om I/O-timinginformatie te genereren, met of zonder gebruik van de gebruikersinterface van de Intel Quartus Prime-software. De scriptaanpak genereert op tekst gebaseerde I/O-timingparametergegevens voor ondersteunde I/O-standaarden.

Opmerking: De scriptmethode is alleen beschikbaar voor Linux*-platforms.
Volg deze stappen om I/O-timinginformatie te genereren die meerdere I/O-standaarden weerspiegelt voor Intel Agilex-, Intel Stratix® 10- en Intel Arria® 10-apparaten:

1. Download het juiste Intel Quartus Prime-projectarchief file voor uw doelapparaatfamilie:
   • Intel Agilex-apparaten— https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_agilex_latest.qar
   • Intel Stratix 10-apparaten— https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_stratix10.qar
   • Intel Arria 10-apparaten— https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_arria10.qar
2. Om het .qar-projectarchief te herstellen, start u de Intel Quartus Prime Pro Edition-software en klikt u op Project ➤ Gearchiveerd project herstellen. U kunt ook het volgende opdrachtregelequivalent uitvoeren zonder de GUI te starten:
   

   quartus_sh --herstel file>

   De io_timing__hersteld directory bevat nu de qdb-submap en diverse files.

3. Om het script uit te voeren met de Intel Quartus Prime Timing Analyzer, voert u de volgende opdracht uit:
   

   quartus_sta –t .tcl

   Wacht op voltooiing. De uitvoering van het script kan 8 uur of langer duren, omdat elke wijziging in de I/O-standaard of pinlocatie een hercompilatie van het ontwerp vereist.
4. Naar view de timingparameterwaarden, opent u de gegenereerde tekst fileis in timing_files, met namen zoals timing_tsuthtco___.txt.
   timing_tsuthtco_ _ _ .tekst.

Gerelateerde informatie

• Opdrachtregelscripting
• ::QUARTUS::STA Tcl-pakket

AN 775: Initiële I/O-timinggegevens genereren Documentrevisiegeschiedenis

Documentversie	Intel Quartus Prime-versie	Wijzigingen
2019.12.08	19.3	Herziene titel om de inhoud weer te geven. Ondersteuning toegevoegd voor Intel Stratix 10 en Intel Agilex FPGA's. Stapnummers toegevoegd aan de stroom. Timingparameterdiagrammen toegevoegd. Bijgewerkte schermafbeeldingen om de nieuwste versie weer te geven. Bijgewerkte links naar gerelateerde documenten. De nieuwste productnaam- en stijlconventies toegepast.
2016.10.31	16.1	Eerste openbare release.

Documenten / Bronnen

Intel AN 775 Genereert initiële I/O-timinggegevens [pdf] Gebruikershandleiding AN 775 Genereert initiële IO-timinggegevens, AN 775, Genereert initiële IO-timinggegevens, Initiële IO-timinggegevens, Timinggegevens

Referenties

• Gebruiksaanwijzing