Intel AN 775 Генерация начальных данных синхронизации ввода-вывода

AN 775: Генерация начальных данных синхронизации ввода-вывода для Intel FPGA

Вы можете сгенерировать начальные данные синхронизации ввода-вывода для устройств Intel FPGA с помощью графического пользовательского интерфейса программного обеспечения Intel® Quartus® Prime или команд Tcl. Начальные данные синхронизации ввода-вывода полезны для раннего планирования выводов и проектирования печатных плат. Вы можете сгенерировать исходные временные данные для следующих соответствующих временных параметров, чтобы скорректировать временной бюджет проекта при рассмотрении стандартов ввода-вывода и размещения контактов.

Таблица 1. Временные параметры ввода/вывода 

Временной параметр	Описание
Время настройки входа (tSU) Время удержания входа (tH)	tSU = входной контакт для задержки данных входного регистра + время микронастройки входного регистра - входной контакт для входного регистра задержки часов tH = - входной контакт к задержке данных входного регистра + время микроудержания входного регистра + входной контакт к входному регистру задержки часов
Часы до задержки вывода (tCO)	tCO = + тактовая панель к задержке выходного регистра + задержка тактового сигнала выходного регистра к выходу + выходной регистр к задержке выходного вывода

Корпорация Интел. Все права защищены. Intel, логотип Intel и другие товарные знаки Intel являются товарными знаками корпорации Intel или ее дочерних компаний. Корпорация Intel гарантирует производительность своих FPGA и полупроводниковых продуктов в соответствии с текущими спецификациями в соответствии со стандартной гарантией Intel, но оставляет за собой право вносить изменения в любые продукты и услуги в любое время без предварительного уведомления. Intel не принимает на себя никакой ответственности или обязательств, возникающих в связи с применением или использованием какой-либо информации, продуктов или услуг, описанных в настоящем документе, за исключением случаев, когда это прямо согласовано с корпорацией Intel в письменной форме. Клиентам Intel рекомендуется получить последнюю версию спецификаций устройств, прежде чем полагаться на какую-либо опубликованную информацию и размещать заказы на продукты или услуги.
*Другие названия и бренды могут быть заявлены как собственность других лиц.

Генерация начальной информации о времени ввода-вывода включает следующие шаги:

• Шаг 1. Синтез триггера для целевого устройства Intel FPGA на стр. 4
• Шаг 2. Определите стандарт ввода-вывода и расположение контактов на стр. 5
• Шаг 3. Укажите условия работы устройства на стр. 6
• Шаг 4: View Синхронизация ввода-вывода в отчете таблицы данных на стр. 6

Шаг 1. Синтез триггера для целевого устройства Intel FPGA

Выполните следующие шаги, чтобы определить и синтезировать минимальную логику триггера для генерации начальных данных синхронизации ввода-вывода:

1. Создайте новый проект в программном обеспечении Intel Quartus Prime Pro Edition версии 19.3.
2. Нажмите «Назначения» ➤ «Устройство», укажите семейство целевого устройства и целевое устройство. Для бывшегоample выберите FPGA AGFA014R24 Intel Agilex™.
3. Нажмите File ➤ Создать и создать блок-схему/схему File.
4. Чтобы добавить компоненты на схему, нажмите кнопку Symbol Tool.
   
5. В поле Имя введите DFF и нажмите кнопку ОК. Нажмите в редакторе блоков, чтобы вставить символ DFF.
6. Повторите пункты 4 на стр. 4–5 на стр. 5, чтобы добавить входной контакт Input_data, входной контакт Clock и выходной контакт Output_data.
7. Чтобы соединить выводы с DFF, нажмите кнопку инструмента «Ортогональный узел», а затем нарисуйте линии проводов между выводом и символом DFF.
   
8. Чтобы синтезировать DFF, выберите «Обработка» ➤ «Пуск» ➤ «Начать анализ и синтез». Синтез генерирует минимальный проектный список соединений, необходимый для получения данных синхронизации ввода/вывода.

Шаг 2. Определите стандарт ввода-вывода и расположение контактов

Конкретное расположение контактов и стандарт ввода-вывода, которые вы назначаете контактам устройства, влияют на значения параметров синхронизации. Выполните следующие действия, чтобы назначить стандарт ввода-вывода и ограничения на расположение:

1. Щелкните «Назначения» ➤ «Планировщик выводов».
2. Назначьте расположение выводов и стандартные ограничения ввода-вывода в соответствии с вашим дизайном.
   технические характеристики. Введите значения Node Name, Direction, Location и I/O Standard для выводов в проекте в электронной таблице All Pins. Либо перетащите имена узлов в пакет Pin Planner. view.

   
3. Чтобы скомпилировать проект, нажмите «Обработка» ➤ «Начать компиляцию». Компилятор генерирует информацию о времени ввода-вывода во время полной компиляции.

Сопутствующая информация

• Определение стандартов ввода/вывода
•  Управление контактами ввода/вывода устройства

Шаг 3. Укажите условия работы устройства

Выполните следующие шаги, чтобы обновить список соединений синхронизации и установить рабочие условия для анализа синхронизации после полной компиляции:

1. Выберите «Инструменты» ➤ «Анализатор времени».
2. В области задач дважды щелкните Обновить список цепей синхронизации. Список соединений синхронизации обновляется с полной информацией о времени компиляции, которая учитывает установленные вами ограничения выводов.
   
3. В разделе «Установить рабочие условия» выберите одну из доступных моделей синхронизации, например модель Slow vid3 100C или модель Fast vid3 100C.

   

Шаг 4: View Синхронизация ввода-вывода в отчете таблицы данных

Создайте отчет таблицы данных в анализаторе времени, чтобы view значения временных параметров.

1. В анализаторе времени выберите «Отчеты» ➤ «Таблица данных» ➤ «Таблица отчета».
2. Нажмите ОК.

   
   Отчеты «Время установки», «Время удержания» и «Время от времени до вывода» отображаются в папке «Отчет таблицы данных» на панели «Отчет».

3. Щелкните каждый отчет, чтобы view значения параметров подъема и падения.
4. Для консервативного подхода к выбору времени укажите максимальное абсолютное значение

Examp1. Определение параметров синхронизации ввода-вывода из отчета таблицы данных 

В следующем примереampВ отчете Setup Times время спада больше времени нарастания, поэтому tSU=tfall.

В следующем примереampВ отчете Hold Times абсолютное значение времени спада больше, чем абсолютное значение времени нарастания, поэтому tH=tfall.

В следующем примереampВ отчете Clock to Output Times абсолютное значение времени спада больше, чем абсолютное значение времени нарастания, поэтому tCO=tfall.

Сопутствующая информация

• Учебник по быстрому запуску Timing Analyzer
• Руководство пользователя Intel Quartus Prime Pro Edition: Анализатор синхронизации
• Как сделать видео: введение в Timing Analyzer

Генерация данных синхронизации ввода-вывода по сценарию

Сценарий Tcl можно использовать для создания информации о времени ввода-вывода с использованием пользовательского интерфейса программного обеспечения Intel Quartus Prime или без него. Подход со сценарием генерирует текстовые данные временных параметров ввода-вывода для поддерживаемых стандартов ввода-вывода.

Примечание: Метод сценария доступен только для платформ Linux*.
Выполните следующие действия, чтобы создать информацию о времени ввода-вывода, отражающую несколько стандартов ввода-вывода для устройств Intel Agilex, Intel Stratix® 10 и Intel Arria® 10:

1. Загрузите соответствующий архив проекта Intel Quartus Prime. file для целевого семейства устройств:
   • Устройства Intel Agilex— https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_agilex_latest.qar
   • Устройства Intel Stratix 10 — https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_stratix10.qar
   • Устройства Intel Arria 10 — https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_arria10.qar
2. Чтобы восстановить архив проекта .qar, запустите программное обеспечение Intel Quartus Prime Pro Edition и выберите «Проект» ➤ «Восстановить проект из архива». В качестве альтернативы запустите следующий эквивалент командной строки, не запуская графический интерфейс:
   

   quartus_sh --восстановить file>

   The io_timing__restored каталог теперь содержит подпапку qdb и различные files.

3. Чтобы запустить скрипт с помощью Intel Quartus Prime Timing Analyzer, выполните следующую команду:
   

   quartus_sta –t .tcl

   Дождитесь завершения. Выполнение сценария может занять 8 часов и более, поскольку каждое изменение стандарта ввода-вывода или расположения выводов требует перекомпиляции проекта.
4. К view значения параметра синхронизации, откройте сгенерированный текст fileв время_files, с такими именами, как Timing_tsuthtco___.txt.
   Timing_tsuttco_ _ _ .текст.

Сопутствующая информация

• Сценарий командной строки
• ::QUARTUS::STA Tcl Пакет

AN 775: Создание истории изменений документа с начальными временными данными ввода-вывода

Версия документа	Версия Intel Quartus Prime	Изменения
2019.12.08	19.3	Название исправлено, чтобы отразить содержание. Добавлена ​​поддержка Intel Stratix 10 и Intel Agilex FPGA. Добавлены номера шагов в поток. Добавлены диаграммы временных параметров. Обновлены скриншоты, чтобы отразить последнюю версию. Обновлены ссылки на соответствующие документы. Применены новейшие соглашения об именах и стилях продуктов.
2016.10.31	16.1	Первый публичный релиз.

Документы/Ресурсы

Intel AN 775 Генерация начальных данных синхронизации ввода-вывода [pdf] Руководство пользователя AN 775 Генерация начальных данных синхронизации ввода-вывода, AN 775, Генерация начальных данных синхронизации ввода-вывода, Начальные данные синхронизации ввода-вывода, Данные синхронизации

Ссылки

• Руководство пользователя