intel AN 775 પ્રારંભિક I/O ટાઇમિંગ ડેટા જનરેટ કરી રહ્યું છે

AN 775: Intel FPGAs માટે પ્રારંભિક I/O ટાઇમિંગ ડેટા જનરેટ કરવું

તમે Intel® Quartus® Prime સોફ્ટવેર GUI અથવા Tcl આદેશોનો ઉપયોગ કરીને Intel FPGA ઉપકરણો માટે પ્રારંભિક I/O ટાઇમિંગ ડેટા જનરેટ કરી શકો છો. પ્રારંભિક I/O ટાઇમિંગ ડેટા પ્રારંભિક પિન પ્લાનિંગ અને PCB ડિઝાઇન માટે ઉપયોગી છે. I/O ધોરણો અને પિન પ્લેસમેન્ટને ધ્યાનમાં લેતી વખતે તમે ડિઝાઇન ટાઇમિંગ બજેટને સમાયોજિત કરવા માટે નીચેના સંબંધિત સમય પરિમાણો માટે પ્રારંભિક સમય ડેટા જનરેટ કરી શકો છો.

કોષ્ટક 1. I/O સમય પરિમાણો 

સમય પરિમાણ	વર્ણન
ઇનપુટ સેટઅપ સમય (tSU) ઇનપુટ હોલ્ડ સમય (tH)	tSU = ઇનપુટ પિન ઇનપુટ રજીસ્ટર ડેટા વિલંબ + ઇનપુટ રજીસ્ટર માઇક્રો સેટઅપ સમય - ઇનપુટ પિન ઇનપુટ રજીસ્ટર ઘડિયાળ વિલંબ tH = - ઇનપુટ રજીસ્ટર ડેટા વિલંબ માટે ઇનપુટ પિન + ઇનપુટ રજીસ્ટર માઇક્રો હોલ્ડ ટાઇમ + ઇનપુટ રજીસ્ટર ઘડિયાળ વિલંબ માટે ઇનપુટ પિન
ઘડિયાળથી આઉટપુટ વિલંબ (tCO)	tCO = + ઘડિયાળ પેડ ટુ આઉટપુટ રજીસ્ટર વિલંબ + આઉટપુટ રજીસ્ટર ઘડિયાળ થી આઉટપુટ વિલંબ + આઉટપુટ રજીસ્ટર થી આઉટપુટ પિન વિલંબ

ઇન્ટેલ કોર્પોરેશન. બધા હકો અમારી પાસે રાખેલા છે. ઇન્ટેલ, ઇન્ટેલ લોગો અને અન્ય ઇન્ટેલ ચિહ્નો ઇન્ટેલ કોર્પોરેશન અથવા તેની પેટાકંપનીઓના ટ્રેડમાર્ક છે. ઇન્ટેલ તેના FPGA અને સેમિકન્ડક્ટર ઉત્પાદનોના પ્રદર્શનને ઇન્ટેલની માનક વોરંટી અનુસાર વર્તમાન સ્પષ્ટીકરણો માટે વોરંટી આપે છે, પરંતુ સૂચના વિના કોઈપણ સમયે કોઈપણ ઉત્પાદનો અને સેવાઓમાં ફેરફાર કરવાનો અધિકાર અનામત રાખે છે. Intel દ્વારા લેખિતમાં સ્પષ્ટપણે સંમત થયા સિવાય અહીં વર્ણવેલ કોઈપણ માહિતી, ઉત્પાદન અથવા સેવાના એપ્લિકેશન અથવા ઉપયોગથી ઉદ્ભવતી કોઈ જવાબદારી અથવા જવાબદારી સ્વીકારતી નથી. ઇન્ટેલ ગ્રાહકોને સલાહ આપવામાં આવે છે કે તેઓ કોઈપણ પ્રકાશિત માહિતી પર આધાર રાખતા પહેલા અને ઉત્પાદનો અથવા સેવાઓ માટે ઓર્ડર આપતા પહેલા ઉપકરણ વિશિષ્ટતાઓનું નવીનતમ સંસ્કરણ પ્રાપ્ત કરે.
*અન્ય નામો અને બ્રાન્ડનો દાવો અન્યની મિલકત તરીકે થઈ શકે છે.

પ્રારંભિક I/O સમયની માહિતી જનરેટ કરવામાં નીચેના પગલાં શામેલ છે:

• પગલું 1: પૃષ્ઠ 4 પર લક્ષ્ય ઇન્ટેલ FPGA ઉપકરણ માટે ફ્લિપ-ફ્લોપનું સંશ્લેષણ કરો
• પગલું 2: પૃષ્ઠ 5 પર I/O માનક અને પિન સ્થાનો વ્યાખ્યાયિત કરો
• પગલું 3: પેજ 6 પર ઉપકરણ ઓપરેટિંગ શરતોનો ઉલ્લેખ કરો
• પગલું 4: View પૃષ્ઠ 6 પર ડેટાશીટ રિપોર્ટમાં I/O સમય

પગલું 1: લક્ષ્ય ઇન્ટેલ FPGA ઉપકરણ માટે ફ્લિપ-ફ્લોપનું સંશ્લેષણ કરો

પ્રારંભિક I/O ટાઇમિંગ ડેટા જનરેટ કરવા માટે લઘુત્તમ ફ્લિપ-ફ્લોપ તર્કને વ્યાખ્યાયિત કરવા અને સંશ્લેષણ કરવા માટે આ પગલાં અનુસરો:

1. Intel Quartus Prime Pro Edition સોફ્ટવેર વર્ઝન 19.3 માં નવો પ્રોજેક્ટ બનાવો.
2. Assignments ➤ ઉપકરણ પર ક્લિક કરો, તમારું લક્ષ્ય ઉપકરણ કુટુંબ અને લક્ષ્ય ઉપકરણનો ઉલ્લેખ કરો. માજી માટેample, AGFA014R24 Intel Agilex™ FPGA પસંદ કરો.
3. ક્લિક કરો File ➤ નવું અને બ્લોક ડાયાગ્રામ/યોજનાત્મક બનાવો File.
4. યોજનાકીયમાં ઘટકો ઉમેરવા માટે, સિમ્બોલ ટૂલ બટન પર ક્લિક કરો.
   
5. નામ હેઠળ, DFF ટાઇપ કરો અને પછી OK પર ક્લિક કરો. DFF પ્રતીક દાખલ કરવા માટે બ્લોક એડિટર પર ક્લિક કરો.
6. ઇનપુટ_ડેટા ઇનપુટ પિન, ઘડિયાળ ઇનપુટ પિન અને આઉટપુટ_ડેટા આઉટપુટ પિન ઉમેરવા માટે પૃષ્ઠ 4 થી 4 પૃષ્ઠ 5 પર 5 પુનરાવર્તન કરો.
7. પીનને DFF સાથે જોડવા માટે, ઓર્થોગોનલ નોડ ટૂલ બટન પર ક્લિક કરો, અને પછી પિન અને DFF પ્રતીક વચ્ચે વાયર લાઇન દોરો.
   
8. DFF ને સંશ્લેષણ કરવા માટે, પ્રોસેસિંગ ➤ પ્રારંભ ➤ વિશ્લેષણ અને સંશ્લેષણ શરૂ કરો ક્લિક કરો. સિન્થેસિસ I/O ટાઇમિંગ ડેટા મેળવવા માટે જરૂરી ન્યૂનતમ ડિઝાઇન નેટલિસ્ટ જનરેટ કરે છે.

પગલું 2: I/O માનક અને પિન સ્થાનો વ્યાખ્યાયિત કરો

તમે ઉપકરણ પિનને સોંપેલ ચોક્કસ પિન સ્થાનો અને I/O માનક સમય પરિમાણ મૂલ્યોને અસર કરે છે. પિન I/O માનક અને સ્થાન મર્યાદાઓ સોંપવા માટે આ પગલાં અનુસરો:

1. Assignments ➤ પિન પ્લાનર પર ક્લિક કરો.
2. તમારી ડિઝાઇન અનુસાર પિન સ્થાન અને I/O પ્રમાણભૂત અવરોધો સોંપો
   સ્પષ્ટીકરણો ઓલ પિન્સ સ્પ્રેડશીટમાં ડિઝાઇનમાં પિન માટે નોડનું નામ, દિશા, સ્થાન અને I/O માનક મૂલ્યો દાખલ કરો. વૈકલ્પિક રીતે, નોડના નામોને પિન પ્લાનર પેકેજમાં ખેંચો view.

   
3. ડિઝાઇન કમ્પાઇલ કરવા માટે, પ્રોસેસિંગ ➤ સંકલન શરૂ કરો ક્લિક કરો. કમ્પાઈલર સંપૂર્ણ સંકલન દરમિયાન I/O સમયની માહિતી જનરેટ કરે છે.

સંબંધિત માહિતી

• I/O ધોરણોની વ્યાખ્યા
•  ઉપકરણ I/O પિનનું સંચાલન

પગલું 3: ઉપકરણ ઓપરેટિંગ શરતો સ્પષ્ટ કરો

ટાઈમિંગ નેટલિસ્ટ અપડેટ કરવા માટે આ પગલાંઓ અનુસરો અને સંપૂર્ણ સંકલન પછી સમય વિશ્લેષણ માટે ઑપરેટિંગ શરતો સેટ કરો:

1. ટૂલ્સ ➤ ટાઈમિંગ એનાલાઈઝર પર ક્લિક કરો.
2. ટાસ્ક પેનમાં, અપડેટ ટાઇમિંગ નેટલિસ્ટ પર ડબલ-ક્લિક કરો. ટાઇમિંગ નેટલિસ્ટ સંપૂર્ણ સંકલન સમયની માહિતી સાથે અપડેટ કરે છે જે તમે બનાવેલા પિન અવરોધો માટે જવાબદાર છે.
   
3. સેટ ઓપરેટિંગ શરતો હેઠળ, ઉપલબ્ધ સમય મોડલમાંથી એક પસંદ કરો, જેમ કે સ્લો vid3 100C મોડલ અથવા ફાસ્ટ vid3 100C મોડલ.

   

પગલું 4: View ડેટાશીટ રિપોર્ટમાં I/O સમય

ટાઈમિંગ એનાલાઈઝરમાં ડેટાશીટ રિપોર્ટ જનરેટ કરો view સમય પરિમાણ મૂલ્યો.

1. ટાઈમિંગ એનાલાઈઝરમાં, રિપોર્ટ્સ ➤ ડેટાશીટ ➤ રિપોર્ટ ડેટાશીટ પર ક્લિક કરો.
2. OK પર ક્લિક કરો.

   
   રિપોર્ટ ફલકમાં ડેટાશીટ રિપોર્ટ ફોલ્ડર હેઠળ સેટઅપ ટાઇમ્સ, હોલ્ડ ટાઇમ્સ અને ક્લોક ટુ આઉટપુટ ટાઇમ્સ રિપોર્ટ્સ દેખાય છે.

3. દરેક રિપોર્ટ પર ક્લિક કરો view ઉદય અને પતન પરિમાણ મૂલ્યો.
4. રૂઢિચુસ્ત સમય અભિગમ માટે, મહત્તમ સંપૂર્ણ મૂલ્યનો ઉલ્લેખ કરો

Example 1. ડેટાશીટ રિપોર્ટમાંથી I/O ટાઇમિંગ પેરામીટર્સ નક્કી કરવું 

નીચેના માજીampલે સેટઅપ ટાઈમ્સ અહેવાલ, પતનનો સમય ઉદય સમય કરતા વધારે છે, તેથી tSU=tfall.

નીચેના માજીampલે હોલ્ડ ટાઈમ્સ અહેવાલ, પતન સમયનું સંપૂર્ણ મૂલ્ય ઉદય સમયના સંપૂર્ણ મૂલ્ય કરતાં વધારે છે, તેથી th=tfall.

નીચેના માજીample ઘડિયાળથી આઉટપુટ ટાઈમ્સ રિપોર્ટ, પતન સમયનું સંપૂર્ણ મૂલ્ય ઉદય સમયના સંપૂર્ણ મૂલ્ય કરતાં વધારે છે, તેથી tCO=tfall.

સંબંધિત માહિતી

• ટાઈમિંગ એનાલાઈઝર ક્વિક-સ્ટાર્ટ ટ્યુટોરિયા
• ઇન્ટેલ ક્વાર્ટસ પ્રાઇમ પ્રો એડિશન વપરાશકર્તા માર્ગદર્શિકા: ટાઇમિંગ વિશ્લેષક
• વિડિઓ કેવી રીતે બનાવવી: સમય વિશ્લેષકનો પરિચય

સ્ક્રિપ્ટેડ I/O ટાઇમિંગ ડેટા જનરેશન

ઇન્ટેલ ક્વાર્ટસ પ્રાઇમ સોફ્ટવેર યુઝર ઇન્ટરફેસ સાથે અથવા તેનો ઉપયોગ કર્યા વિના I/O સમયની માહિતી જનરેટ કરવા માટે તમે Tcl સ્ક્રિપ્ટનો ઉપયોગ કરી શકો છો. સ્ક્રિપ્ટેડ અભિગમ સપોર્ટેડ I/O ધોરણો માટે ટેક્સ્ટ આધારિત I/O ટાઇમિંગ પેરામીટર ડેટા જનરેટ કરે છે.

નોંધ: સ્ક્રિપ્ટેડ પદ્ધતિ ફક્ત Linux* પ્લેટફોર્મ માટે જ ઉપલબ્ધ છે.
Intel Agilex, Intel Stratix® 10 અને Intel Arria® 10 ઉપકરણો માટે બહુવિધ I/O ધોરણોને પ્રતિબિંબિત કરતી I/O સમયની માહિતી જનરેટ કરવા માટે આ પગલાં અનુસરો:

1. યોગ્ય ઇન્ટેલ ક્વાર્ટસ પ્રાઇમ પ્રોજેક્ટ આર્કાઇવ ડાઉનલોડ કરો file તમારા લક્ષ્ય ઉપકરણ કુટુંબ માટે:
   • Intel Agilex ઉપકરણો- https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_agilex_latest.qar
   • ઇન્ટેલ સ્ટ્રેટિક્સ 10 ઉપકરણો- https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_stratix10.qar
   • Intel Arria 10 ઉપકરણો- https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_arria10.qar
2. .qar પ્રોજેક્ટ આર્કાઇવ પુનઃસ્થાપિત કરવા માટે, Intel Quartus Prime Pro Edition સોફ્ટવેર લોંચ કરો અને Project ➤ Restore Archived Project પર ક્લિક કરો. વૈકલ્પિક રીતે, GUI લોન્ચ કર્યા વિના નીચેની આદેશ વાક્ય સમકક્ષ ચલાવો:
   

   ક્વાર્ટસ_શ -- પુનઃસ્થાપિત કરો file>

   આ io_timing__પુનઃસ્થાપિત ડિરેક્ટરીમાં હવે qdb સબફોલ્ડર અને વિવિધ સમાવે છે files.

3. ઇન્ટેલ ક્વાર્ટસ પ્રાઇમ ટાઇમિંગ વિશ્લેષક સાથે સ્ક્રિપ્ટ ચલાવવા માટે, નીચેનો આદેશ ચલાવો:
   

   quartus_sta -t .tcl

   પૂર્ણ થવાની રાહ જુઓ. સ્ક્રિપ્ટ એક્ઝેક્યુશનમાં 8 કલાક કે તેથી વધુ સમયની જરૂર પડી શકે છે કારણ કે I/O સ્ટાન્ડર્ડ અથવા પિન સ્થાન પરના દરેક ફેરફારને ડિઝાઇન રિકમ્પિલેશનની જરૂર છે.
4. થી view સમય પરિમાણ મૂલ્યો, જનરેટ કરેલ ટેક્સ્ટ ખોલો fileમાં છે સમય_files, timing_tsuthtco___.txt જેવા નામો સાથે.
   સમય_સુથ્થકો_ _ _ .txt.

સંબંધિત માહિતી

• કમાન્ડ લાઇન સ્ક્રિપ્ટીંગ
• ::ક્વાર્ટસ::STA Tcl પેકેજ

AN 775: પ્રારંભિક I/O ટાઇમિંગ ડેટા ડોક્યુમેન્ટ રિવિઝન હિસ્ટ્રી જનરેટ કરી રહ્યું છે

દસ્તાવેજ સંસ્કરણ	ઇન્ટેલ ક્વાર્ટસ પ્રાઇમ વર્ઝન	ફેરફારો
2019.12.08	19.3	સામગ્રીને પ્રતિબિંબિત કરવા માટે સુધારેલ શીર્ષક. Intel Stratix 10 અને Intel Agilex FPGAs માટે ઉમેરાયેલ સપોર્ટ. પ્રવાહમાં પગલા નંબરો ઉમેર્યા. ટાઈમિંગ પેરામીટર ડાયાગ્રામ ઉમેર્યા. નવીનતમ સંસ્કરણને પ્રતિબિંબિત કરવા માટે અપડેટ કરેલ સ્ક્રીનશૉટ્સ. સંબંધિત દસ્તાવેજોની અપડેટ કરેલી લિંક્સ. નવીનતમ ઉત્પાદન નામકરણ અને શૈલી સંમેલનો લાગુ કરો.
2016.10.31	16.1	પ્રથમ જાહેર પ્રકાશન.

દસ્તાવેજો / સંસાધનો

intel AN 775 પ્રારંભિક I/O ટાઇમિંગ ડેટા જનરેટ કરી રહ્યું છે [પીડીએફ] વપરાશકર્તા માર્ગદર્શિકા AN 775 પ્રારંભિક IO ટાઇમિંગ ડેટા જનરેટ કરે છે, AN 775, પ્રારંભિક IO ટાઇમિંગ ડેટા જનરેટ કરે છે, પ્રારંભિક IO ટાઇમિંગ ડેટા, ટાઇમિંગ ડેટા

સંદર્ભો

• વપરાશકર્તા માર્ગદર્શિકા