intel AN 775 Pagbuo ng Initial I/O Timing Data

AN 775: Pagbuo ng Initial I/O Timing Data para sa mga Intel FPGA

Maaari kang bumuo ng paunang data ng timing ng I/O para sa mga Intel FPGA device gamit ang Intel® Quartus® Prime software GUI o mga Tcl command. Ang paunang data ng timing ng I/O ay kapaki-pakinabang para sa maagang pagpaplano ng pin at disenyo ng PCB. Maaari kang bumuo ng data ng paunang timing para sa mga sumusunod na nauugnay na parameter ng timing upang isaayos ang badyet sa timing ng disenyo kapag isinasaalang-alang ang mga pamantayan ng I/O at paglalagay ng pin.

Talahanayan 1. I/O Timing Parameters 

Parameter ng Timing	Paglalarawan
Oras ng pag-set up ng input (tSU) Oras ng pag-input ng hold (tH)	tSU = input pin to input register data delay + input register micro setup time - input pin to input register clock delay tH = - input pin sa input register data delay + input register micro hold time + input pin sa input register clock delay
Pagkaantala ng orasan sa output (tCO)	tCO = + clock pad sa output register delay + output register clock-to-output delay + output register sa output pin delay

Intel Corporation. Lahat ng karapatan ay nakalaan. Ang Intel, ang logo ng Intel, at iba pang mga marka ng Intel ay mga trademark ng Intel Corporation o mga subsidiary nito. Ginagarantiya ng Intel ang pagganap ng mga produktong FPGA at semiconductor nito sa kasalukuyang mga detalye alinsunod sa karaniwang warranty ng Intel, ngunit inilalaan ang karapatang gumawa ng mga pagbabago sa anumang produkto at serbisyo anumang oras nang walang abiso. Walang pananagutan o pananagutan ang Intel na nagmumula sa aplikasyon o paggamit ng anumang impormasyon, produkto, o serbisyong inilarawan dito maliban kung hayagang sinang-ayunan ng Intel. Pinapayuhan ang mga customer ng Intel na kunin ang pinakabagong bersyon ng mga detalye ng device bago umasa sa anumang nai-publish na impormasyon at bago maglagay ng mga order para sa mga produkto o serbisyo.
*Ang ibang mga pangalan at tatak ay maaaring i-claim bilang pag-aari ng iba.

Ang pagbuo ng paunang impormasyon ng oras ng I/O ay kinabibilangan ng mga sumusunod na hakbang:

• Hakbang 1: Mag-synthesize ng Flip-flop para sa Target na Intel FPGA Device sa pahina 4
• Hakbang 2: Tukuyin ang I/O Standard at Pin Locations sa pahina 5
• Hakbang 3: Tukuyin ang Mga Kundisyon sa Pagpapatakbo ng Device sa pahina 6
• Hakbang 4: View I/O Timing sa Datasheet Report sa pahina 6

Hakbang 1: Mag-synthesize ng Flip-flop para sa Target na Intel FPGA Device

Sundin ang mga hakbang na ito para tukuyin at i-synthesize ang minimum na flip-flop logic para makabuo ng paunang data ng timing ng I/O:

1. Lumikha ng bagong proyekto sa bersyon 19.3 ng software ng Intel Quartus Prime Pro Edition.
2. I-click ang Mga Assignment ➤ Device, tukuyin ang iyong target na device na Pamilya at isang Target na device. Para kay examppagkatapos, piliin ang AGFA014R24 Intel Agilex™ FPGA.
3. I-click File ➤ Bago at gumawa ng Block Diagram/Schematic File.
4. Upang magdagdag ng mga bahagi sa eskematiko, i-click ang pindutan ng Symbol Tool.
   
5. Sa ilalim ng Pangalan, i-type ang DFF, at pagkatapos ay i-click ang OK. Mag-click sa Block Editor upang ipasok ang simbolo ng DFF.
6. Ulitin ang 4 sa pahina 4 hanggang 5 sa pahina 5 upang magdagdag ng Input_data input pin, Clock input pin, at Output_data output pin.
7. Upang ikonekta ang mga pin sa DFF, i-click ang pindutan ng Orthogonal Node Tool, at pagkatapos ay gumuhit ng mga linya ng wire sa pagitan ng simbolo ng pin at DFF.
   
8. Upang i-synthesize ang DFF, i-click ang Processing ➤ Start ➤ Start Analysis & Synthesis. Binubuo ng Synthesis ang minimum na disenyo ng netlist na kinakailangan para makakuha ng I/O timing Data.

Hakbang 2: Tukuyin ang I/O Standard at Pin Locations

Ang mga partikular na lokasyon ng pin at I/O standard na itinalaga mo sa mga pin ng device ay nakakaapekto sa mga value ng parameter ng timing. Sundin ang mga hakbang na ito upang italaga ang pamantayan ng pin I/O at mga hadlang sa lokasyon:

1. I-click ang Mga Assignment ➤ Pin Planner.
2. Magtalaga ng lokasyon ng pin at mga karaniwang hadlang sa I/O ayon sa iyong disenyo
   mga pagtutukoy. Ilagay ang Node Name, Direksyon, Lokasyon, at I/O Standard na mga value para sa mga pin sa disenyo sa All Pins spreadsheet. Bilang kahalili, i-drag ang mga pangalan ng node sa package ng Pin Planner view.

   
3. Para i-compile ang disenyo, i-click ang Processing ➤ Start Compilation. Ang Compiler ay bumubuo ng I/O timing na impormasyon sa buong compilation.

Kaugnay na Impormasyon

• Kahulugan ng Mga Pamantayan ng I/O
•  Pamamahala ng Mga I/O Pin ng Device

Hakbang 3: Tukuyin ang Mga Kundisyon sa Pagpapatakbo ng Device

Sundin ang mga hakbang na ito upang i-update ang timing netlist at itakda ang mga kundisyon sa pagpapatakbo para sa pagsusuri ng timing kasunod ng buong compilation:

1. I-click ang Tools ➤ Timing Analyzer.
2. Sa Task pane, i-double click ang Update Timing Netlist. Ang timing netlist ay nag-a-update na may kumpletong impormasyon sa timing ng compilation na tumutukoy sa mga hadlang sa pin na iyong ginawa.
   
3. Sa ilalim ng Itakda ang Operating Conditions, pumili ng isa sa mga available na modelo ng timing, gaya ng Slow vid3 100C Model o Fast vid3 100C Model.

   

Hakbang 4: View I/O Timing sa Datasheet Report

Bumuo ng Ulat sa Datasheet sa Timing Analyzer upang view ang mga halaga ng parameter ng timing.

1. Sa Timing Analyzer, i-click ang Mga Ulat ➤ Datasheet ➤ Datasheet ng Ulat.
2. I-click ang OK.

   
   Ang mga ulat ng Mga Oras ng Pag-setup, Oras ng Pag-hold, at Oras sa Output na Oras ay lilitaw sa ilalim ng folder ng Ulat ng Datasheet sa pane ng Ulat.

3. I-click ang bawat ulat sa view ang Rise and Fall parameter values.
4. Para sa isang konserbatibong diskarte sa timing, tukuyin ang maximum na ganap na halaga

Example 1. Pagtukoy ng I/O Timing Parameters mula sa Datasheet Report 

Sa sumusunod na exampAng ulat ng Setup Times, ang oras ng taglagas ay mas malaki kaysa sa oras ng pagtaas, samakatuwid tSU=tfall.

Sa sumusunod na exampAng ulat ng Hold Times, ang absolute value ng fall time ay mas malaki kaysa sa absolute value ng rise time, kaya tH=tfall.

Sa sumusunod na exampAng ulat ng Clock to Output Times, ang absolute value ng fall time ay mas malaki kaysa sa absolute value ng rise time, kaya tCO=tfall.

Kaugnay na Impormasyon

• Timing Analyzer Quick-Start Tutoria
• Gabay sa Gumagamit ng Intel Quartus Prime Pro Edition: Timing Analyzer
• Paano Mag-video: Panimula sa Timing Analyzer

Scripted I/O Timing Data Generation

Maaari kang gumamit ng script ng Tcl upang makabuo ng impormasyon sa timing ng I/O na mayroon o hindi ginagamit ang interface ng gumagamit ng software ng Intel Quartus Prime. Ang scripted approach ay bumubuo ng textbased I/O timing parameter data para sa mga sinusuportahang I/O standards.

Tandaan: Ang scripted na paraan ay magagamit lamang para sa mga platform ng Linux*.
Sundin ang mga hakbang na ito upang makabuo ng impormasyon sa timing ng I/O na sumasalamin sa maraming pamantayan ng I/O para sa Intel Agilex, Intel Stratix® 10, at Intel Arria® 10 na mga device:

1. I-download ang naaangkop na archive ng proyekto ng Intel Quartus Prime file para sa pamilya ng iyong target na device:
   • Mga Intel Agilex device— https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_agilex_latest.qar
   • Mga Intel Stratix 10 device— https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_stratix10.qar
   • Intel Arria 10 device— https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_arria10.qar
2. Upang i-restore ang .qar project archive, ilunsad ang Intel Quartus Prime Pro Edition software at i-click ang Project ➤ Restore Archived Project. Bilang kahalili, patakbuhin ang sumusunod na katumbas ng command line nang hindi inilulunsad ang GUI:
   

   quartus_sh --restore file>

   Ang io_timing__restored direktoryo na ngayon ay naglalaman ng qdb subfolder at iba't-ibang files.

3. Upang patakbuhin ang script gamit ang Intel Quartus Prime Timing Analyzer, patakbuhin ang sumusunod na command:
   

   quartus_sta –t .tcl

   Maghintay para sa pagkumpleto. Ang pagpapatupad ng script ay maaaring mangailangan ng 8 oras o higit pa dahil ang bawat pagbabago sa pamantayan ng I/O o lokasyon ng pin ay nangangailangan ng recompilation ng disenyo.
4. Upang view ang mga halaga ng parameter ng timing, buksan ang nabuong teksto files in timing_files, na may mga pangalan tulad ng timing_tsuthtco___.txt.
   timing_tsuthtco_ _ _ .txt.

Kaugnay na Impormasyon

• Command Line Scripting
• ::QUARTUS::STA Tcl Package

AN 775: Pagbuo ng Paunang I/O Timing Data ng Kasaysayan ng Pagbabago ng Dokumento

Bersyon ng Dokumento	Bersyon ng Intel Quartus Prime	Mga pagbabago
2019.12.08	19.3	Binagong pamagat upang ipakita ang nilalaman. Nagdagdag ng suporta para sa Intel Stratix 10 at Intel Agilex FPGAs. Nagdagdag ng mga numero ng hakbang upang dumaloy. Nagdagdag ng mga diagram ng parameter ng timing. Na-update na mga screenshot upang ipakita ang pinakabagong bersyon. Na-update na mga link sa mga kaugnay na dokumento. Inilapat ang pinakabagong pagpapangalan ng produkto at mga kumbensyon sa istilo.
2016.10.31	16.1	Unang public release.

Mga Dokumento / Mga Mapagkukunan

intel AN 775 Pagbuo ng Initial I/O Timing Data [pdf] Gabay sa Gumagamit AN 775 Pagbuo ng Initial IO Timing Data, AN 775, Pagbuo ng Initial IO Timing Data, Initial IO Timing Data, Timing Data

Mga sanggunian

• User Manual