Intel AN 775 Generarea datelor de sincronizare I/O inițiale

AN 775: Generarea datelor de sincronizare I/O inițiale pentru FPGA Intel

Puteți genera date inițiale de sincronizare I/O pentru dispozitivele Intel FPGA utilizând interfața grafică a software-ului Intel® Quartus® Prime sau comenzile Tcl. Datele inițiale de sincronizare I/O sunt utile pentru planificarea timpurie a pinii și proiectarea PCB-ului. Puteți genera date inițiale de sincronizare pentru următorii parametri relevanți de sincronizare pentru a ajusta bugetul de sincronizare de proiectare atunci când luați în considerare standardele I/O și plasarea pinului.

Tabelul 1. Parametrii de sincronizare I/O 

Parametrul de sincronizare	Descriere
Timp de configurare a intrării (tSU) Timp de menținere a intrării (tH)	tSU = pinul de intrare la întârzierea datelor registrului de intrare + timpul de configurare micro registrului de intrare - întârzierea pinului de intrare la registrul de intrare a ceasului tH = - pinul de intrare la întârzierea datelor registrului de intrare + timpul de reținere micro registrului de intrare + pinul de intrare la întârzierea ceasului registrului de intrare
Întârziere ceas până la ieșire (tCO)	tCO = + tastatura ceasului la registrul de ieșire întârziere + registrul de ieșire întârziere de la ceas la ieșire + registrul de ieșire la întârzierea pinului de ieșire

Intel Corporation. Toate drepturile rezervate. Intel, sigla Intel și alte mărci Intel sunt mărci comerciale ale Intel Corporation sau ale subsidiarelor sale. Intel garantează performanța produselor sale FPGA și semiconductoare conform specificațiilor actuale, în conformitate cu garanția standard Intel, dar își rezervă dreptul de a face modificări oricăror produse și servicii în orice moment, fără notificare. Intel nu își asumă nicio responsabilitate sau răspundere care decurge din aplicarea sau utilizarea oricăror informații, produse sau servicii descrise aici, cu excepția cazului în care Intel a convenit în mod expres în scris. Clienții Intel sunt sfătuiți să obțină cea mai recentă versiune a specificațiilor dispozitivului înainte de a se baza pe orice informații publicate și înainte de a plasa comenzi pentru produse sau servicii.
*Alte nume și mărci pot fi revendicate ca fiind proprietatea altora.

Generarea informațiilor inițiale de sincronizare I/O include următorii pași:

• Pasul 1: Sintetizați un flip-flop pentru dispozitivul țintă Intel FPGA la pagina 4
• Pasul 2: Definiți standardul I/O și locațiile PIN la pagina 5
• Pasul 3: Specificați condițiile de funcționare a dispozitivului la pagina 6
• Pasul 4: View Timpul I/O în raportul din foaia de date de la pagina 6

Pasul 1: Sintetizați un flip-flop pentru dispozitivul FPGA Intel țintă

Urmați acești pași pentru a defini și a sintetiza logica flip-flop minimă pentru a genera datele inițiale de sincronizare I/O:

1. Creați un nou proiect în versiunea software Intel Quartus Prime Pro Edition 19.3.
2. Faceți clic pe Atribuții ➤ Dispozitiv, specificați Familia de dispozitive țintă și un dispozitiv țintă. De example, selectați AGFA014R24 Intel Agilex™ FPGA.
3. Clic File ➤ Nou și creați o diagramă bloc/schemă File.
4. Pentru a adăuga componente la schemă, faceți clic pe butonul Symbol Tool.
   
5. Sub Nume, tastați DFF, apoi faceți clic pe OK. Faceți clic în Editor de bloc pentru a insera simbolul DFF.
6. Repetați 4 de la pagina 4 până la 5 de la pagina 5 pentru a adăuga un pin de intrare Input_data, un pin de intrare Clock și un pin de ieșire Output_data.
7. Pentru a conecta pinii la DFF, faceți clic pe butonul Orthogonal Node Tool, apoi desenați linii de sârmă între pin și simbolul DFF.
   
8. Pentru a sintetiza DFF, faceți clic pe Procesare ➤ Start ➤ Începe analiza și sinteza. Synthesis generează netlistul minim de proiectare necesar pentru a obține date de sincronizare I/O.

Pasul 2: Definiți standardul I/O și locațiile PIN

Locațiile specifice ale pinurilor și standardul I/O pe care le alocați pinii dispozitivului influențează valorile parametrilor de sincronizare. Urmați acești pași pentru a atribui standardul pin I/O și constrângerile de locație:

1. Faceți clic pe Teme ➤ Planificator de fixare.
2. Atribuiți locația pinului și constrângerile standard I/O conform designului dvs
   caietul de sarcini. Introduceți valorile Nume nod, Direcție, Locație și Standard I/O pentru pini din design în foaia de calcul All Pins. Alternativ, trageți numele nodurilor în pachetul Pin Planner view.

   
3. Pentru a compila designul, faceți clic pe Procesare ➤ Începe compilarea. Compilatorul generează informații de sincronizare I/O în timpul compilării complete.

Informații conexe

• Definirea standardelor I/O
•  Gestionarea pinilor I/O al dispozitivului

Pasul 3: Specificați condițiile de funcționare a dispozitivului

Urmați acești pași pentru a actualiza lista de sincronizare a rețelei și a seta condițiile de funcționare pentru analiza de timp după compilarea completă:

1. Faceți clic pe Instrumente ➤ Analizor de timp.
2. În panoul de activități, faceți dublu clic pe Actualizare Netlist Timing. Lista net de sincronizare se actualizează cu informații complete de sincronizare a compilației care țin cont de constrângerile de pin pe care le creați.
   
3. În Setați condiții de operare, selectați unul dintre modelele de sincronizare disponibile, cum ar fi Modelul Slow vid3 100C sau Modelul Fast vid3 100C.

   

Pasul 4: View Timpul I/O în raportul din foaia de date

Generați raportul foaie de date în Analizorul de timp pentru view valorile parametrilor de sincronizare.

1. În Analizorul de timp, faceți clic pe Rapoarte ➤ Foaie de date ➤ Foaie de date pentru raport.
2. Faceți clic pe OK.

   
   Rapoartele Timp de configurare, Timp de reținere și Ceas până la timp de ieșire apar sub folderul Raport foaie de date din panoul Raport.

3. Faceți clic pe fiecare raport pentru view valorile parametrilor Rise and Fall.
4. Pentru o abordare conservatoare a timpului, specificați valoarea absolută maximă

Example 1. Determinarea parametrilor de sincronizare I/O din raportul din fișa de date 

În exampîn raportul Setup Times, timpul de cădere este mai mare decât timpul de creștere, deci tSU=cădere.

În exampîn raportul Hold Times, valoarea absolută a timpului de cădere este mai mare decât valoarea absolută a timpului de creștere, deci tH=cădere.

În exampRaportul Clock to Output Times, valoarea absolută a timpului de cădere este mai mare decât valoarea absolută a timpului de creștere, prin urmare tCO=cădere.

Informații conexe

• Tutorial de pornire rapidă a analizorului de sincronizare
• Ghid de utilizare Intel Quartus Prime Pro Edition: Analizor de sincronizare
• Cum să înregistrați un videoclip: Introducere în analizatorul de timp

Generare de date de sincronizare I/O cu script

Puteți utiliza un script Tcl pentru a genera informații de sincronizare I/O cu sau fără utilizarea interfeței de utilizator a software-ului Intel Quartus Prime. Abordarea prin script generează date ale parametrilor de sincronizare I/O bazate pe text pentru standardele I/O acceptate.

Nota: Metoda scriptată este disponibilă numai pentru platformele Linux*.
Urmați acești pași pentru a genera informații de sincronizare I/O care reflectă mai multe standarde I/O pentru dispozitivele Intel Agilex, Intel Stratix® 10 și Intel Arria® 10:

1. Descărcați arhiva de proiect Intel Quartus Prime corespunzătoare file pentru familia dvs. de dispozitive țintă:
   • Dispozitive Intel Agilex— https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_agilex_latest.qar
   • Dispozitive Intel Stratix 10— https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_stratix10.qar
   • Dispozitive Intel Arria 10— https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_arria10.qar
2. Pentru a restaura arhiva proiectului .qar, lansați software-ul Intel Quartus Prime Pro Edition și faceți clic pe Proiect ➤ Restaurare proiect arhivat. Alternativ, rulați următorul echivalent în linie de comandă fără a lansa GUI:
   

   quartus_sh --restaurare file>

   The io_timing__restaurat directorul conține acum subfolderul qdb și diverse files.

3. Pentru a rula scriptul cu Intel Quartus Prime Timing Analyzer, executați următoarea comandă:
   

   quartus_sta –t .tcl

   Așteptați finalizarea. Execuția scriptului poate necesita 8 ore sau mai mult, deoarece fiecare modificare a standardului I/O sau a locației pinului necesită recompilare a designului.
4. La view valorile parametrilor de sincronizare, deschideți textul generat files in sincronizare_files, cu nume precum timing_tsuthtco___.txt.
   timing_tsuthtco_ _ _ .TXT.

Informații conexe

• Scripturi în linia de comandă
• ::QUARTUS::Pachet STA Tcl

AN 775: Generarea inițială a datelor de temporizare I/O Istoricul revizuirilor documentului

Versiunea documentului	Versiunea Intel Quartus Prime	Schimbări
2019.12.08	19.3	Titlul revizuit pentru a reflecta conținutul. S-a adăugat suport pentru Intel Stratix 10 și Intel Agilex FPGA. S-au adăugat numere de pași la flux. Diagramele parametrilor de sincronizare adăugate. Capturi de ecran actualizate pentru a reflecta cea mai recentă versiune. Legături actualizate către documente conexe. S-au aplicat cele mai recente convenții de denumire și stil de produs.
2016.10.31	16.1	Prima lansare publică.

Documente/Resurse

Intel AN 775 Generarea datelor de sincronizare I/O inițiale [pdfGhid de utilizare AN 775 Generarea datelor inițiale de sincronizare IO, AN 775, Generarea datelor inițiale de sincronizare IO, date inițiale de sincronizare IO, date de sincronizare

Referințe

• Manual de utilizare