intel AN 775 초기 I/O 타이밍 데이터 생성 사용 설명서

인텔 AN 775 초기 I/O 타이밍 데이터 생성

내용물 숨다

1 AN 775: Intel FPGA용 초기 I/O 타이밍 데이터 생성

1.1 1단계: 대상 Intel FPGA 장치에 대한 플립플롭 합성

1.2 2단계: I/O 표준 및 핀 위치 정의

1.3 3단계: 장치 작동 조건 지정

1.4 4단계: View 데이터시트 보고서의 I/O 타이밍

1.5 스크립팅된 I/O 타이밍 데이터 생성

1.6 AN 775: 초기 I/O 타이밍 데이터 문서 개정 내역 생성

2 문서 / 리소스

2.1 참고문헌

3 관련 게시물

AN 775: Intel FPGA용 초기 I/O 타이밍 데이터 생성

Intel® Quartus® Prime 소프트웨어 GUI 또는 Tcl 명령을 사용하여 Intel FPGA 장치에 대한 초기 I/O 타이밍 데이터를 생성할 수 있습니다. 초기 I/O 타이밍 데이터는 초기 핀 계획 및 PCB 설계에 유용합니다. I/O 표준 및 핀 배치를 고려할 때 설계 타이밍 예산을 조정하기 위해 다음과 같은 관련 타이밍 매개변수에 대한 초기 타이밍 데이터를 생성할 수 있습니다.

표 1. I/O 타이밍 매개변수

타이밍 매개변수

설명

입력 설정 시간(tSU)
입력 유지 시간(tH)

tSU = 입력 레지스터 데이터 지연에 대한 입력 핀 + 입력 레지스터 마이크로 설정 시간 - 입력 레지스터 클럭 지연에 대한 입력 핀

tH = - 입력 레지스터 데이터 지연에 대한 입력 핀 + 입력 레지스터 마이크로 홀드 시간 + 입력 레지스터 클럭 지연에 대한 입력 핀

클록-출력 지연(tCO)

tCO = + 출력 레지스터 지연에 대한 클럭 패드 + 출력 레지스터 클럭-출력 지연 + 출력 레지스터에서 출력 핀 지연

인텔사. 판권 소유. 인텔, 인텔 로고 및 기타 인텔 마크는 인텔사 또는 그 자회사의 상표입니다. Intel은 Intel의 표준 보증에 따라 FPGA 및 반도체 제품의 성능을 현재 사양으로 보증하지만 언제든지 통지 없이 제품 및 서비스를 변경할 수 있는 권한을 보유합니다. 인텔은 인텔이 서면으로 명시적으로 동의한 경우를 제외하고 여기에 설명된 정보, 제품 또는 서비스의 응용 프로그램 또는 사용으로 인해 발생하는 책임을 지지 않습니다. 인텔 고객은 게시된 정보에 의존하기 전에 그리고 제품이나 서비스를 주문하기 전에 장치 사양의 최신 버전을 확인하는 것이 좋습니다.
*다른 이름과 브랜드는 다른 사람의 재산이라고 주장될 수 있습니다.

초기 I/O 타이밍 정보 생성에는 다음 단계가 포함됩니다.

1단계: 4페이지의 대상 Intel FPGA 장치에 대한 플립플롭 합성

2단계: I/O 표준 및 핀 위치 정의(5페이지)
3단계: 6페이지의 장치 작동 조건 지정

4단계: View 6페이지의 데이터시트 보고서의 I/O 타이밍

1단계: 대상 Intel FPGA 장치에 대한 플립플롭 합성

초기 I/O 타이밍 데이터를 생성하기 위해 최소 플립플롭 논리를 정의하고 합성하려면 다음 단계를 따르십시오.

Intel Quartus Prime Pro Edition 소프트웨어 버전 19.3에서 새 프로젝트를 생성합니다.

할당 ➤ 장치를 클릭하고 대상 장치 제품군 및 대상 장치를 지정합니다. 예를 들어amp파일에서 AGFA014R24 Intel Agilex™ FPGA를 선택합니다.
딸깍 하는 소리 File ➤ 블록 다이어그램/회로도 새로 만들기 및 생성 File.

회로도에 구성요소를 추가하려면 기호 도구 버튼을 클릭합니다.
이름에 DFF를 입력한 다음 확인을 클릭합니다. 블록 편집기를 클릭하여 DFF 기호를 삽입합니다.

4페이지의 4단계부터 5페이지의 5단계까지 반복하여 Input_data 입력 핀, 클럭 입력 핀 및 Output_data 출력 핀을 추가합니다.
핀을 DFF에 연결하려면 직교 노드 도구 버튼을 클릭한 다음 핀과 DFF 기호 사이에 와이어 선을 그립니다.

DFF를 합성하려면 처리 ➤ 시작 ➤ 분석 및 합성 시작을 클릭합니다. 합성은 I/O 타이밍 데이터를 얻는 데 필요한 최소 설계 넷리스트를 생성합니다.

2단계: I/O 표준 및 핀 위치 정의

장치 핀에 할당한 특정 핀 위치와 I/O 표준은 타이밍 매개변수 값에 영향을 미칩니다. 핀 I/O 표준 및 위치 제약 조건을 할당하려면 다음 단계를 따르십시오.

할당 ➤ 핀 플래너를 클릭합니다.
설계에 따라 핀 위치 및 I/O 표준 제약 조건 할당
명세서. 모든 핀 스프레드시트에 설계 핀의 노드 이름, 방향, 위치 및 I/O 표준 값을 입력합니다. 또는 노드 이름을 Pin Planner 패키지로 드래그합니다. view.
디자인을 컴파일하려면 처리 ➤ 컴파일 시작을 클릭합니다. 컴파일러는 전체 컴파일 중에 I/O 타이밍 정보를 생성합니다.

관련 정보

I/O 표준 정의

장치 I/O 핀 관리

3단계: 장치 작동 조건 지정

전체 컴파일 후 타이밍 넷리스트를 업데이트하고 타이밍 분석을 위한 작동 조건을 설정하려면 다음 단계를 따르십시오.

도구 ➤ 타이밍 분석기를 클릭합니다.
작업 창에서 Update Timing Netlist를 두 번 클릭합니다. 타이밍 넷리스트는 사용자가 만든 핀 제약 조건을 설명하는 전체 컴파일 타이밍 정보로 업데이트됩니다.

작동 조건 설정에서 느린 vid3 100C 모델 또는 빠른 vid3 100C 모델과 같은 사용 가능한 타이밍 모델 중 하나를 선택합니다.

4단계: View 데이터시트 보고서의 I/O 타이밍

타이밍 분석기에서 데이터시트 보고서를 생성하여 view 타이밍 매개변수 값.

타이밍 분석기에서 보고서 ➤ 데이터시트 ➤ 보고서 데이터시트를 클릭합니다.
확인을 클릭합니다.

설정 시간, 보류 시간 및 클럭-출력 시간 보고서는 보고서 창의 데이터시트 보고서 폴더 아래에 나타납니다.
각 보고서를 클릭하면 view 상승 및 하강 매개변수 값.
보수적인 타이밍 접근 방식의 경우 최대 절대값을 지정합니다.

Example 1. 데이터시트 보고서에서 I/O 타이밍 매개변수 결정

다음 예에서amp설정 시간 보고서에 따르면 하강 시간이 상승 시간보다 크므로 tSU=tfall입니다.

다음 예에서amp홀드 타임(Hold Times) 보고서에서 하강 시간의 절대값은 상승 시간의 절대값보다 크므로 tH=tfall입니다.

다음 예에서amp클럭-출력 시간 보고서에서 하강 시간의 절대값은 상승 시간의 절대값보다 크므로 tCO=tfall입니다.

스크립팅된 I/O 타이밍 데이터 생성

Intel Quartus Prime 소프트웨어 사용자 인터페이스를 사용하거나 사용하지 않고 Tcl 스크립트를 사용하여 I/O 타이밍 정보를 생성할 수 있습니다. 스크립트 방식은 지원되는 I/O 표준에 대한 텍스트 기반 I/O 타이밍 매개변수 데이터를 생성합니다.

메모: 스크립트 방법은 Linux* 플랫폼에서만 사용할 수 있습니다.
Intel Agilex, Intel Stratix® 10 및 Intel Arria® 10 장치에 대한 여러 I/O 표준을 반영하는 I/O 타이밍 정보를 생성하려면 다음 단계를 따르십시오.

적절한 Intel Quartus Prime 프로젝트 아카이브를 다운로드하세요. file 대상 장치 제품군의 경우:
• Intel Agilex 장치— https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_agilex_latest.qar
• Intel Stratix 10 장치— https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_stratix10.qar
• Intel Arria 10 장치— https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_arria10.qar

.qar 프로젝트 아카이브를 복원하려면 Intel Quartus Prime Pro Edition 소프트웨어를 실행하고 프로젝트 ➤ 아카이브 프로젝트 복원을 클릭하십시오. 또는 GUI를 시작하지 않고 다음 명령줄을 실행합니다.
quartus_sh --복원 file>
그만큼 io_timing__restored 이제 디렉토리에는 qdb 하위 폴더와 다양한 항목이 포함됩니다. files.
Intel Quartus Prime Timing Analyser를 사용하여 스크립트를 실행하려면 다음 명령을 실행하십시오.
quartus_sta -t .tcl
완료될 때까지 기다리세요. I/O 표준 또는 핀 위치가 변경될 때마다 설계 재컴파일이 필요하므로 스크립트 실행에는 8시간 이상이 필요할 수 있습니다.
에게 view 타이밍 매개변수 값, 생성된 텍스트 열기 file에있다 타이밍_files, timing_tsuthtco___.txt와 같은 이름을 사용합니다.
timing_tsuthtco_ _ _ .txt.

관련 정보

AN 775: 초기 I/O 타이밍 데이터 문서 개정 내역 생성

문서 버전	인텔 Quatus 프라임 버전	변화
2019.12.08	19.3	내용을 반영하여 제목을 수정했습니다. Intel Stratix 10 및 Intel Agilex FPGA에 대한 지원이 추가되었습니다. 흐름에 단계 번호를 추가했습니다. 타이밍 매개변수 다이어그램이 추가되었습니다. 최신 버전을 반영하도록 스크린샷을 업데이트했습니다. 관련 문서에 대한 링크가 업데이트되었습니다. 최신 제품 명명 및 스타일 규칙을 적용했습니다.
2016.10.31	16.1	첫 번째 공식 출시.