intel AN 775 Generazione di dati di timing I/O iniziale

AN 775: Generazione di dati di timing I/O iniziale per Intel FPGA

Pudete generà dati di timing I/O iniziale per i dispositi Intel FPGA utilizendu a GUI di u software Intel® Quartus® Prime o i cumandamenti Tcl. I dati di timing I / O iniziali sò utili per a pianificazione iniziale di pin è u disignu di PCB. Pudete generà dati di timing iniziale per i seguenti paràmetri di timing pertinenti per aghjustà u budgetu di timing di cuncepimentu quandu cunsiderà i standard I / O è u piazzamentu di pin.

Table 1. Parametri di timing I / O 

Parametru di timing	Descrizzione
Temps de configuration de l'entrée (tSU) Tempu di mantenimentu di l'ingressu (tH)	tSU = pin di input à u ritardu di dati di u registru di input + u tempu di cunfigurazione di u microregistru di input - u pin di input à u ritardu di l'orologio di u registru di input tH = - pin di input à ritardu di dati di u registru di input + tempu di mantenimentu di u microregistru di input + pin di input à ritardu di l'orologio di u registru di input
Clock to output delay (tCO)	tCO = + clock pad per u ritardu di u registru di output + u ritardu di u registru di l'output da l'orologio à l'output + u registru di l'output per u ritardu di u pin.

Intel Corporation. Tutti i diritti riservati. Intel, u logu Intel è altri marchi Intel sò marchi di Intel Corporation o di e so filiali. Intel garantisce a prestazione di i so prudutti FPGA è semiconduttori à e specificazioni attuali in cunfurmità cù a garanzia standard di Intel, ma si riserva u dirittu di fà cambiamenti à qualsiasi prudutti è servizii in ogni mumentu senza avvisu. Intel ùn assume alcuna rispunsabilità o responsabilità derivante da l'applicazione o l'usu di qualsiasi informazione, pruduttu o serviziu descritta quì, salvu cum'è espressamente accunsentutu in scrittura da Intel. I clienti Intel sò cunsigliati per ottene l'ultima versione di e specificazioni di u dispositivu prima di cunfidendu qualsiasi infurmazione publicata è prima di fà ordini per prudutti o servizii.
* Altri nomi è marche ponu esse rivendicate cum'è a pruprietà di l'altri.

A generazione di l'infurmazioni di timing I/O iniziale include i seguenti passi:

• Passu 1: Sintetizà un Flip-flop per u Dispositivu Intel FPGA Target à a pagina 4
• Passu 2: Definisce l'I/O Standard è u Pin Locations à a pagina 5
• Passu 3: Specificà e Cundizioni di Funzionamentu di u Dispositivu à a pagina 6
• Passu 4: View I/O Timing in Datasheet Report in pagina 6

Passu 1: Sintetizà un Flip-flop per u Target Intel FPGA Device

Segui questi passi per definisce è sintetizà a logica minima di flip-flop per generà dati di timing I/O iniziale:

1. Crea un novu prughjettu in u software Intel Quartus Prime Pro Edition versione 19.3.
2. Cliccate Assegnazioni ➤ Dispositivu, specificà u vostru dispusitivu di destinazione Famiglia è un dispusitivu Target. Per esample, selezziunate l'AGFA014R24 Intel Agilex™ FPGA.
3. Cliccate File ➤ Novu è creanu un Diagramu di Bloccu / Schematicu File.
4. Per aghjunghje cumpunenti à u schematicu, cliccate nant'à u buttone Simbulu Tool.
   
5. Sottu Nome, scrivite DFF, è dopu cliccate OK. Cliccate in u Block Editor per inserisce u simbulu DFF.
6. Repetite 4 da a pagina 4 à 5 in a pagina 5 per aghjunghje un pin di input Input_data, un pin di input Clock è un pin di output Output_data.
7. Per cunnette i pin à u DFF, cliccate nantu à u buttone Orthogonal Node Tool, è dopu tracciate linee di filu trà u pin è u simbulu DFF.
   
8. Per sintetizà u DFF, cliccate Processing ➤ Start ➤ Start Analysis & Synthesis. Synthesis genera u netlist minimu di designu necessariu per ottene Dati di timing I/O.

Step 2: Definisce I / O Standard è Pin Locations

I lochi di pin specifichi è u standard I / O chì assignate à i pin di u dispositivu impacta i valori di i paràmetri di timing. Segui questi passi per assignà u standard di pin I/O è limitazioni di locu:

1. Cliccate Assignments ➤ Pin Planner.
2. Assignate u locu di pin è i limiti standard I / O secondu u vostru disignu
   specificazioni. Inserite u Node Name, Direction, Location, and I/O Standard values ​​for the pins in the design in the All Pins spreadsheet. In alternativa, trascinate i nomi di i nodi in u pacchettu Pin Planner view.

   
3. Per cumpilà u disignu, cliccate Trattamentu ➤ Start Compilation. U compilatore genera informazioni di timing I/O durante a compilazione completa.

Information Related

• Definizione di standard I/O
•  Gestisce i pins I/O di u dispositivu

Passu 3: Specificà e cundizioni di u funziunamentu di u dispusitivu

Segui questi passi per aghjurnà a netlist di timing è stabilisce e cundizioni operative per l'analisi di timing dopu a compilazione completa:

1. Cliccate Strumenti ➤ Analizzatore di timing.
2. In u pannellu Task, fate doppiu clic nantu à Update Timing Netlist. L'aghjurnamenti di a netlist di timing cù l'infurmazioni di u tempu di compilazione cumpleta chì cuntenenu e restrizioni di pin chì fate.
   
3. Sottu Cundizioni Operating Set, selezziunate unu di i mudelli di timing dispunibuli, cum'è Slow vid3 100C Model o Fast vid3 100C Model.

   

Passu 4: View I/O Timing in Datasheet Report

Generate u rapportu di datasheet in l'analizzatore di timing view i valori di i paràmetri di u tempu.

1. In u Timing Analyzer, cliccate Reports ➤ Datasheet ➤ Report Datasheet.
2. Cliccate OK.

   
   I rapporti Setup Times, Hold Times è Clock to Output Times appariscenu sottu u cartulare di Datasheet Report in u pane Report.

3. Cliccate ogni rapportu per view i valori di paràmetru Rise and Fall.
4. Per un approcciu di timing cunservatore, specificà u valore assolutu massimu

Example 1. Determining I / O Timing Parameters da u Datasheet Report 

In i seguenti example Setup Times rapportu, u tempu di caduta hè più grande di u tempu di crescita, dunque tSU=fall.

In i seguenti exampu rapportu Hold Times, u valore assolutu di u tempu di caduta hè più grande di u valore assolutu di u tempu di crescita, dunque tH = caduta.

In i seguenti example Clock to Output Times rapportu, u valore assolutu di u tempu di caduta hè più grande di u valore assolutu di u tempu di crescita, dunque tCO = caduta.

Information Related

• Analizzatore di Timing Quick-Start Tutoria
• Intel Quartus Prime Pro Edition Guida d'utilizatore: Analizzatore di timing
• Cumu Video: Introduzione à l'analizzatore di timing

Scripted I/O Timing Data Generation

Pudete utilizà un script Tcl per generà informazioni di timing I / O cù o senza l'interfaccia d'utilizatore di u software Intel Quartus Prime. L'approcciu scripted genera dati di parametri di timing I/O basati in testu per i standard I/O supportati.

Nota: U metudu scripted hè dispunibule solu per e plataforme Linux *.
Segui questi passi per generà informazioni di timing I/O chì riflettenu parechje standard I/O per i dispositi Intel Agilex, Intel Stratix® 10 è Intel Arria® 10:

1. Scaricate l'archiviu di prughjettu Intel Quartus Prime adattatu file per a vostra famiglia di dispositivi di destinazione:
   • Dispositivi Intel Agilex- https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_agilex_latest.qar
   • Dispositivi Intel Stratix 10— https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_stratix10.qar
   • Dispositivi Intel Arria 10- https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_arria10.qar
2. Per restaurà l'archiviu di u prughjettu .qar, lanciate u software Intel Quartus Prime Pro Edition è cliccate Prughjettu ➤ Risturà Prughjettu Archivatu. In alternativa, eseguite l'equivalente di a linea di cummanda seguente senza lancià a GUI:
   

   quartus_sh --restore file>

   U io_timing__restored U repertoriu cuntene avà a subcartella qdb è diverse files.

3. Per eseguisce u script cù l'Intel Quartus Prime Timing Analyzer, eseguite u cumandimu seguente:
   

   quartus_sta –t .tcl

   Aspettate per u cumpletu. L'esecuzione di u script pò esse bisognu di 8 ore o più perchè ogni cambiamentu in u standard I/O o u locu di pin necessita di ricumpilazione di disignu.
4. À view i valori di i paràmetri di u tempu, apre u testu generatu files in timing_files, cù nomi cum'è timing_tsuthtco___.txt.
   timing_tsuthtco_ _ _ .txt.

Information Related

• Scrittura di linea di cummanda
• ::QUARTUS::STA Tcl Package

AN 775: Generazione di Storia di Revisione di Documentu di Dati di timing I/O iniziale

Versione di documentu	Version Intel Quartus Prime	Cambiamenti
2019.12.08	19.3	Titulu rivedutu per riflette u cuntenutu. Supportu aghjuntu per Intel Stratix 10 è Intel Agilex FPGA. Numeri di passu aghjuntu à u flussu. Aghjunghjenu diagrammi di parametri di timing. Screenshots aghjurnati per riflette l'ultima versione. Ligami aghjurnati à i ducumenti cunnessi. Applicate l'ultime cunvenzioni di nome è stile di produttu.
2016.10.31	16.1	Prima liberazione publica.

Documenti / Risorse

intel AN 775 Generazione di dati di timing I/O iniziale [pdfGuida di l'utente AN 775 Generazione di dati di timing IO iniziali, AN 775, generazione di dati di timing IO iniziali, dati di timing IO iniziali, dati di timing

Referenze

• Manuale d'usu