Intel AN 775 Generowanie początkowych danych taktowania we/wy

AN 775: Generowanie początkowych danych taktowania we/wy dla układów FPGA firmy Intel

Możesz wygenerować początkowe dane taktowania we/wy dla urządzeń Intel FPGA za pomocą GUI oprogramowania Intel® Quartus® Prime lub poleceń Tcl. Początkowe dane taktowania we/wy są przydatne we wczesnym planowaniu pinów i projektowaniu płytek drukowanych. Możesz wygenerować początkowe dane taktowania dla następujących odpowiednich parametrów taktowania, aby dostosować budżet taktowania projektu, biorąc pod uwagę standardy we/wy i rozmieszczenie pinów.

Tabela 1. Parametry synchronizacji we/wy 

Parametr czasowy	Opis
Czas konfiguracji wejścia (tSU) Czas podtrzymania wejścia (tH)	tSU = opóźnienie danych między pinem wejściowym a rejestrem wejściowym + czas mikrokonfiguracji rejestru wejściowego - opóźnienie zegara między pinem wejściowym a rejestrem wejściowym tH = - pin wejściowy do rejestru wejściowego opóźnienie danych + czas mikro podtrzymania rejestru wejściowego + pin wejściowy do opóźnienia zegara rejestru wejściowego
Zegar do opóźnienia wyjścia (tCO)	tCO = + opóźnienie z padu zegara do rejestru wyjściowego + opóźnienie zegara do wyjścia rejestru wyjściowego + opóźnienie rejestru wyjściowego do pinu wyjściowego

Korporacja intelektualna. Wszelkie prawa zastrzeżone. Intel, logo Intel i inne znaki Intel są znakami towarowymi firmy Intel Corporation lub jej podmiotów zależnych. Firma Intel gwarantuje wydajność swoich produktów FPGA i produktów półprzewodnikowych zgodnie z aktualnymi specyfikacjami zgodnie ze standardową gwarancją firmy Intel, ale zastrzega sobie prawo do wprowadzania zmian we wszelkich produktach i usługach w dowolnym momencie i bez powiadomienia. Firma Intel nie przyjmuje żadnej odpowiedzialności wynikającej z zastosowania lub wykorzystania jakichkolwiek informacji, produktów lub usług opisanych w niniejszym dokumencie, z wyjątkiem przypadków wyraźnie uzgodnionych na piśmie przez firmę Intel. Klientom firmy Intel zaleca się uzyskanie najnowszej wersji specyfikacji urządzenia przed poleganiem na opublikowanych informacjach oraz przed złożeniem zamówienia na produkty lub usługi.
*Inne nazwy oraz marki mogą być własnością osób trzecich.

Generowanie początkowych informacji o taktowaniu we/wy obejmuje następujące kroki:

• Krok 1: Zsyntetyzuj przerzutnik dla docelowego urządzenia Intel FPGA na stronie 4
• Krok 2: Zdefiniuj standard we/wy i lokalizacje styków na stronie 5
• Krok 3: Określ warunki działania urządzenia na stronie 6
• Krok 4: View Czas we/wy w raporcie arkusza danych na stronie 6

Krok 1: Zsyntetyzuj przerzutnik dla docelowego urządzenia Intel FPGA

Wykonaj następujące kroki, aby zdefiniować i zsyntetyzować minimalną logikę przerzutnika w celu wygenerowania początkowych danych taktowania we/wy:

1. Utwórz nowy projekt w oprogramowaniu Intel Quartus Prime Pro Edition w wersji 19.3.
2. Kliknij Zadania ➤ Urządzenie, określ rodzinę urządzeń docelowych i urządzenie docelowe. na przykładampwybierz AGFA014R24 Intel Agilex™ FPGA.
3. Trzask File ➤ Nowy i utwórz schemat blokowy/schemat File.
4. Aby dodać komponenty do schematu, kliknij przycisk Symbol Tool.
   
5. W obszarze Nazwa wpisz DFF, a następnie kliknij przycisk OK. Kliknij w Edytorze bloku, aby wstawić symbol DFF.
6. Powtórz kroki od 4 na stronach od 4 do 5 na stronie 5, aby dodać pin wejściowy Input_data, pin wejściowy Clock i pin wyjściowy Output_data.
7. Aby połączyć piny z DFF, kliknij przycisk narzędzia Orthogonal Node, a następnie narysuj linie łączące pin i symbol DFF.
   
8. Aby zsyntetyzować DFF, kliknij Przetwarzanie ➤ Start ➤ Rozpocznij analizę i syntezę. Synteza generuje minimalną projektową listę sieci wymaganą do uzyskania danych taktowania we/wy.

Krok 2: Zdefiniuj standard we/wy i lokalizacje pinów

Konkretne lokalizacje styków i standard we/wy przypisany do styków urządzenia mają wpływ na wartości parametrów synchronizacji. Wykonaj następujące kroki, aby przypisać standard pinów we/wy i ograniczenia lokalizacji:

1. Kliknij opcję Przydziały ➤ Planowanie pinów.
2. Przypisz położenie styków i standardowe ograniczenia we/wy zgodnie z projektem
   specyfikacje. Wprowadź wartości Nazwy węzła, Kierunku, Położenia i Standardu we/wy dla styków w projekcie w arkuszu kalkulacyjnym Wszystkie styki. Ewentualnie przeciągnij nazwy węzłów do pakietu Pin Planner view.

   
3. Aby skompilować projekt, kliknij opcję Przetwarzanie ➤ Rozpocznij kompilację. Kompilator generuje informacje o taktowaniu we/wy podczas pełnej kompilacji.

Informacje powiązane

• Definicja standardów we/wy
•  Zarządzanie pinami wejścia/wyjścia urządzenia

Krok 3: Określ warunki działania urządzenia

Wykonaj następujące kroki, aby zaktualizować listę sieci taktowania i ustawić warunki pracy dla analizy taktowania po pełnej kompilacji:

1. Kliknij Narzędzia ➤ Analizator taktowania.
2. W okienku zadań kliknij dwukrotnie Aktualizuj listę sieci chronometrażu. Lista sieci taktowania jest aktualizowana o pełne informacje o taktowaniu kompilacji, które odpowiadają wprowadzonym ograniczeniom pinów.
   
3. W obszarze Ustaw warunki pracy wybierz jeden z dostępnych modeli taktowania, na przykład model Slow vid3 100C lub model Fast vid3 100C.

   

Krok 4: View Czas we/wy w raporcie arkusza danych

Wygeneruj raport arkusza danych w analizatorze taktowania do view wartości parametrów czasowych.

1. W analizatorze chronometrażu kliknij opcję Raporty ➤ Arkusz danych ➤ Arkusz danych raportu.
2. Kliknij OK.

   
   Raporty Czasy konfiguracji, Czasy wstrzymania i Czasy od zegara do wyjścia są wyświetlane w folderze Raport arkusza danych w okienku Raport.

3. Kliknij każdy raport do view wartości parametrów wzrostu i spadku.
4. W przypadku konserwatywnego podejścia czasowego należy określić maksymalną wartość bezwzględną

Exampplik 1. Określanie parametrów synchronizacji we/wy na podstawie raportu arkusza danych 

W poniższym przykładzieampW raporcie Czasy konfiguracji czas opadania jest większy niż czas narastania, dlatego tSU=tfall.

W poniższym przykładzieampW raporcie czasów wstrzymania wartość bezwzględna czasu opadania jest większa niż wartość bezwzględna czasu narastania, stąd tH=tfall.

W poniższym przykładzieampW raporcie Clock to Output Times wartość bezwzględna czasu opadania jest większa niż wartość bezwzględna czasu narastania, dlatego tCO=tfall.

Informacje powiązane

• Analizator rozrządu — samouczek szybkiego startu
• Podręcznik użytkownika Intel Quartus Prime Pro Edition: Analizator taktowania
• Film instruktażowy: wprowadzenie do analizatora czasu

Skryptowe generowanie danych synchronizacji we/wy

Możesz użyć skryptu Tcl do generowania informacji o taktowaniu we/wy z lub bez użycia interfejsu użytkownika oprogramowania Intel Quartus Prime. Podejście oparte na skryptach generuje tekstowe dane parametrów czasowych we/wy dla obsługiwanych standardów we/wy.

Notatka: Metoda skryptowa jest dostępna tylko dla platform Linux*.
Wykonaj poniższe kroki, aby wygenerować informacje o taktowaniu we/wy odzwierciedlające wiele standardów we/wy dla urządzeń Intel Agilex, Intel Stratix® 10 i Intel Arria® 10:

1. Pobierz odpowiednie archiwum projektu Intel Quartus Prime file dla Twojej rodziny urządzeń docelowych:
   • Urządzenia Intel Agilex — https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_agilex_latest.qar
   • Urządzenia Intel Stratix 10 — https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_stratix10.qar
   • Urządzenia Intel Arria 10 — https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_arria10.qar
2. Aby przywrócić archiwum projektu .qar, uruchom oprogramowanie Intel Quartus Prime Pro Edition i kliknij Projekt ➤ Przywróć zarchiwizowany projekt. Ewentualnie uruchom następujący odpowiednik wiersza poleceń bez uruchamiania GUI:
   

   quartus_sh --przywróć file>

   Ten io_timing__przywrócono katalog zawiera teraz podfolder qdb i różne files.

3. Aby uruchomić skrypt za pomocą analizatora Intel Quartus Prime Timing Analyzer, uruchom następujące polecenie:
   

   quartus_sta –t .tcl

   Poczekaj na zakończenie. Wykonanie skryptu może zająć 8 godzin lub więcej, ponieważ każda zmiana w standardzie I/O lub lokalizacji pinów wymaga ponownej kompilacji projektu.
4. Do view wartości parametrów czasowych, otwórz wygenerowany tekst filejest w wyczucie czasu_files, o nazwach takich jak timing_tsuthtco___.txt.
   timing_tsuthtco_ _ _ .tekst.

Informacje powiązane

• Skrypty wiersza poleceń
• ::QUARTUS::STA Pakiet Tcl

AN 775: Generowanie historii rewizji dokumentu danych początkowego czasu we/wy

Wersja dokumentu	Wersja Intel Quartus Prime	Zmiany
2019.12.08	19.3	Zmieniono tytuł, aby odzwierciedlić treść. Dodano obsługę układów FPGA Intel Stratix 10 i Intel Agilex. Dodano numery kroków do przepływu. Dodano diagramy parametrów czasowych. Zaktualizowano zrzuty ekranu, aby odzwierciedlały najnowszą wersję. Zaktualizowano łącza do powiązanych dokumentów. Zastosowano najnowsze konwencje nazewnictwa i stylu produktów.
2016.10.31	16.1	Pierwsze publiczne wydanie.

Dokumenty / Zasoby

Intel AN 775 Generowanie początkowych danych taktowania we/wy [plik PDF] Instrukcja użytkownika AN 775 Generowanie początkowych danych czasowych IO, AN 775, Generowanie początkowych danych czasowych IO, początkowe dane czasowe IO, dane czasowe

Odniesienia

• Instrukcja obsługi