intel AN 775 Genererar initiala I/O-tidsdata

AN 775: Genererar initial I/O-timingsdata för Intel FPGA:er

Du kan generera initial I/O-timingsdata för Intel FPGA-enheter med hjälp av Intel® Quartus® Prime-programvarans GUI eller Tcl-kommandon. Initial I/O-tidsdata är användbar för tidig stiftplanering och PCB-design. Du kan generera initial timingdata för följande relevanta timingparametrar för att justera designtidsbudgeten när du överväger I/O-standarder och stiftplacering.

Tabell 1. I/O-tidsparametrar 

Tidsparameter	Beskrivning
Ingångsinställningstid (tSU) Ingångshålltid (tH)	tSU = ingångsstift till ingångsregisterdatafördröjning + ingångsregister mikroinställningstid - ingångsstift till ingångsregisterklockfördröjning tH = - ingångsstift till ingångsregisterdatafördröjning + ingångsregister mikrohålltid + ingångsstift till ingångsregisterklockfördröjning
Klocka till utgångsfördröjning (tCO)	tCO = + klockplatta till utgångsregisterfördröjning + utgångsregister klock-till-utgångsfördröjning + utgångsregister till utgångsstiftfördröjning

Intel Corporation. Alla rättigheter förbehållna. Intel, Intels logotyp och andra Intel-märken är varumärken som tillhör Intel Corporation eller dess dotterbolag. Intel garanterar prestanda för sina FPGA- och halvledarprodukter enligt gällande specifikationer i enlighet med Intels standardgaranti, men förbehåller sig rätten att göra ändringar av alla produkter och tjänster när som helst utan föregående meddelande. Intel tar inget ansvar eller ansvar som uppstår till följd av applikationen eller användningen av någon information, produkt eller tjänst som beskrivs här, förutom vad som uttryckligen har godkänts skriftligen av Intel. Intel-kunder rekommenderas att skaffa den senaste versionen av enhetsspecifikationerna innan de förlitar sig på publicerad information och innan de beställer produkter eller tjänster.
*Andra namn och varumärken kan göras anspråk på att vara andras egendom.

Att generera initial I/O-tidsinformation inkluderar följande steg:

• Steg 1: Syntetisera en flip-flop för Target Intel FPGA-enheten på sidan 4
• Steg 2: Definiera I/O-standard- och stiftplatser på sidan 5
• Steg 3: Ange enhetens driftsförhållanden på sidan 6
• Steg 4: View I/O-timing i databladsrapport på sidan 6

Steg 1: Syntetisera en flip-flop för Target Intel FPGA-enheten

Följ dessa steg för att definiera och syntetisera minsta flip-flop-logik för att generera initial I/O-timingdata:

1. Skapa ett nytt projekt i Intel Quartus Prime Pro Edition version 19.3.
2. Klicka på Tilldelningar ➤ Enhet, ange din målenhetsfamilj och en målenhet. Till exempelample, välj AGFA014R24 Intel Agilex™ FPGA.
3. Klick File ➤ Ny och skapa ett blockdiagram/schema File.
4. För att lägga till komponenter till schemat, klicka på knappen Symbol Tool.
   
5. Under Namn skriver du DFF och klickar sedan på OK. Klicka i Block Editor för att infoga DFF-symbolen.
6. Upprepa 4 på sidan 4 till 5 på sidan 5 för att lägga till ett Input_data-ingångsstift, Klockingångsstift och Output_data-utgångsstift.
7. För att ansluta stiften till DFF, klicka på knappen Ortogonal Node Tool och rita sedan trådlinjer mellan stiftet och DFF-symbolen.
   
8. För att syntetisera DFF, klicka på Processing ➤ Start ➤ Start Analysis & Synthesis. Syntes genererar den minsta designnätlista som krävs för att erhålla I/O-tidsdata.

Steg 2: Definiera I/O-standard- och stiftplatser

De specifika stiftplatserna och I/O-standarden som du tilldelar enhetens stift påverkar tidsparametervärdena. Följ dessa steg för att tilldela pin I/O-standarden och platsbegränsningar:

1. Klicka på Uppgifter ➤ Pin Planner.
2. Tilldela stiftplacering och I/O-standardbegränsningar enligt din design
   specifikationer. Ange nodnamn, riktning, plats och I/O-standardvärden för stiften i designen i kalkylarket Alla stift. Alternativt kan du dra nodnamn till Pin Planner-paketet view.

   
3. För att kompilera designen, klicka på Bearbetning ➤ Starta kompilering. Kompilatorn genererar I/O-tidsinformation under fullständig kompilering.

Relaterad information

• I/O Standards Definition
•  Hantera enhets I/O-stift

Steg 3: Ange enhetens driftsvillkor

Följ dessa steg för att uppdatera tidsnätlistan och ställa in driftsvillkor för tidsanalys efter fullständig sammanställning:

1. Klicka på Verktyg ➤ Timing Analyzer.
2. I uppgiftsfönstret dubbelklickar du på Update Timing Netlist. Timing-nätlistan uppdateras med fullständig kompileringstidsinformation som står för pin-begränsningarna du gör.
   
3. Under Ange driftsförhållanden, välj en av de tillgängliga tidsmodellerna, till exempel Slow vid3 100C Model eller Fast vid3 100C Model.

   

Steg 4: View I/O-timing i databladsrapport

Generera databladsrapporten i Timing Analyzer till view tidsparametervärdena.

1. I Timing Analyzer klickar du på Rapporter ➤ Datablad ➤ Rapportdatablad.
2. Klicka på OK.

   
   Rapporterna Setup Times, Hold Times och Clock to Output Times visas under mappen Databladsrapport i rapportrutan.

3. Klicka på varje rapport för att view parametervärdena för stigning och fall.
4. Ange det maximala absoluta värdet för en konservativ tidsmetod

Example 1. Bestämma I/O-timingsparametrar från databladsrapporten 

I följande exampI rapporten Setup Times är falltiden längre än stigtiden, därför tSU=tfall.

I följande exampI rapporten Hålltider är det absoluta värdet av falltiden större än det absoluta värdet av stigtiden, därför är tH=tfall.

I följande exampI rapporten Klocka till utgångstider är det absoluta värdet av falltiden större än det absoluta värdet av stigtiden, därför tCO=tfall.

Relaterad information

• Timing Analyzer Quick-Start Tutoria
• Intel Quartus Prime Pro Edition Användarhandbok: Timing Analyzer
• Hur man gör video: Introduktion till Timing Analyzer

Scripted I/O Timing Data Generation

Du kan använda ett Tcl-skript för att generera I/O-tidinformation med eller utan att använda användargränssnittet för programvaran Intel Quartus Prime. Den skriptade metoden genererar textbaserade I/O-timingsparameterdata för I/O-standarder som stöds.

Notera: Den skriptade metoden är endast tillgänglig för Linux*-plattformar.
Följ dessa steg för att generera I/O-tidinformation som återspeglar flera I/O-standarder för Intel Agilex-, Intel Stratix® 10- och Intel Arria® 10-enheter:

1. Ladda ner lämpligt Intel Quartus Prime-projektarkiv file för din målenhetsfamilj:
   • Intel Agilex-enheter— https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_agilex_latest.qar
   • Intel Stratix 10-enheter— https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_stratix10.qar
   • Intel Arria 10-enheter— https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_arria10.qar
2. För att återställa .qar-projektarkivet, starta programvaran Intel Quartus Prime Pro Edition och klicka på Projekt ➤ Återställ arkiverat projekt. Alternativt kan du köra följande kommandoradsekvivalent utan att starta GUI:
   

   quartus_sh --restore file>

   De io_timing__återställd katalogen innehåller nu undermappen qdb och diverse files.

3. För att köra skriptet med Intel Quartus Prime Timing Analyzer, kör följande kommando:
   

   quartus_sta –t .tcl

   Vänta på slutförandet. Skriptkörningen kan kräva 8 timmar eller mer eftersom varje ändring av I/O-standard eller stiftplats kräver designomkompilering.
4. Till view tidparametervärdena, öppna den genererade texten fileär inne timing_files, med namn som timing_tsuthtco___.txt.
   timing_tsuthtco_ _ _ .txt.

Relaterad information

• Kommandoradsskript
• ::QUARTUS::STA Tcl-paket

AN 775: Generering av initial I/O-timingsdata Dokumentets revisionshistorik

Dokumentversion	Intel Quartus Prime-version	Ändringar
2019.12.08	19.3	Reviderad titel för att spegla innehållet. Tillagt stöd för Intel Stratix 10 och Intel Agilex FPGA. Lade till stegnummer för att flyta. Lade till tidsparameterdiagram. Uppdaterade skärmdumpar för att återspegla senaste versionen. Uppdaterade länkar till relaterade dokument. Tillämpade senaste produktnamn och stilkonventioner.
2016.10.31	16.1	Första offentliga utgivningen.

Dokument/resurser

intel AN 775 Genererar initiala I/O-tidsdata [pdf] Användarhandbok AN 775 generering av initiala IO-timingsdata, AN 775, generering av initiala IO-timingsdata, initiala IO-timingsdata, tidsdata

Referenser

• Användarmanual