intel AN 775 Jenere Done Distribisyon Inisyal I/O

AN 775: Jenere Done Distribisyon Inisyal I/O pou Intel FPGA

Ou ka jenere premye done distribisyon I/O pou aparèy Intel FPGA lè l sèvi avèk entèfas lojisyèl Intel® Quartus® Prime oswa kòmandman Tcl. Done distribisyon I/O inisyal yo itil pou planifikasyon pin bonè ak konsepsyon PCB. Ou ka jenere done inisyal distribisyon pou paramèt distribisyon enpòtan sa yo pou ajiste bidjè distribisyon konsepsyon lè w ap konsidere estanda I/O ak plasman pin.

Tablo 1. Paramèt Distribisyon I/O 

Paramèt Distribisyon	Deskripsyon
Tan konfigirasyon Antre (tSU) Antre tan kenbe (tH)	tSU = Antre PIN pou antre done enskri delè + Antre enskri mikwo konfigirasyon tan - Antre PIN pou antre enskri revèy reta tH = - antre pin pou antre done enskri delè + antre enskri mikwo kenbe tan + antre pin pou antre enskri revèy reta
Revèy pou pwodiksyon reta (tCO)	tCO = + revèy pad pou pwodiksyon enskri delè + pwodiksyon enskri revèy-a-sòti reta + pwodiksyon enskri pou pwodiksyon zepeng reta

Intel Corporation. Tout dwa rezève. Intel, logo Intel ak lòt mak Intel yo se mak komèsyal Intel Corporation oswa filiales li yo. Intel garanti pèfòmans pwodwi FPGA ak semi-conducteurs li yo selon espesifikasyon aktyèl yo an akò ak garanti estanda Intel a, men li rezève dwa pou fè chanjman nan nenpòt pwodwi ak sèvis nenpòt ki lè san avètisman. Intel pa asime okenn responsablite oswa responsablite ki soti nan aplikasyon an oswa itilizasyon nenpòt enfòmasyon, pwodwi oswa sèvis ki dekri la a eksepte si Intel te dakò ekspreseman alekri. Yo konseye kliyan Intel yo pou yo jwenn dènye vèsyon espesifikasyon aparèy yo anvan yo konte sou nenpòt enfòmasyon ki pibliye epi anvan yo pase lòd pou pwodwi oswa sèvis yo.
*Yo ka reklame lòt non ak mak kòm pwopriyete lòt moun.

Jenere premye enfòmasyon sou distribisyon I/O gen ladan etap sa yo:

• Etap 1: Fè sentèz yon Flip-flop pou Aparèy FPGA Intel Target la nan paj 4
• Etap 2: Defini I/O Standard ak Kote Pin nan paj 5
• Etap 3: Espesifye Kondisyon Fonksyònman Aparèy nan paj 6
• Etap 4: View Distribisyon I/O nan Rapò Fèy Done nan paj 6

Etap 1: Fè sentèz yon Flip-flop pou Aparèy FPGA Intel Target la

Swiv etap sa yo pou defini ak sentèz lojik baskile minimòm pou jenere premye done distribisyon I/O:

1. Kreye yon nouvo pwojè nan vèsyon lojisyèl Intel Quartus Prime Pro Edition 19.3.
2. Klike sou Devwa ➤ Aparèy, presize aparèy sib ou Fanmi ak yon aparèy sib. Pou egzanpample, chwazi AGFA014R24 Intel Agilex™ FPGA.
3. Klike sou File ➤ Nouvo epi kreye yon Dyagram blòk/Schéma File.
4. Pou ajoute eleman nan chema a, klike sou bouton Zouti Senbòl.
   
5. Anba Non, tape DFF, epi klike sou OK. Klike sou Editè Blòk la pou mete senbòl DFF la.
6. Repete 4 nan paj 4 jiska 5 nan paj 5 pou ajoute yon peny antre Input_data, peny antre Revèy, ak peny pwodiksyon Output_data.
7. Pou konekte broch yo ak DFF a, klike sou bouton Zouti Orthogonal Node, epi trase liy fil ant peny lan ak senbòl DFF.
   
8. Pou fè sentèz DFF a, klike sou Pwosesis ➤ Kòmanse ➤ Kòmanse analiz ak sentèz. Sentèz jenere netlist konsepsyon minimòm ki nesesè pou jwenn Done distribisyon I/O.

Etap 2: Defini I/O Creole ak Kote PIN

Kote espesifik peny yo ak estanda I/O ou bay broch aparèy yo afekte valè paramèt distribisyon yo. Swiv etap sa yo pou asiyen estanda I/O PIN ak kontrent kote yo:

1. Klike sou Devwa ➤ Pin Planner.
2. Asiyen kote pin ak I/O kontrent estanda dapre konsepsyon ou
   spesifikasyon. Antre non Node, Direksyon, Kote, ak I/O Standard valè pou broch yo nan konsepsyon an nan fèy calcul Tout Pins. Altènativman, trennen non ne nan pake Pin Planner la view.

   
3. Pou konpile konsepsyon an, klike sou Pwosesis ➤ Kòmanse Konpilasyon. Konpilatè a jenere enfòmasyon sou distribisyon I/O pandan konpilasyon konplè.

Enfòmasyon ki gen rapò

• Definisyon Estanda I/O
•  Jere aparèy I/O Pins

Etap 3: Espesifye Kondisyon Fonksyònman Aparèy

Swiv etap sa yo pou mete ajou netlist distribisyon an epi mete kondisyon fonksyònman pou analiz distribisyon apre konpilasyon konplè:

1. Klike sou Zouti ➤ Analizè distribisyon.
2. Nan volet Objektif Travay la, double-klike sou Mizajou Distribisyon Netlist. Netlist distribisyon an mete ajou ak enfòmasyon konplè sou distribisyon konpilasyon ki konte pou kontrent PIN ou fè yo.
   
3. Anba Mete Kondisyon Fonksyònman, chwazi youn nan modèl distribisyon ki disponib, tankou Modèl Slow vid3 100C oswa Modèl Fast vid3 100C.

   

Etap 4: View Distribisyon I/O nan Rapò Fèy Done yo

Jenere Rapò Fichye Done a nan Analizè Distribisyon an view valè paramèt distribisyon yo.

1. Nan Analizè Distribisyon an, klike sou Rapò ➤ Fèy done ➤ Fèy done rapò.
2. Klike sou OK.

   
   Rapò Konfigirasyon Tan yo, Tan kenbe, ak Revèy pou Pwodiksyon Tan yo parèt anba katab Rapò Fèy Done nan fenèt Rapò.

3. Klike sou chak rapò view valè paramèt Rise and Fall.
4. Pou yon apwòch distribisyon konsèvatif, presize valè maksimòm absoli

Example 1. Detèmine Paramèt Distribisyon I/O nan Rapò Fichye Done yo 

Nan egzanp sa aample Setup Times rapò, tan an tonbe pi gran pase tan an monte, Se poutèt sa tSU = tonbe.

Nan egzanp sa aample Hold Times rapò, valè absoli tan tonbe a pi gran pase valè absoli tan monte a, kidonk tH = tonbe.

Nan egzanp sa aample Clock to Output Times rapò, valè a absoli nan tan an tonbe pi gran pase valè a absoli nan tan an monte, Se poutèt sa tCO = tonbe.

Enfòmasyon ki gen rapò

• Distribisyon Analyzer Quick-Start Leson patikilye
• Gid Itilizatè Intel Quartus Prime Pro Edition: Analizè distribisyon
• Kijan Pou Videyo: Entwodiksyon nan analizeur distribisyon

Scripted I/O distribisyon done jenerasyon

Ou ka itilize yon script Tcl pou jenere enfòmasyon sou distribisyon I/O avèk oswa san w ap itilize entèfas itilizatè lojisyèl Intel Quartus Prime. Apwòch script la jenere done paramèt I/O ki baze sou tèks pou estanda I/O ki sipòte yo.

Remak: Metòd script la disponib sèlman pou platfòm Linux*.
Swiv etap sa yo pou jenere enfòmasyon sou distribisyon I/O ki reflete plizyè estanda I/O pou aparèy Intel Agilex, Intel Stratix® 10, ak Intel Arria® 10:

1. Telechaje achiv pwojè Intel Quartus Prime ki apwopriye a file pou fanmi aparèy sib ou a:
   • Aparèy Intel Agilex— https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_agilex_latest.qar
   • Aparèy Intel Stratix 10— https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_stratix10.qar
   • Aparèy Intel Arria 10— https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_arria10.qar
2. Pou retabli achiv pwojè .qar la, lanse lojisyèl Intel Quartus Prime Pro Edition epi klike sou Pwojè ➤ Restore Pwojè achiv. Altènativman, kouri ekivalan liy lòd sa a san yo pa lanse entèfas la:
   

   quartus_sh --restore file>

   La io_timing__restore Anyè kounye a gen sousdosye qdb ak divès kalite files.

3. Pou kouri script la ak Intel Quartus Prime Timing Analyzer, kouri lòd sa a:
   

   quartus_sta –t .tcl

   Tann fini. Ekzekisyon script la ka mande 8 èdtan oswa plis paske chak chanjman sou estanda I/O oswa kote PIN mande pou rekonpilasyon konsepsyon.
4. Pou view valè paramèt distribisyon yo, louvri tèks la pwodwi files nan timing_files, ak non tankou timing_tsuthtco___.txt.
   timing_tsuthtco_ _ _ .txt.

Enfòmasyon ki gen rapò

• Scripting liy kòmand
• ::QUARTUS::STA Tcl Package

AN 775: Jenere Inisyal I/O Distribisyon Done Istwa Revizyon Dokiman

Vèsyon dokiman an	Intel Quartus Prime Version	Chanjman
2019.12.08	19.3	Tit revize pou reflete kontni. Te ajoute sipò pou Intel Stratix 10 ak Intel Agilex FPGAs. Te ajoute nimewo etap nan koule. Te ajoute dyagram paramèt distribisyon. Mizajou Ekran pou reflete dènye vèsyon an. Mete ajou lyen ki mennen nan dokiman ki gen rapò. Aplike dènye pwodwi nonmen ak style konvansyon.
2016.10.31	16.1	Premye lage piblik.

Dokiman / Resous

intel AN 775 Jenere Done Distribisyon Inisyal I/O [pdfGid Itilizatè AN 775 jenere done inisyal distribisyon IO, AN 775, jenere done inisyal distribisyon IO, done inisyal distribisyon IO, done distribisyon

Referans

• Manyèl itilizatè