intel AN 775 Genereer aanvanklike I/O-tydsberekeningdata

AN 775: Genereer aanvanklike I/O-tydsberekeningdata vir Intel FPGA's

Jy kan aanvanklike I/O-tydsberekeningdata vir Intel FPGA-toestelle genereer deur die Intel® Quartus® Prime sagteware GUI of Tcl-opdragte te gebruik. Aanvanklike I/O-tydsberekeningdata is nuttig vir vroeë penbeplanning en PCB-ontwerp. Jy kan aanvanklike tydsberekeningdata genereer vir die volgende relevante tydsberekeningparameters om die ontwerptydsbegroting aan te pas wanneer I/O-standaarde en penplasing oorweeg word.

Tabel 1. I/O Tydsberekening Parameters 

Tydsberekening parameter	Beskrywing
Insetopstellingtyd (tSU) Invoer hou tyd (tH)	tSU = invoerpen na invoerregister datavertraging + invoerregister mikro-opstellingstyd - invoerpen na invoerregisterklokvertraging tH = - insetpen na invoerregister datavertraging + insetregister mikrohoutyd + invoerpen na invoerregisterklokvertraging
Klok na uitset vertraging (tCO)	tCO = + klokblok na uitsetregistervertraging + uitsetregister klok-na-uitsetvertraging + uitsetregister na uitsetpenvertraging

Intel Corporation. Alle regte voorbehou. Intel, die Intel-logo en ander Intel-merke is handelsmerke van Intel Corporation of sy filiale. Intel waarborg prestasie van sy FPGA- en halfgeleierprodukte volgens huidige spesifikasies in ooreenstemming met Intel se standaardwaarborg, maar behou die reg voor om enige tyd sonder kennisgewing veranderinge aan enige produkte en dienste aan te bring. Intel aanvaar geen verantwoordelikheid of aanspreeklikheid wat voortspruit uit die toepassing of gebruik van enige inligting, produk of diens wat hierin beskryf word nie, behalwe soos uitdruklik skriftelik deur Intel ooreengekom. Intel-kliënte word aangeraai om die nuutste weergawe van toestelspesifikasies te bekom voordat hulle op enige gepubliseerde inligting staatmaak en voordat bestellings vir produkte of dienste geplaas word.
*Ander name en handelsmerke kan as die eiendom van ander geëis word.

Die generering van aanvanklike I/O-tydberekeninginligting sluit die volgende stappe in:

• Stap 1: Sintetiseer 'n flip-flop vir die Target Intel FPGA-toestel op bladsy 4
• Stap 2: Definieer I/O-standaard- en pen-liggings op bladsy 5
• Stap 3: Spesifiseer Toestelbedryfstoestande op bladsy 6
• Stap 4: View I/O-tydsberekening in Databladverslag op bladsy 6

Stap 1: Sintetiseer 'n flip-flop vir die Target Intel FPGA-toestel

Volg hierdie stappe om die minimum flip-flop logika te definieer en te sintetiseer om aanvanklike I/O tydsberekening data te genereer:

1. Skep 'n nuwe projek in Intel Quartus Prime Pro Edition sagteware weergawe 19.3.
2. Klik Opdragte ➤ Toestel, spesifiseer jou teikentoestel Familie en 'n Teiken toestel. Byvoorbeeldample, kies die AGFA014R24 Intel Agilex™ FPGA.
3. Klik File ➤ Nuwe en skep 'n blokdiagram/skema File.
4. Om komponente by die skema te voeg, klik die Simbool Tool-knoppie.
   
5. Tik DFF onder Naam, en klik dan OK. Klik in die Block Editor om die DFF-simbool in te voeg.
6. Herhaal 4 op bladsy 4 tot 5 op bladsy 5 om 'n Input_data-invoerpen, Klokinvoerpen en Uitset_data-uitvoerpen by te voeg.
7. Om die penne aan die DFF te koppel, klik die Ortogonale Node Tool-knoppie, en trek dan draadlyne tussen die pen en DFF-simbool.
   
8. Om die DFF te sintetiseer, klik Verwerking ➤ Begin ➤ Begin Analise en Sintese. Sintese genereer die minimum ontwerp-netlys wat benodig word om I/O tydsberekening Data te verkry.

Stap 2: Definieer I/O-standaard- en pen-liggings

Die spesifieke penliggings en I/O-standaard wat jy aan die toestelpenne toewys, beïnvloed die tydsberekeningparameterwaardes. Volg hierdie stappe om die pen I/O-standaard en liggingbeperkings toe te ken:

1. Klik Assignments ➤ Pin Planner.
2. Ken penligging en I/O-standaardbeperkings toe volgens jou ontwerp
   spesifikasies. Voer die Node Naam, Rigting, Ligging en I/O Standaard waardes vir die penne in die ontwerp in die All Pins sigblad in. Alternatiewelik, sleep nodusname na die Pin Planner-pakket view.

   
3. Om die ontwerp saam te stel, klik Verwerking ➤ Begin samestelling. Die samesteller genereer I/O tydsberekening inligting tydens volle samestelling.

Verwante inligting

• I/O Standaarde Definisie
•  Bestuur Toestel I/O-penne

Stap 3: Spesifiseer toestel se bedryfstoestande

Volg hierdie stappe om die tydsberekening netlys op te dateer en stel bedryfstoestande vir tydsberekening analise na volledige samestelling:

1. Klik op Tools ➤ Tydsberekening Ontleder.
2. Dubbelklik in die taakpaneel Update Timing Netlist. Die tydsberekening netlys word opgedateer met volledige samestelling tydsberekening inligting wat verantwoordelik is vir die pen beperkings wat jy maak.
   
3. Onder Stel bedryfstoestande, kies een van die beskikbare tydsberekeningmodelle, soos Slow vid3 100C Model of Fast vid3 100C Model.

   

Stap 4: View I/O-tydsberekening in databladverslag

Genereer die databladverslag in die tydsberekeningontleder na view die tydsberekening parameter waardes.

1. In die Tydsberekening Ontleder, klik Verslae ➤ Datablad ➤ Rapporteer Datablad.
2. Klik OK.

   
   Die Opsteltye, Hou Tye en Klok tot Uitvoer Tye verslae verskyn onder die Databladverslag-lêergids in die Verslag-paneel.

3. Klik op elke verslag om view die styging en daling parameter waardes.
4. Vir 'n konserwatiewe tydsberekening benadering, spesifiseer die maksimum absolute waarde

Example 1. Bepaling van I/O-tydsberekeningparameters uit die databladverslag 

In die volgende exampIn die Setup Times-verslag is die valtyd groter as die stygtyd, dus tSU=tval.

In die volgende exampIn die Hold Times-verslag is die absolute waarde van die valtyd groter as die absolute waarde van die stygtyd, dus tH=tdal.

In die volgende exampIn die verslag van Klok tot Uitsettye is die absolute waarde van die valtyd groter as die absolute waarde van die stygtyd, dus tCO=tdal.

Verwante inligting

• Tydsberekening Ontleder Quick-Start Tutoria
• Intel Quartus Prime Pro Edition-gebruikersgids: Tydsberekeningsanaliseerder
• Hoe om te video: Inleiding tot Tydsberekening Ontleder

Geskrewe I/O Tydsberekening Data Generering

Jy kan 'n Tcl-skrip gebruik om I/O tydsberekening inligting te genereer met of sonder die gebruik van die Intel Quartus Prime sagteware gebruikerskoppelvlak. Die geskrewe benadering genereer teksgebaseerde I/O tydsberekening parameter data vir ondersteunde I/O standaarde.

Let wel: Die geskrewe metode is slegs beskikbaar vir Linux*-platforms.
Volg hierdie stappe om I/O-tydberekeninginligting te genereer wat verskeie I/O-standaarde vir Intel Agilex-, Intel Stratix® 10- en Intel Arria® 10-toestelle weerspieël:

1. Laai die toepaslike Intel Quartus Prime-projekargief af file vir jou teikentoestelfamilie:
   • Intel Agilex-toestelle— https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_agilex_latest.qar
   • Intel Stratix 10-toestelle— https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_stratix10.qar
   • Intel Arria 10-toestelle— https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_arria10.qar
2. Om die .qar-projekargief te herstel, begin die Intel Quartus Prime Pro Edition-sagteware en klik Projek ➤ Herstel argiefprojek. Alternatiewelik, voer die volgende opdragreëlekwivalent uit sonder om die GUI te begin:
   

   quartus_sh --herstel file>

   Die io_timing__restored gids bevat nou die qdb subgids en verskeie files.

3. Om die skrip met die Intel Quartus Prime Timing Analyzer uit te voer, voer die volgende opdrag uit:
   

   quartus_sta –t .tcl

   Wag vir voltooiing. Die skrifuitvoering kan 8 uur of meer vereis omdat elke verandering op I/O-standaard of pen-ligging ontwerphersamestelling vereis.
4. Om view die tydsberekening parameter waardes, maak die gegenereerde teks oop files in tydsberekening_files, met name soos timing_tsuthtco___.txt.
   tydsberekening_tsuthtco_ _ _ .txt.

Verwante inligting

• Command Line Scripting
• ::QUARTUS::STA Tcl Pakket

AN 775: Generering van aanvanklike I/O-tydsberekeningdatadokumenthersieningsgeskiedenis

Dokument weergawe	Intel Quartus Prime weergawe	Veranderinge
2019.12.08	19.3	Hersiene titel om inhoud te weerspieël. Bygevoeg ondersteuning vir Intel Stratix 10 en Intel Agilex FPGA's. Stapnommers bygevoeg om te vloei. Bygevoeg tydsberekening parameter diagramme. Opgedateerde skermkiekies om die nuutste weergawe te weerspieël. Opgedateerde skakels na verwante dokumente. Toegepaste nuutste produkbenamings- en stylkonvensies.
2016.10.31	16.1	Eerste openbare vrystelling.

Dokumente / Hulpbronne

intel AN 775 Genereer aanvanklike I/O-tydsberekeningdata [pdf] Gebruikersgids AN 775 genereer aanvanklike IO-tydsberekeningdata, AN 775, generering van aanvanklike IO-tydsberekeningdata, aanvanklike IO-tydsberekeningdata, tydsberekeningdata

Verwysings

• Gebruikershandleiding