intel AN 775 توليد بيانات توقيت الإدخال / الإخراج الأولي

AN 775: إنشاء بيانات توقيت الإدخال / الإخراج الأولي لـ Intel FPGAs

يمكنك إنشاء بيانات توقيت الإدخال / الإخراج الأولية لأجهزة Intel FPGA باستخدام برنامج Intel® Quartus® Prime GUI أو أوامر Tcl. بيانات توقيت الإدخال / الإخراج الأولي مفيدة للتخطيط المبكر للمسمار وتصميم ثنائي الفينيل متعدد الكلور. يمكنك إنشاء بيانات توقيت أولية لمعلمات التوقيت ذات الصلة التالية لضبط ميزانية توقيت التصميم عند مراعاة معايير الإدخال / الإخراج ووضع الدبوس.

الجدول 1. معلمات توقيت الإدخال / الإخراج 

توقيت المعلمة	وصف
وقت إعداد الإدخال (tSU) وقت تعليق الإدخال (tH)	tSU = إدخال دبوس لتأخير بيانات تسجيل الإدخال + وقت الإعداد الجزئي لسجل الإدخال - دبوس الإدخال لتأخير ساعة تسجيل الإدخال tH = - إدخال دبوس لتأخير بيانات تسجيل الإدخال + وقت تعليق تسجيل الإدخال + دبوس الإدخال لتأخير ساعة تسجيل الإدخال
تأخير إخراج الساعة (tCO)	tCO = + لوحة ساعة لإخراج تأخير التسجيل + تسجيل الإخراج تأخير من الساعة إلى الإخراج + تسجيل الإخراج لتأخير دبوس الإخراج

شركة إنتل. كل الحقوق محفوظة. تعد Intel وشعار Intel وعلامات Intel الأخرى علامات تجارية لشركة Intel Corporation أو الشركات التابعة لها. تضمن Intel أداء منتجات FPGA وأشباه الموصلات وفقًا للمواصفات الحالية وفقًا لضمان Intel القياسي ، ولكنها تحتفظ بالحق في إجراء تغييرات على أي منتجات وخدمات في أي وقت دون إشعار. لا تتحمل Intel أي مسؤولية أو التزام ناشئ عن التطبيق أو استخدام أي معلومات أو منتج أو خدمة موصوفة هنا باستثناء ما تم الاتفاق عليه صراحةً كتابةً من قبل Intel. يُنصح عملاء Intel بالحصول على أحدث إصدار من مواصفات الجهاز قبل الاعتماد على أي معلومات منشورة وقبل تقديم طلبات المنتجات أو الخدمات.
*قد يتم المطالبة بأسماء وعلامات تجارية أخرى باعتبارها ملكًا للآخرين.

يتضمن إنشاء معلومات توقيت الإدخال / الإخراج الأولية الخطوات التالية:

• الخطوة 1: تركيب Flip-flop لجهاز Target Intel FPGA في الصفحة 4
• الخطوة 2: تحديد معيار الإدخال / الإخراج وتحديد المواقع في الصفحة 5
• الخطوة 3: حدد شروط تشغيل الجهاز في الصفحة 6
• الخطوة 4: View توقيت الإدخال / الإخراج في تقرير ورقة البيانات في الصفحة 6

الخطوة 1: تركيب Flip-flop لجهاز Target Intel FPGA

اتبع هذه الخطوات لتحديد وتوليف الحد الأدنى من منطق flip-flop لإنشاء بيانات توقيت الإدخال / الإخراج الأولي:

1. قم بإنشاء مشروع جديد في الإصدار 19.3 من برنامج Intel Quartus Prime Pro Edition.
2. انقر فوق المهام ➤ الجهاز ، وحدد عائلة الجهاز المستهدف والجهاز المستهدف. على سبيل المثالampلو ، حدد AGFA014R24 Intel Agilex ™ FPGA.
3. انقر File ➤ جديد وإنشاء رسم تخطيطي / تخطيطي File.
4. لإضافة مكونات إلى التخطيطي ، انقر فوق الزر Symbol Tool.
   
5. ضمن الاسم ، اكتب DFF ، ثم انقر فوق موافق. انقر في محرر الكتلة لإدراج رمز DFF.
6. كرر 4 في الصفحة 4 إلى 5 في الصفحة 5 لإضافة دبوس إدخال Input_data ودبوس إدخال الساعة ودبوس إخراج Output_data.
7. لتوصيل المسامير بـ DFF ، انقر فوق الزر Orthogonal Node Tool ، ثم ارسم خطوط الأسلاك بين رمز الدبوس و DFF.
   
8. لتجميع DFF ، انقر فوق معالجة ابدأ بدء التحليل والتوليف. ينشئ التركيب الحد الأدنى من قائمة صافي التصميم المطلوبة للحصول على بيانات توقيت الإدخال / الإخراج.

الخطوة 2: تحديد I / O Standard و Pin Locations

تؤثر مواقع الدبوس المحددة ومعيار الإدخال / الإخراج الذي تقوم بتعيينه إلى دبابيس الجهاز على قيم معلمات التوقيت. اتبع هذه الخطوات لتعيين معيار إدخال / إخراج رقم التعريف الشخصي وقيود الموقع:

1. انقر فوق الواجبات ➤ تثبيت المخطط.
2. قم بتعيين موقع الدبوس وقيود I / O القياسية وفقًا للتصميم الخاص بك
   تحديد. أدخل اسم العقدة والاتجاه والموقع وقيم الإدخال / الإخراج القياسية للدبابيس الموجودة في التصميم في جدول بيانات كافة الدبابيس. بدلاً من ذلك ، اسحب أسماء العقد إلى حزمة Pin Planner view.

   
3. لتجميع التصميم ، انقر فوق معالجة بدء التجميع. ينشئ المترجم معلومات توقيت الإدخال / الإخراج أثناء التحويل البرمجي الكامل.

معلومات ذات صلة

• تعريف معايير الإدخال / الإخراج
•  إدارة دبابيس إدخال / إخراج الجهاز

الخطوة 3: حدد شروط تشغيل الجهاز

اتبع هذه الخطوات لتحديث قائمة شبكة التوقيت وتعيين شروط التشغيل لتحليل التوقيت بعد التجميع الكامل:

1. انقر فوق أدوات ➤ محلل التوقيت.
2. في جزء المهام ، انقر نقرًا مزدوجًا فوق Update Timing Netlist. يتم تحديث netlist التوقيت بمعلومات توقيت التجميع الكاملة التي تراعي قيود الدبوس التي تقوم بها.
   
3. ضمن تعيين ظروف التشغيل ، حدد أحد نماذج التوقيت المتاحة ، مثل Slow vid3 100C Model أو Fast vid3 100C Model.

   

الخطوة 4: View توقيت الإدخال / الإخراج في تقرير ورقة البيانات

قم بإنشاء تقرير ورقة البيانات في محلل التوقيت إلى view قيم معلمات التوقيت.

1. في محلل التوقيت ، انقر فوق تقارير ➤ ورقة بيانات ورقة بيانات التقرير.
2. انقر فوق موافق.

   
   تظهر تقارير أوقات الإعداد وأوقات الانتظار والساعة حتى أوقات الإخراج ضمن مجلد تقرير ورقة البيانات في جزء التقرير.

3. انقر فوق كل تقرير لـ view قيم المعلمات Rise and Fall.
4. لنهج توقيت متحفظ ، حدد أقصى قيمة مطلقة

Example 1. تحديد معلمات توقيت الإدخال / الإخراج من تقرير ورقة البيانات 

في المثال التاليampفي تقرير أوقات الإعداد ، يكون وقت السقوط أكبر من وقت الارتفاع ، وبالتالي tSU = tfall.

في المثال التاليample Hold Times في تقرير ، القيمة المطلقة لوقت السقوط أكبر من القيمة المطلقة لوقت الصعود ، وبالتالي tH = tfall.

في المثال التاليample تقرير الساعة إلى أوقات الإخراج ، القيمة المطلقة لوقت السقوط أكبر من القيمة المطلقة لوقت الصعود ، وبالتالي tCO = tfall.

معلومات ذات صلة

• توقيت محلل البدء السريع Tutoria
• دليل مستخدم Intel Quartus Prime Pro Edition: محلل التوقيت
• كيف تصنع الفيديو: مقدمة لمحلل التوقيت

برمجة بيانات توقيت الإدخال / الإخراج

يمكنك استخدام برنامج نصي Tcl لإنشاء معلومات توقيت الإدخال / الإخراج مع أو بدون استخدام واجهة مستخدم برنامج Intel Quartus Prime. يقوم النهج المكتوب بإنشاء بيانات معلمة توقيت الإدخال / الإخراج المستندة إلى النصوص لمعايير الإدخال / الإخراج المدعومة.

ملحوظة: طريقة البرمجة النصية متاحة فقط لمنصات Linux *.
اتبع هذه الخطوات لإنشاء معلومات توقيت الإدخال / الإخراج تعكس معايير الإدخال / الإخراج المتعددة لأجهزة Intel Agilex و Intel Stratix® 10 و Intel Arria® 10:

1. قم بتنزيل أرشيف مشروع Intel Quartus Prime المناسب file لعائلة جهازك المستهدف:
   • أجهزة Intel Agilex— https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_agilex_latest.qar
   • أجهزة Intel Stratix 10— https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_stratix10.qar
   • أجهزة Intel Arria 10— https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_arria10.qar
2. لاستعادة أرشيف مشروع .qar ، قم بتشغيل برنامج Intel Quartus Prime Pro Edition وانقر فوق مشروع ➤ استعادة المشروع المؤرشف. بدلاً من ذلك ، قم بتشغيل مكافئ سطر الأوامر التالي دون تشغيل واجهة المستخدم الرسومية:
   

   quartus_sh - استعادة file>

   ال io_timing__ الاستعادة يحتوي الدليل الآن على مجلد فرعي qdb ومختلف files.

3. لتشغيل البرنامج النصي باستخدام Intel Quartus Prime Timing Analyzer ، قم بتشغيل الأمر التالي:
   

   quartus_sta –t .tcl

   انتظر حتى الانتهاء. قد يتطلب تنفيذ البرنامج النصي 8 ساعات أو أكثر لأن كل تغيير على معيار الإدخال / الإخراج أو موقع الدبوس يتطلب إعادة تجميع التصميم.
4. ل view قيم معلمات التوقيت ، افتح النص الذي تم إنشاؤه fileس في توقيت_files, بأسماء مثل tim_tsuthtco ___. txt.
   التوقيت _ _ .رسالة قصيرة.

معلومات ذات صلة

• كتابة سطر الأوامر
• :: QUARTUS :: STA Tcl Package

AN 775: إنشاء سجل مراجعة بيانات توقيت الإدخال / الإخراج الأولي

نسخة الوثيقة	إصدار Intel Quartus Prime	التغييرات
2019.12.08	19.3	العنوان المنقح ليعكس المحتوى. تمت إضافة دعم Intel Stratix 10 و Intel Agilex FPGAs. تمت إضافة أرقام الخطوات للتدفق. تمت إضافة مخططات معلمة التوقيت. لقطات شاشة محدثة لتعكس أحدث إصدار. روابط محدثة للوثائق ذات الصلة. تم تطبيق اصطلاحات تسمية وأنماط أحدث المنتجات.
2016.10.31	16.1	الإصدار العام الأول.

المستندات / الموارد

intel AN 775 توليد بيانات توقيت الإدخال / الإخراج الأولي [بي دي اف] دليل المستخدم AN 775 توليد بيانات توقيت الإدخال / الإخراج الأولي ، AN 775 ، توليد بيانات توقيت الإدخال / الإخراج الأولي ، بيانات توقيت الإدخال / الإخراج الأولي ، بيانات التوقيت

مراجع

• دليل المستخدم