intel AN 775 Generisanje početnih I/O vremenskih podataka

AN 775: Generisanje početnih I/O vremenskih podataka za Intel FPGA

Možete generisati inicijalne I/O tajming podatke za Intel FPGA uređaje koristeći Intel® Quartus® Prime softver GUI ili Tcl komande. Inicijalni I/O tajming podaci su korisni za rano planiranje pinova i dizajn PCB-a. Možete generirati početne podatke o vremenu za sljedeće relevantne parametre vremena kako biste prilagodili proračun za projektovanje vremena kada se razmatraju I/O standardi i postavljanje pinova.

Tabela 1. I/O vremenski parametri 

Parametar vremena	Opis
Vrijeme podešavanja ulaza (tSU) Vrijeme zadržavanja unosa (tH)	tSU = kašnjenje podataka ulaznog pina za ulazni registar + vrijeme mikro podešavanja ulaznog registra - kašnjenje takta ulaznog pina na ulazni registar tH = - kašnjenje podataka ulaznog pina za ulazni registar + vrijeme mikro zadržavanja ulaznog registra + kašnjenje sata ulaznog registra ulaznog pina
Kašnjenje sata do izlaza (tCO)	tCO = + clock pad do kašnjenja izlaznog registra + kašnjenje izlaznog registra od takta do izlaza + izlaznog registra do kašnjenja izlaznog pina

Intel Corporation. Sva prava zadržana. Intel, Intel logo i druge Intel oznake su zaštitni znaci Intel Corporation ili njenih podružnica. Intel garantuje performanse svojih FPGA i poluprovodničkih proizvoda u skladu sa trenutnim specifikacijama u skladu sa Intelovom standardnom garancijom, ali zadržava pravo da izvrši izmene bilo kojeg proizvoda i usluge u bilo koje vreme bez prethodne najave. Intel ne preuzima nikakvu odgovornost ili odgovornost koja proizilazi iz primene ili korišćenja bilo koje informacije, proizvoda ili usluge opisane ovde, osim ako je Intel izričito pristao u pisanoj formi. Intelovim kupcima se savjetuje da nabave najnoviju verziju specifikacija uređaja prije nego što se oslone na bilo koju objavljenu informaciju i prije naručivanja proizvoda ili usluga.
*Druga imena i robne marke mogu se smatrati vlasništvom drugih.

Generiranje početnih I/O vremenskih informacija uključuje sljedeće korake:

• Korak 1: Sintetizirajte flip-flop za ciljni Intel FPGA uređaj na stranici 4
• Korak 2: Definirajte standardne I/O i lokacije pinova na stranici 5
• Korak 3: Odredite radne uslove uređaja na stranici 6
• Korak 4: View I/O Tajming u izvještaju o tablici podataka na stranici 6

Korak 1: Sintetizirajte flip-flop za ciljni Intel FPGA uređaj

Slijedite ove korake da definirate i sintetizirate minimalnu flip-flop logiku za generiranje početnih I/O vremenskih podataka:

1. Kreirajte novi projekat u verziji softvera Intel Quartus Prime Pro Edition 19.3.
2. Kliknite na Zadaci ➤ Uređaj, navedite porodicu ciljnog uređaja i Ciljni uređaj. Za nprampzatim izaberite AGFA014R24 Intel Agilex™ FPGA.
3. Kliknite File ➤ Novo i kreirajte blok dijagram/šemu File.
4. Da dodate komponente u šemu, kliknite na dugme Symbol Tool.
   
5. U okviru Ime otkucajte DFF, a zatim kliknite na dugme U redu. Kliknite u uređivaču blokova da umetnete DFF simbol.
6. Ponovite 4 na stranici 4 do 5 na stranici 5 da dodate ulazni pin Input_data, ulazni pin sata i izlazni pin Output_data.
7. Da biste spojili igle na DFF, kliknite na dugme Ortogonalni čvor, a zatim nacrtajte žičane linije između igle i DFF simbola.
   
8. Da biste sintetizirali DFF, kliknite Obrada ➤ Start ➤ Start Analysis & Synthesis. Sinteza generiše minimalnu netlistu dizajna potrebnu za dobijanje I/O vremenskih podataka.

Korak 2: Definirajte standardne I/O i lokacije pinova

Specifične lokacije pinova i I/O standard koje dodjeljujete pinovima uređaja utječu na vrijednosti parametara vremena. Slijedite ove korake da dodijelite pin I/O standard i ograničenja lokacije:

1. Kliknite Zadaci ➤ Pin Planer.
2. Dodijelite lokaciju pina i I/O standardna ograničenja prema vašem dizajnu
   specifikacije. Unesite naziv čvora, smjer, lokaciju i I/O standard vrijednosti za pinove u dizajnu u proračunskoj tablici Svi pinovi. Alternativno, prevucite imena čvorova u paket Pin Planner view.

   
3. Da kompajlirate dizajn, kliknite Obrada ➤ Pokreni kompilaciju. Kompajler generiše I/O informacije o vremenu tokom pune kompilacije.

Povezane informacije

• Definicija I/O standarda
•  Upravljanje I/O Pinovima uređaja

Korak 3: Odredite uslove rada uređaja

Slijedite ove korake da ažurirate listu vremenskih mreža i postavite radne uslove za analizu vremena nakon kompletne kompilacije:

1. Kliknite na Tools ➤ Timing Analyzer.
2. U oknu zadataka dvaput kliknite na Update Timing Netlist. Tajming netlist se ažurira sa potpunim informacijama o vremenu kompilacije koje uzimaju u obzir ograničenja pinova koja napravite.
   
3. U okviru Podešavanje radnih uslova izaberite jedan od dostupnih modela za merenje vremena, kao što je model Slow vid3 100C ili Fast vid3 100C model.

   

Korak 4: View I/O Timing u Datasheet Report

Generirajte izvještaj o tablici podataka u Timing Analyzeru za view vrijednosti parametara vremena.

1. U analizatoru vremena kliknite Izvještaji ➤ List sa podacima ➤ List sa podacima.
2. Kliknite OK.

   
   Izveštaji o vremenima podešavanja, vremenima čekanja i vremenima sata do izlaza pojavljuju se u fascikli Izveštaj lista sa podacima u oknu Izveštaj.

3. Kliknite na svaki izvještaj za view vrijednosti parametara Rise and Fall.
4. Za konzervativni pristup vremenu, navedite maksimalnu apsolutnu vrijednost

Example 1. Određivanje I/O vremenskih parametara iz izvještaja o listovima podataka 

U sljedećem prampU izvještaju o vremenu postavljanja, vrijeme pada je veće od vremena porasta, stoga tSU=tfall.

U sljedećem prampU izvještaju o vremenu čekanja, apsolutna vrijednost vremena pada je veća od apsolutne vrijednosti vremena porasta, stoga tH=tfall.

U sljedećem prampU izvještaju o vremenu do izlaza, apsolutna vrijednost vremena pada je veća od apsolutne vrijednosti vremena porasta, stoga je tCO=tfall.

Povezane informacije

• Uputa za brzi početak za analizator vremena
• Intel Quartus Prime Pro Edition Korisnički vodič: Timing Analyzer
• Kako snimati video: Uvod u analizator vremena

Skriptirano I/O Timing Data Generation

Možete koristiti Tcl skriptu za generiranje informacija o I/O tajmingu sa ili bez korištenja korisničkog interfejsa softvera Intel Quartus Prime. Skriptirani pristup generiše tekstualne podatke I/O vremenskih parametara za podržane I/O standarde.

Napomena: Skriptovana metoda dostupna je samo za Linux* platforme.
Slijedite ove korake da biste generirali informacije o vremenu ulaza/izlaza koje odražavaju višestruke I/O standarde za Intel Agilex, Intel Stratix® 10 i Intel Arria® 10 uređaje:

1. Preuzmite odgovarajuću arhivu projekta Intel Quartus Prime file za vašu ciljnu porodicu uređaja:
   • Intel Agilex uređaji— https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_agilex_latest.qar
   • Intel Stratix 10 uređaji— https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_stratix10.qar
   • Intel Arria 10 uređaji— https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_arria10.qar
2. Da biste vratili .qar arhivu projekta, pokrenite softver Intel Quartus Prime Pro Edition i kliknite na Project ➤ Restore Archived Project. Alternativno, pokrenite sljedeći ekvivalent komandne linije bez pokretanja GUI-ja:
   

   quartus_sh --restore file>

   The io_timing__restored direktorij sada sadrži podmapu qdb i razne files.

3. Da biste pokrenuli skriptu sa Intel Quartus Prime Timing Analyzer, pokrenite sljedeću naredbu:
   

   quartus_sta –t .tcl

   Sačekajte završetak. Izvršenje skripte može zahtijevati 8 sati ili više jer svaka promjena na I/O standardu ili lokaciji pinova zahtijeva ponovnu kompilaciju dizajna.
4. To view vrijednosti parametara vremena, otvorite generirani tekst files in tajming_files, sa imenima kao što je timing_tsuthtco___.txt.
   timing_tsuthtco_ _ _ .poruka.

Povezane informacije

• Skriptiranje na komandnoj liniji
• ::QUARTUS::STA Tcl paket

AN 775: Generisanje Inicijalnih I/O vremenskih podataka Istorija revizija dokumenta

Verzija dokumenta	Intel Quartus Prime verzija	Promjene
2019.12.08	19.3	Revidiran naslov da odražava sadržaj. Dodata podrška za Intel Stratix 10 i Intel Agilex FPGA. Dodani brojevi koraka za protok. Dodati dijagrami vremenskih parametara. Ažurirane snimke ekrana da odražavaju najnoviju verziju. Ažurirane veze do povezanih dokumenata. Primijenjene najnovije konvencije o imenovanju proizvoda i stilu.
2016.10.31	16.1	Prvo javno objavljivanje.

Dokumenti / Resursi

intel AN 775 Generisanje početnih I/O vremenskih podataka [pdf] Korisnički priručnik AN 775 generiranje početnih IO podataka o vremenu, AN 775, generiranje početnih IO podataka o vremenu, početnih IO podataka o vremenu, podataka o vremenu

Reference

• Uputstvo za upotrebu