intel AN 775 xerando datos de temporización de E/S iniciais

AN 775: Xeración de datos de temporización de E/S iniciais para FPGA Intel

Pode xerar datos de temporización de E/S iniciais para dispositivos Intel FPGA mediante a GUI do software Intel® Quartus® Prime ou os comandos Tcl. Os datos de temporización de E/S iniciais son útiles para a planificación inicial de pins e o deseño de PCB. Pode xerar datos de temporización iniciais para os seguintes parámetros de temporización relevantes para axustar o orzamento de temporización do deseño ao considerar os estándares de E/S e a colocación dos pins.

Táboa 1. Parámetros de temporización de E/S 

Parámetro de temporización	Descrición
Tempo de configuración de entrada (tSU) Tempo de retención de entrada (tH)	tSU = atraso de datos do rexistro de entrada ao pin de entrada + tempo de configuración do microregistro de entrada - atraso do reloxo do pin de entrada ao rexistro de entrada tH = - atraso de datos de entrada para o rexistro de entrada + tempo de retención de micro rexistro de entrada + retardo de reloxo de pin de entrada para o rexistro de entrada
Retraso do reloxo á saída (tCO)	tCO = + retardo do rexistro de saída do rexistro de saída + retardo do rexistro de saída do reloxo á saída + retardo do rexistro de saída ao pin de saída

Intel Corporation. Todos os dereitos reservados. Intel, o logotipo de Intel e outras marcas de Intel son marcas comerciais de Intel Corporation ou das súas subsidiarias. Intel garante o rendemento dos seus produtos FPGA e semicondutores segundo as especificacións actuais de acordo coa garantía estándar de Intel, pero resérvase o dereito de facer cambios en calquera produto e servizo en calquera momento e sen previo aviso. Intel non asume ningunha responsabilidade ou responsabilidade derivada da aplicación ou uso de calquera información, produto ou servizo descrito aquí, salvo que Intel o acorde expresamente por escrito. Recoméndase aos clientes de Intel que obteñan a versión máis recente das especificacións do dispositivo antes de confiar en calquera información publicada e antes de facer pedidos de produtos ou servizos.
*Outros nomes e marcas poden ser reclamados como propiedade doutros.

A xeración de información de temporización de E/S inicial inclúe os seguintes pasos:

• Paso 1: sintetizar un flip-flop para o dispositivo Intel FPGA de destino na páxina 4
• Paso 2: Defina as localizacións estándar e pins de E/S na páxina 5
• Paso 3: Especifique as condicións de funcionamento do dispositivo na páxina 6
• Paso 4: View Temporización de E/S no informe da folla de datos na páxina 6

Paso 1: Sintetiza un flip-flop para o dispositivo FPGA Intel Target

Siga estes pasos para definir e sintetizar a lóxica de flip-flop mínima para xerar datos de temporización de E/S iniciais:

1. Crea un novo proxecto na versión 19.3 do software Intel Quartus Prime Pro Edition.
2. Faga clic en Asignacións ➤ Dispositivo, especifique a Familia de dispositivos de destino e un dispositivo de destino. Por example, seleccione AGFA014R24 Intel Agilex™ FPGA.
3. Fai clic File ➤ Novo e cree un diagrama de bloques/esquema File.
4. Para engadir compoñentes ao esquema, prema no botón Ferramenta de símbolos.
   
5. En Nome, escriba DFF e prema en Aceptar. Fai clic no Editor de bloques para inserir o símbolo DFF.
6. Repita o punto 4 da páxina 4 ao 5 da páxina 5 para engadir un pin de entrada Input_data, un pin de entrada do reloxo e un pin de saída Output_data.
7. Para conectar os pinos ao DFF, faga clic no botón Ferramenta de nodos ortogonales e, a continuación, debuxe liñas de fíos entre o pin e o símbolo DFF.
   
8. Para sintetizar o DFF, faga clic en Procesamento ➤ Inicio ➤ Iniciar análise e síntese. Synthesis xera a lista de rede de deseño mínima necesaria para obter datos de temporización de E/S.

Paso 2: Defina as localizacións estándar e pin de E/S

As localizacións específicas dos pinos e o estándar de E/S que asigna aos pinos do dispositivo afectan os valores dos parámetros de temporización. Siga estes pasos para asignar o estándar de E/S de pin e as restricións de localización:

1. Fai clic en Asignacións ➤ Planificador de alfinetes.
2. Asigne a localización do pin e as restricións estándar de E/S segundo o seu deseño
   especificacións. Introduza o nome do nodo, a dirección, a localización e os valores estándar de E/S para os pinos do deseño na folla de cálculo de Todos os pinos. Alternativamente, arrastra os nomes dos nodos ao paquete de Pin Planner view.

   
3. Para compilar o deseño, faga clic en Procesamento ➤ Iniciar compilación. O compilador xera información de temporización de E/S durante a compilación completa.

Información relacionada

• Definición de estándares de E/S
•  Xestión de pinos de E/S do dispositivo

Paso 3: especifique as condicións de funcionamento do dispositivo

Siga estes pasos para actualizar a lista de temporización e establecer as condicións de funcionamento para a análise do tempo despois da compilación completa:

1. Faga clic en Ferramentas ➤ Analizador de tempo.
2. No panel de tarefas, faga dobre clic en Actualizar lista de rede de temporización. A lista de temporización actualízase con información completa de tempo de compilación que ten en conta as limitacións de pin que fai.
   
3. En Establecer condicións de funcionamento, seleccione un dos modelos de temporización dispoñibles, como o modelo Slow vid3 100C ou o Fast vid3 100C.

   

Paso 4: View Temporización de E/S no informe da folla de datos

Xera o informe da folla de datos no analizador de tempo para view os valores dos parámetros de temporización.

1. No Analizador de temporización, faga clic en Informes ➤ Folla de datos ➤ Folla de datos do informe.
2. Fai clic en Aceptar.

   
   Os informes Horas de configuración, Horas de espera e Reloxo ata os tempos de saída aparecen no cartafol Informe da folla de datos no panel Informe.

3. Fai clic en cada informe para view os valores dos parámetros Aumento e Descenso.
4. Para un enfoque de temporización conservador, especifique o valor absoluto máximo

Example 1. Determinación dos parámetros de temporización de E/S a partir do informe da folla de datos 

No seguinte exampNo informe Tempos de configuración, o tempo de caída é maior que o tempo de subida, polo tanto, tSU=caída.

No seguinte exampo informe Hold Times, o valor absoluto do tempo de caída é maior que o valor absoluto do tempo de subida, polo tanto, tH=caída.

No seguinte example Clock to Output Times, o valor absoluto do tempo de caída é maior que o valor absoluto do tempo de subida, polo tanto, tCO=caída.

Información relacionada

• Titoria de inicio rápido do analizador de tempo
• Guía de usuario de Intel Quartus Prime Pro Edition: Analizador de temporización
• Como facer un vídeo: introdución ao analizador de tempo

Xeración de datos de temporización de E/S con script

Podes usar un script Tcl para xerar información de temporización de E/S con ou sen usar a interface de usuario do software Intel Quartus Prime. O enfoque por guión xera datos de parámetros de temporización de E/S baseados en texto para os estándares de E/S admitidos.

Nota: O método de guión só está dispoñible para plataformas Linux*.
Siga estes pasos para xerar información de temporización de E/S que reflicta varios estándares de E/S para dispositivos Intel Agilex, Intel Stratix® 10 e Intel Arria® 10:

1. Descarga o arquivo do proxecto Intel Quartus Prime adecuado file para a súa familia de dispositivos de destino:
   • Dispositivos Intel Agilex— https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_agilex_latest.qar
   • Dispositivos Intel Stratix 10— https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_stratix10.qar
   • Dispositivos Intel Arria 10— https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_arria10.qar
2. Para restaurar o arquivo do proxecto .qar, inicie o software Intel Quartus Prime Pro Edition e faga clic en Proxecto ➤ Restaurar proxecto arquivado. Alternativamente, executa o seguinte equivalente de liña de comandos sen iniciar a GUI:
   

   quartus_sh --restore file>

   O io_timing__restaurado O directorio contén agora o subcartafol qdb e varios files.

3. Para executar o script co Intel Quartus Prime Timing Analyzer, execute o seguinte comando:
   

   quartus_sta –t .tcl

   Agarda a que se complete. A execución do script pode requirir 8 horas ou máis porque cada cambio no estándar de E/S ou na localización do pin require recompilación do deseño.
4. Para view os valores do parámetro de temporización, abra o texto xerado files en tempo_files, con nomes como timing_tsuthtco___.txt.
   timing_tsuthtco_ _ _ .txt.

Información relacionada

• Script de liña de comandos
• Paquete ::QUARTUS::STA Tcl

AN 775: Xeración de historial de revisión do documento de datos de temporización de E/S inicial

Versión do documento	Versión Intel Quartus Prime	Cambios
2019.12.08	19.3	Título revisado para reflectir o contido. Engadido soporte para Intel Stratix 10 e Intel Agilex FPGA. Engadíronse números de pasos ao fluxo. Engadidos diagramas de parámetros de temporización. Capturas de pantalla actualizadas para reflectir a última versión. Ligazóns actualizadas a documentos relacionados. Aplicouse as últimas convencións de nome e estilo de produtos.
2016.10.31	16.1	Primeiro lanzamento público.

Documentos/Recursos

intel AN 775 xerando datos de temporización de E/S iniciais [pdfGuía do usuario AN 775 xerando datos de temporización de E/S iniciais, AN 775, xerando datos de temporización de E/S iniciais, datos de temporización de E/S iniciais, datos de temporización

Referencias

• Manual de usuario