intel AN 775 Generearjen Initial I / O Timing Data

AN 775: Generearje Initial I / O Timing Data foar Intel FPGAs

Jo kinne initial I/O-timinggegevens generearje foar Intel FPGA-apparaten mei de Intel® Quartus® Prime software GUI of Tcl-kommando's. Initial I / O timing gegevens is nuttich foar iere pin planning en PCB design. Jo kinne inisjele timinggegevens generearje foar de folgjende relevante timingparameters om it budzjet foar ûntwerptiming oan te passen by it beskôgjen fan I / O-standerts en pinpleatsing.

tabel 1. I / O Timing Parameters 

Timing parameter	Beskriuwing
Ynfier opsettiid (tSU) Ynput hold tiid (tH)	tSU = input pin nei ynfier register gegevens fertraging + input register mikro opset tiid - input pin nei input register klok fertraging tH = - input pin nei ynfier register gegevens fertraging + input register mikro hold tiid + input pin nei input register klok fertraging
Klok nei útfierfertraging (tCO)	tCO = + klok pad nei útfier register fertraging + útfier register klok-to-útfier fertraging + útfier register nei útfier pin fertraging

Intel Corporation. Alle rjochten foarbehâlden. Intel, it Intel-logo en oare Intel-merken binne hannelsmerken fan Intel Corporation of har dochterûndernimmingen. Intel garandearret prestaasjes fan har FPGA- en semiconductor-produkten oan hjoeddeistige spesifikaasjes yn oerienstimming mei Intel's standert garânsje, mar behâldt it rjocht foar om op elts momint feroarings te meitsjen oan produkten en tsjinsten sûnder notice. Intel nimt gjin ferantwurdlikens of oanspraaklikens oan dy't fuortkomme út 'e applikaasje of gebrûk fan ynformaasje, produkt of tsjinst beskreaun hjiryn, útsein as útdruklik skriftlik ôfpraat troch Intel. Intel-klanten wurde advisearre om de lêste ferzje fan apparaatspesifikaasjes te krijen foardat se fertrouwe op alle publisearre ynformaasje en foardat se oarders pleatse foar produkten of tsjinsten.
* Oare nammen en merken kinne wurde opeaske as eigendom fan oaren.

It generearjen fan inisjele I/O-timingynformaasje omfettet de folgjende stappen:

• Stap 1: Synthesize in flip-flop foar it doel Intel FPGA-apparaat op side 4
• Stap 2: Definiearje I/O Standert- en Pin-lokaasjes op side 5
• Stap 3: Bedriuwsbetingsten fan apparaat opjaan op side 6
• Stap 4: View I/O-timing yn gegevensblêdrapport op side 6

Stap 1: Synthesize in flip-flop foar it doel Intel FPGA-apparaat

Folgje dizze stappen om de minimale flip-flop-logika te definiearjen en te syntetisearjen om initial I/O-timinggegevens te generearjen:

1. Meitsje in nij projekt yn Intel Quartus Prime Pro Edition softwareferzje 19.3.
2. Klik Opdrachten ➤ Apparaat, spesifisearje jo doelapparaat Famylje en in Doelapparaat. Bygelyksample, selektearje de AGFA014R24 Intel Agilex™ FPGA.
3. Klikje File ➤ Nij en meitsje in blokdiagram / skema File.
4. Om komponinten oan it skema ta te foegjen, klikje jo op de knop Symbol Tool.
   
5. Typ DFF ûnder Namme, en klik dan op OK. Klikje yn 'e Block Editor om it DFF-symboal yn te foegjen.
6. Werhelje 4 op side 4 oant en mei 5 op side 5 om in Input_data input pin, Clock input pin, en Output_data output pin ta te foegjen.
7. Om de pins te ferbinen mei de DFF, klikje jo op de knop Orthogonal Node Tool, en tekenje dan draadlinen tusken de pin en DFF-symboal.
   
8. Om de DFF te syntetisearjen, klikje op Ferwurkjen ➤ Start ➤ Analyse en synteze begjinne. Synteze genereart de minimale ûntwerpnetlist dy't nedich is om I / O-timinggegevens te krijen.

Stap 2: Definiearje I / O Standert en Pin Lokaasjes

De spesifike pin-lokaasjes en I / O-standert dy't jo tawize oan de apparaatpinnen hawwe ynfloed op de wearden fan 'e timingparameter. Folgje dizze stappen om de pin I/O-standert en lokaasjebeperkingen ta te jaan:

1. Klik Opdrachten ➤ Pin Planner.
2. Tawize pin lokaasje en I / O standert beheinings neffens jo ûntwerp
   spesifikaasjes. Fier de knooppuntnamme, rjochting, lokaasje en I/O-standertwearden yn foar de pinnen yn it ûntwerp yn it Spreadsheet All Pins. As alternatyf, sleep knooppuntnammen yn it Pin Planner-pakket view.

   
3. Om it ûntwerp te kompilearjen, klikje op Ferwurkjen ➤ Kompilaasje begjinne. De kompilator genereart I/O-timingynformaasje by folsleine kompilaasje.

Related Information

• I / O Standards Definition
•  Behear fan apparaat I / O Pins

Stap 3: Bedriuwsbetingsten fan apparaat opjaan

Folgje dizze stappen om de timing-netlist te aktualisearjen en bedriuwsbetingsten yn te stellen foar timinganalyse nei folsleine kompilaasje:

1. Klik Tools ➤ Timing Analyzer.
2. Dûbelklik yn it taakpaniel Update Timing Netlist. De timing netlist updates mei folsleine kompilaasje timing ynformaasje dy't ferantwurdet de pin beheinings dy't jo meitsje.
   
3. Selektearje ûnder Set Operating Conditions ien fan 'e beskikbere timingmodellen, lykas Slow vid3 100C Model of Fast vid3 100C Model.

   

Stap 4: View I/O Timing yn Datasheet Report

Generearje it Gegevensblêdrapport yn 'e Timing Analyzer nei view de timing parameter wearden.

1. Klikje yn 'e Timing Analyzer op Rapporten ➤ Gegevensblêd ➤ Gegevensblêd rapportearje.
2. Klik OK.

   
   De rapporten Setup Times, Hold Times, en Clock to Output Times ferskine ûnder de Datasheet Report map yn it Report pane.

3. Klikje op elk rapport om view de Rise en Fall parameter wearden.
4. Foar in konservative timing oanpak, spesifisearje de maksimale absolute wearde

Example 1. Bepale I / O Timing Parameters út de Datasheet Report 

Yn it folgjende example Setup Times rapport, de fal tiid is grutter as de opkomst tiid, dêrom tSU = tfall.

Yn it folgjende example Hold Times rapport, de absolute wearde fan 'e fal tiid is grutter as de absolute wearde fan' e opkomst tiid, dêrom tH = tfall.

Yn it folgjende example Clock to Output Times rapport, de absolute wearde fan 'e falltiid is grutter as de absolute wearde fan' e opkomsttiid, dêrom tCO = tfall.

Related Information

• Timing Analyzer Quick-Start Tutoria
• Intel Quartus Prime Pro Edition Brûkersgids: Timing Analyzer
• How To Video: Yntroduksje ta Timing Analyzer

Skripte I / O Timing Data Generation

Jo kinne in Tcl-skript brûke om I/O-timingynformaasje te generearjen mei of sûnder de brûkersynterface fan Intel Quartus Prime software te brûken. De skripte oanpak genereart tekstbasearre I/O-timingparametergegevens foar stipe I/O-standerts.

Noat: De skriptmetoade is allinich beskikber foar Linux* platfoarms.
Folgje dizze stappen om I/O-timingynformaasje te generearjen dy't meardere I/O-standerts reflektearje foar Intel Agilex, Intel Stratix® 10, en Intel Arria® 10-apparaten:

1. Download it passende Intel Quartus Prime-projektargyf file foar jo doelapparaatfamylje:
   • Intel Agilex-apparaten— https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_agilex_latest.qar
   • Intel Stratix 10-apparaten— https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_stratix10.qar
   • Intel Arria 10-apparaten— https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_arria10.qar
2. Om it .qar-projektargyf te herstellen, starte de Intel Quartus Prime Pro Edition-software en klikje op Project ➤ Restore Archived Project. As alternatyf kinne jo de folgjende kommandorigel-ekwivalint útfiere sûnder de GUI te starten:
   

   quartus_sh --restore file>

   De io_timing__restored map befettet no de qdb submap en ferskate files.

3. Om it skript út te fieren mei de Intel Quartus Prime Timing Analyzer, útfiere it folgjende kommando:
   

   quartus_sta –t .tcl

   Wachtsje op foltôging. It skript útfiering kin fereaskje 8 oeren of mear omdat eltse feroaring op I / O standert of pin lokaasje fereasket design recompilation.
4. Nei view de timing parameter wearden, iepenje de oanmakke tekst files yn timing_files, mei nammen lykas timing_tsuthtco___.txt.
   timing_tsuthtco_ _ _ .txt.

Related Information

• Kommandorigelskripting
• ::QUARTUS ::STA Tcl Pakket

AN 775: Generearje Initial I / O Timing Data Document Revision Skiednis

Dokumint Ferzje	Intel Quartus Prime Ferzje	Feroarings
2019.12.08	19.3	Herziene titel om ynhâld te reflektearjen. Stipe tafoege foar Intel Stratix 10 en Intel Agilex FPGA's. Stapnûmers tafoege om te streamen. Tafoege timing parameter diagrammen. Bywurke skermôfbyldings om de lêste ferzje te reflektearjen. Bywurke keppelings nei relatearre dokuminten. Tapassing lêste produkt nammejouwing en styl konvinsjes.
2016.10.31	16.1	Earste publike release.

Dokuminten / Resources

intel AN 775 Generearjen Initial I / O Timing Data [pdf] Brûkersgids AN 775 generearje inisjele IO-timinggegevens, AN 775, generearje inisjele IO-timinggegevens, inisjele IO-timinggegevens, timinggegevens

Referinsjes

• User Manual