intel AN 775 ສ້າງຂໍ້ມູນການກໍານົດເວລາ I/O ເບື້ອງຕົ້ນ

AN 775: ການສ້າງຂໍ້ມູນການກໍານົດເວລາ I/O ເບື້ອງຕົ້ນສໍາລັບ Intel FPGAs

ທ່ານສາມາດສ້າງຂໍ້ມູນກໍານົດເວລາ I/O ເບື້ອງຕົ້ນສໍາລັບອຸປະກອນ Intel FPGA ໂດຍໃຊ້ຄໍາສັ່ງຂອງຊອບແວ Intel® Quartus® Prime GUI ຫຼື Tcl. ຂໍ້ມູນການກໍານົດເວລາ I/O ເບື້ອງຕົ້ນແມ່ນເປັນປະໂຫຍດສໍາລັບການວາງແຜນ pin ຕົ້ນ ແລະການອອກແບບ PCB. ທ່ານສາມາດສ້າງຂໍ້ມູນກໍານົດເວລາເບື້ອງຕົ້ນສໍາລັບຕົວກໍານົດເວລາທີ່ກ່ຽວຂ້ອງຕໍ່ໄປນີ້ເພື່ອປັບງົບປະມານກໍານົດເວລາການອອກແບບເມື່ອພິຈາລະນາມາດຕະຖານ I/O ແລະການຈັດວາງ pin.

ຕາຕະລາງ 1. I/O Timing Parameters 

ພາລາມິເຕີເວລາ	ລາຍລະອຽດ
ເວລາຕັ້ງຄ່າການປ້ອນຂໍ້ມູນ (tSU) ເວລາຖືການປ້ອນຂໍ້ມູນ (t)	tSU = ຂາເຂົ້າເພື່ອປ້ອນຂໍ້ມູນການລົງທະບຽນຄວາມລ່າຊ້າ + ການປ້ອນຂໍ້ມູນລົງທະບຽນ micro setup time - input pin to input register clock delay tH = - ຂາເຂົ້າເພື່ອປ້ອນຂໍ້ມູນການລົງທະບຽນຄວາມລ່າຊ້າ + ຂາເຂົ້າບັນທຶກເວລາຖືຈຸລະພາກ + ຂາເຂົ້າເພື່ອປ້ອນຂໍ້ມູນການຊັກຊ້າໂມງ
ໂມງເພື່ອສົ່ງຜົນອອກລ່າຊ້າ (tCO)	tCO = + ແຜ່ນໂມງເພື່ອສົ່ງຜົນອອກການລ່າຊ້າການລົງທະບຽນ + ບັນທຶກການສົ່ງຜົນອອກມາລ່າຊ້າໂມງຫາຜົນອອກ + ບັນທຶກການສົ່ງອອກເພື່ອຄວາມລ່າຊ້າຂອງຂາອອກ

ບໍລິສັດ Intel. ສະຫງວນລິຂະສິດທັງໝົດ. Intel, ໂລໂກ້ Intel, ແລະເຄື່ອງໝາຍ Intel ອື່ນໆແມ່ນເຄື່ອງໝາຍການຄ້າຂອງ Intel Corporation ຫຼືບໍລິສັດຍ່ອຍຂອງມັນ. Intel ຮັບປະກັນປະສິດທິພາບຂອງຜະລິດຕະພັນ FPGA ແລະ semiconductor ຂອງຕົນຕໍ່ກັບຂໍ້ມູນຈໍາເພາະໃນປະຈຸບັນໂດຍສອດຄ່ອງກັບການຮັບປະກັນມາດຕະຖານຂອງ Intel, ແຕ່ສະຫງວນສິດທີ່ຈະປ່ຽນແປງຜະລິດຕະພັນແລະການບໍລິການໄດ້ທຸກເວລາໂດຍບໍ່ມີການແຈ້ງການ. Intel ຖືວ່າບໍ່ມີຄວາມຮັບຜິດຊອບ ຫຼືຄວາມຮັບຜິດຊອບທີ່ເກີດຂຶ້ນຈາກແອັບພລິເຄຊັນ ຫຼືການນຳໃຊ້ຂໍ້ມູນ, ຜະລິດຕະພັນ, ຫຼືບໍລິການໃດໜຶ່ງທີ່ໄດ້ອະທິບາຍໄວ້ໃນນີ້ ຍົກເວັ້ນຕາມທີ່ໄດ້ຕົກລົງຢ່າງຈະແຈ້ງໃນລາຍລັກອັກສອນໂດຍ Intel. ລູກຄ້າ Intel ໄດ້ຮັບຄໍາແນະນໍາໃຫ້ໄດ້ຮັບສະບັບຫລ້າສຸດຂອງຂໍ້ມູນຈໍາເພາະຂອງອຸປະກອນກ່ອນທີ່ຈະອີງໃສ່ຂໍ້ມູນໃດໆທີ່ຈັດພີມມາແລະກ່ອນທີ່ຈະວາງຄໍາສັ່ງສໍາລັບຜະລິດຕະພັນຫຼືການບໍລິການ.
*ຊື່ ແລະຍີ່ຫໍ້ອື່ນໆອາດຈະຖືກອ້າງວ່າເປັນຊັບສິນຂອງຄົນອື່ນ.

ການສ້າງຂໍ້ມູນເວລາ I/O ເບື້ອງຕົ້ນປະກອບມີຂັ້ນຕອນຕໍ່ໄປນີ້:

• ຂັ້ນຕອນທີ 1: ສັງເຄາະ Flip-flop ສໍາລັບອຸປະກອນ Target Intel FPGA ໃນຫນ້າ 4
• ຂັ້ນຕອນທີ 2: ກໍານົດ I/O ມາດຕະຖານ ແລະສະຖານທີ່ PIN ໃນໜ້າ 5
• ຂັ້ນຕອນທີ 3: ລະບຸເງື່ອນໄຂການເຮັດວຽກຂອງອຸປະກອນໃນໜ້າ 6
• ຂັ້ນຕອນທີ 4: View ການກຳນົດເວລາ I/O ໃນບົດລາຍງານຂໍ້ມູນໃນໜ້າ 6

ຂັ້ນຕອນທີ 1: ສັງເຄາະ Flip-flop ສໍາລັບອຸປະກອນ Intel FPGA ເປົ້າຫມາຍ

ປະຕິບັດຕາມຂັ້ນຕອນເຫຼົ່ານີ້ເພື່ອກໍານົດແລະສັງເຄາະເຫດຜົນ flip-flop ຕໍາ່ສຸດທີ່ເພື່ອສ້າງຂໍ້ມູນໄລຍະເວລາ I/O ເບື້ອງຕົ້ນ:

1. ສ້າງໂຄງການໃຫມ່ໃນຊອບແວ Intel Quartus Prime Pro Edition ຮຸ່ນ 19.3.
2. ກົດ Assignments ➤ ອຸ​ປະ​ກອນ​, ລະ​ບຸ​ອຸ​ປະ​ກອນ​ເປົ້າ​ຫມາຍ​ຂອງ​ທ່ານ​ຄອບ​ຄົວ​ແລະ​ອຸ​ປະ​ກອນ​ເປົ້າ​ຫມາຍ​. ຕົວຢ່າງample, ເລືອກ AGFA014R24 Intel Agilex™ FPGA.
3. ກົດ File ➤ ໃໝ່ ແລະສ້າງ Block Diagram/Schematic File.
4. ເພື່ອເພີ່ມອົງປະກອບເຂົ້າໃນ schematic, ໃຫ້ຄລິກໃສ່ປຸ່ມ Symbol Tool.
   
5. ພາຍໃຕ້ຊື່, ພິມ DFF, ແລະຫຼັງຈາກນັ້ນໃຫ້ຄລິກໃສ່ OK. ຄລິກໃນຕົວແກ້ໄຂບລັອກເພື່ອໃສ່ສັນຍາລັກ DFF.
6. ເຮັດຊ້ຳ 4 ໃນໜ້າທີ 4 ຫາ 5 ໃນໜ້າທີ 5 ເພື່ອເພີ່ມ PIN ປ້ອນຂໍ້ມູນ Input_data, ເຂັມປັກໝຸດໂມງເຂົ້າ ແລະ ຂາອອກ Output_data.
7. ເພື່ອເຊື່ອມຕໍ່ pins ກັບ DFF, ໃຫ້ຄລິກໃສ່ປຸ່ມ Orthogonal Node Tool, ແລະຫຼັງຈາກນັ້ນແຕ້ມເສັ້ນສາຍລະຫວ່າງ pin ແລະສັນຍາລັກ DFF.
   
8. ເພື່ອສັງເຄາະ DFF, ຄລິກທີ່ Processing ➤ Start ➤ Start Analysis & Synthesis. ການສັງເຄາະສ້າງລາຍການອອກແບບຕໍ່າສຸດທີ່ຕ້ອງການເພື່ອໃຫ້ໄດ້ຂໍ້ມູນເວລາ I/O.

ຂັ້ນຕອນທີ 2: ກໍານົດ I/O ມາດຕະຖານ ແລະສະຖານທີ່ PIN

ສະຖານທີ່ PIN ສະເພາະ ແລະມາດຕະຖານ I/O ທີ່ທ່ານມອບໝາຍໃສ່ເຂັມປັກໝຸດອຸປະກອນມີຜົນກະທົບກັບຄ່າພາລາມິເຕີເວລາ. ປະຕິບັດຕາມຂັ້ນຕອນເຫຼົ່ານີ້ເພື່ອກໍານົດມາດຕະຖານ PIN I/O ແລະຂໍ້ຈໍາກັດສະຖານທີ່:

1. ຄລິກ Assignments ➤ Pin Planner.
2. ກໍານົດສະຖານທີ່ PIN ແລະຂໍ້ຈໍາກັດມາດຕະຖານ I/O ຕາມການອອກແບບຂອງທ່ານ
   ຂໍ້ມູນສະເພາະ. ໃສ່ຊື່ Node, Direction, Location, ແລະຄ່າມາດຕະຖານ I/O ສຳລັບ pins ໃນການອອກແບບໃນ All Pins spreadsheet. ອີກທາງເລືອກ, ລາກຊື່ node ເຂົ້າໄປໃນຊຸດ Pin Planner view.

   
3. ເພື່ອລວບລວມການອອກແບບ, ຄລິກ ການປະມວນຜົນ ➤ ເລີ່ມການລວບລວມ. Compiler ສ້າງຂໍ້ມູນໄລຍະເວລາ I/O ໃນລະຫວ່າງການລວບລວມຂໍ້ມູນເຕັມ.

ຂໍ້ມູນທີ່ກ່ຽວຂ້ອງ

• ຄໍານິຍາມມາດຕະຖານ I/O
•  ການຈັດການ I/O Pins ອຸປະກອນ

ຂັ້ນຕອນທີ 3: ລະບຸເງື່ອນໄຂການເຮັດວຽກຂອງອຸປະກອນ

ປະຕິບັດຕາມຂັ້ນຕອນເຫຼົ່ານີ້ເພື່ອປັບປຸງຕາຕະລາງເວລາແລະກໍານົດເງື່ອນໄຂການດໍາເນີນງານສໍາລັບການວິເຄາະເວລາດັ່ງຕໍ່ໄປນີ້ການລວບລວມຂໍ້ມູນຢ່າງເຕັມທີ່:

1. ຄລິກເຄື່ອງມື ➤ Timing Analyzer.
2. ໃນແຖບໜ້າວຽກ, ຄລິກສອງຄັ້ງ ອັບເດດເວລາ Netlist. ຕາຕະລາງເວລາ netlist ປັບປຸງດ້ວຍຂໍ້ມູນກໍານົດເວລາການລວບລວມເຕັມທີ່ບັນຊີສໍາລັບຂໍ້ຈໍາກັດ pin ທີ່ທ່ານເຮັດ.
   
3. ພາຍ​ໃຕ້​ການ​ຕັ້ງ​ເງື່ອນ​ໄຂ​ການ​ປະ​ຕິ​ບັດ​ການ​, ເລືອກ​ເອົາ​ຫນຶ່ງ​ໃນ​ຮູບ​ແບບ​ກໍາ​ນົດ​ເວ​ລາ​ທີ່​ມີ​ຢູ່​ເຊັ່ນ​: Slow vid3 100C Model ຫຼື Fast vid3 100C Model​.

   

ຂັ້ນຕອນທີ 4: View ເວລາ I/O ໃນບົດລາຍງານຂໍ້ມູນ

ສ້າງ​ບົດ​ລາຍ​ງານ​ຂໍ້​ມູນ​ໃນ​ການ​ວິ​ເຄາະ​ກໍາ​ນົດ​ເວ​ລາ​ທີ່​ຈະ​ view ຄ່າພາລາມິເຕີເວລາ.

1. ໃນຕົວວິເຄາະເວລາ, ຄລິກ ບົດລາຍງານ ➤ Datasheet ➤ Report Datasheet.
2. ກົດ OK.

   
   ເວລາຕັ້ງຄ່າ, ຖືເວລາ, ແລະໂມງອອກລາຍງານເວລາອອກຈະປາກົດພາຍໃຕ້ໂຟນເດີລາຍງານຂໍ້ມູນໃນແຖບລາຍງານ.

3. ຄລິກແຕ່ລະລາຍງານໄປຫາ view ຄ່າພາລາມິເຕີເພີ່ມຂຶ້ນ ແລະຕົກ.
4. ສໍາລັບວິທີການກໍານົດເວລາແບບອະນຸລັກ, ໃຫ້ລະບຸຄ່າສູງສຸດສູງສຸດ

Example 1. ການກໍານົດ I/O Timing Parameters ຈາກບົດລາຍງານຂໍ້ມູນ 

ໃນຕົວຢ່າງຕໍ່ໄປນີ້ample Setup Times ລາຍງານ, ເວລາຫຼຸດລົງແມ່ນໃຫຍ່ກວ່າເວລາເພີ່ມຂຶ້ນ, ດັ່ງນັ້ນ tSU = tfall.

ໃນຕົວຢ່າງຕໍ່ໄປນີ້ample Hold Times ລາຍງານ, ມູນຄ່າຢ່າງແທ້ຈິງຂອງເວລາຫຼຸດລົງແມ່ນໃຫຍ່ກວ່າມູນຄ່າຢ່າງແທ້ຈິງຂອງເວລາເພີ່ມຂຶ້ນ, ດັ່ງນັ້ນ tH = tfall.

ໃນຕົວຢ່າງຕໍ່ໄປນີ້ample Clock to Output Times ລາຍງານ, ມູນຄ່າຢ່າງແທ້ຈິງຂອງເວລາຫຼຸດລົງແມ່ນໃຫຍ່ກວ່າມູນຄ່າຢ່າງແທ້ຈິງຂອງເວລາເພີ່ມຂຶ້ນ, ດັ່ງນັ້ນ tCO = tfall.

ຂໍ້ມູນທີ່ກ່ຽວຂ້ອງ

• Tutoria ເລີ່ມຕົ້ນໄວນັກວິເຄາະເວລາ
• ຄູ່ມືຜູ້ໃຊ້ Intel Quartus Prime Pro Edition: Timing Analyzer
• ວິ​ທີ​ການ​ວິ​ດີ​ໂອ​: ການ​ນໍາ​ສະ​ເຫນີ​ກ່ຽວ​ກັບ​ການ​ວິ​ເຄາະ​ກໍາ​ນົດ​ເວ​ລາ​

ການສ້າງຂໍ້ມູນໄລຍະເວລາ I/O scripted

ທ່ານສາມາດໃຊ້ສະຄຣິບ Tcl ເພື່ອສ້າງຂໍ້ມູນເວລາ I/O ໂດຍມີ ຫຼື ບໍ່ໃຊ້ສ່ວນຕິດຕໍ່ຜູ້ໃຊ້ຊອບແວ Intel Quartus Prime. ວິທີການສະຄຣິບຈະສ້າງຂໍ້ມູນພາລາມິເຕີໄລຍະເວລາ I/O ໂດຍອີງໃສ່ຂໍ້ຄວາມສໍາລັບມາດຕະຖານ I/O ທີ່ຮອງຮັບ.

ໝາຍເຫດ: ວິທີການສະຄຣິບແມ່ນສາມາດໃຊ້ໄດ້ກັບແພລດຟອມ Linux* ເທົ່ານັ້ນ.
ປະຕິບັດຕາມຂັ້ນຕອນເຫຼົ່ານີ້ເພື່ອສ້າງຂໍ້ມູນກໍານົດເວລາ I/O ທີ່ສະທ້ອນເຖິງມາດຕະຖານ I/O ຫຼາຍອັນສໍາລັບອຸປະກອນ Intel Agilex, Intel Stratix® 10, ແລະ Intel Arria® 10:

1. ດາວໂຫລດແຟ້ມຂໍ້ມູນໂຄງການ Intel Quartus Prime ທີ່ເຫມາະສົມ file ສໍາ​ລັບ​ຄອບ​ຄົວ​ອຸ​ປະ​ກອນ​ເປົ້າ​ຫມາຍ​ຂອງ​ທ່ານ​:
   • ອຸປະກອນ Intel Agilex— https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_agilex_latest.qar
   • ອຸປະກອນ Intel Stratix 10— https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_stratix10.qar
   • ອຸປະກອນ Intel Arria 10— https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_arria10.qar
2. ເພື່ອຟື້ນຟູການຈັດເກັບໂຄງການ .qar, ເປີດຊອບແວ Intel Quartus Prime Pro Edition ແລະຄລິກທີ່ Project ➤ Restore Archived Project. ອີກທາງເລືອກ, ແລ່ນເສັ້ນຄໍາສັ່ງຕໍ່ໄປນີ້ທຽບເທົ່າໂດຍບໍ່ມີການເປີດຕົວ GUI:
   

   quartus_sh --restore file>

   ໄດ້ io_timeing__ ຟື້ນຟູ ໄດເລກະທໍລີປະຈຸບັນມີໂຟເດີຍ່ອຍ qdb ແລະຕ່າງໆ files.

3. ເພື່ອແລ່ນສະຄຣິບດ້ວຍ Intel Quartus Prime Timing Analyzer, ໃຫ້ແລ່ນຄຳສັ່ງຕໍ່ໄປນີ້:
   

   quartus_sta –t .tcl

   ລໍຖ້າໃຫ້ສໍາເລັດ. ການປະຕິບັດສະຄຣິບອາດຈະຕ້ອງໃຊ້ເວລາ 8 ຊົ່ວໂມງ ຫຼືຫຼາຍກວ່ານັ້ນ ເພາະວ່າແຕ່ລະການປ່ຽນແປງໃນມາດຕະຖານ I/O ຫຼືສະຖານທີ່ PIN ຕ້ອງການການລວບລວມການອອກແບບຄືນໃໝ່.
4. ເຖິງ view ຄ່າພາລາມິເຕີໄລຍະເວລາ, ເປີດຂໍ້ຄວາມທີ່ສ້າງຂຶ້ນ files ໃນ ເວລາ_files, ດ້ວຍຊື່ເຊັ່ນ timing_tsuthtco___.txt.
   timing_suthtco_ _ _ .txt.

ຂໍ້ມູນທີ່ກ່ຽວຂ້ອງ

• Scripting ເສັ້ນຄໍາສັ່ງ
• ::QUARTUS::ຊຸດ STA Tcl

AN 775: ການສ້າງປະຫວັດການດັດແກ້ເອກະສານຂໍ້ມູນ I/O ເບື້ອງຕົ້ນ

ສະບັບເອກະສານ	ລຸ້ນ Intel Quartus Prime	ການປ່ຽນແປງ
2019.12.08	19.3	ປັບປຸງຫົວຂໍ້ເພື່ອສະທ້ອນເນື້ອຫາ. ເພີ່ມການສະຫນັບສະຫນູນສໍາລັບ Intel Stratix 10 ແລະ Intel Agilex FPGAs. ເພີ່ມຕົວເລກຂັ້ນຕອນໃນການໄຫຼ. ເພີ່ມແຜນວາດພາລາມິເຕີເວລາ. ອັບເດດຮູບໜ້າຈໍເພື່ອສະທ້ອນເວີຊັນຫຼ້າສຸດ. ອັບເດດລິ້ງໄປຫາເອກະສານທີ່ກ່ຽວຂ້ອງ. ນຳໃຊ້ການຕັ້ງຊື່ຜະລິດຕະພັນຫຼ້າສຸດ ແລະສົນທິສັນຍາຮູບແບບ.
2016.10.31	16.1	ການປ່ອຍສາທາລະນະຄັ້ງທໍາອິດ.

ເອກະສານ / ຊັບພະຍາກອນ

intel AN 775 ສ້າງຂໍ້ມູນການກໍານົດເວລາ I/O ເບື້ອງຕົ້ນ [pdf] ຄູ່ມືຜູ້ໃຊ້ AN 775 ການສ້າງຂໍ້ມູນໄລຍະເວລາ IO ເບື້ອງຕົ້ນ, AN 775, ການສ້າງຂໍ້ມູນໄລຍະເວລາ IO ເບື້ອງຕົ້ນ, ຂໍ້ມູນໄລຍະເວລາ IO ເບື້ອງຕົ້ນ, ຂໍ້ມູນໄລຍະເວລາ

ເອກະສານອ້າງອີງ

• ຄູ່ມືຜູ້ໃຊ້