intel AN 775 Generovanie počiatočných I/O časovacích údajov

AN 775: Generovanie počiatočných I/O časovacích údajov pre Intel FPGA

Údaje o počiatočnom časovaní I/O pre zariadenia Intel FPGA môžete vygenerovať pomocou GUI softvéru Intel® Quartus® Prime alebo príkazov Tcl. Počiatočné I/O časovacie údaje sú užitočné pre skoré plánovanie pinov a návrh PCB. Môžete vygenerovať počiatočné údaje časovania pre nasledujúce relevantné parametre časovania, aby ste upravili rozpočet načasovania návrhu pri zvažovaní I/O štandardov a umiestnenia kolíkov.

Tabuľka 1. Parametre časovania I/O 

Parameter časovania	Popis
Čas nastavenia vstupu (tSU) Čas podržania vstupu (tH)	tSU = oneskorenie údajov vstupného kolíka do vstupného registra + čas mikro nastavenia vstupného registra - oneskorenie taktu vstupného kolíka do vstupného registra tH = - oneskorenie vstupného kolíka do vstupného registra + čas mikrodržania vstupného registra + oneskorenie vstupného kolíka do vstupného registra
Oneskorenie medzi hodinami a výstupom (tCO)	tCO = + oneskorenie medzi hodinami na výstupnom registri + oneskorenie medzi hodinami a výstupným registrom + oneskorenie výstupného registra na výstupnom kolíku

Intel Corporation. Všetky práva vyhradené. Intel, logo Intel a ďalšie značky Intel sú ochranné známky spoločnosti Intel Corporation alebo jej dcérskych spoločností. Spoločnosť Intel zaručuje výkon svojich FPGA a polovodičových produktov podľa aktuálnych špecifikácií v súlade so štandardnou zárukou spoločnosti Intel, ale vyhradzuje si právo kedykoľvek bez upozornenia zmeniť akékoľvek produkty a služby. Spoločnosť Intel nepreberá žiadnu zodpovednosť ani zodpovednosť vyplývajúcu z aplikácie alebo používania akýchkoľvek informácií, produktov alebo služieb opísaných v tomto dokumente, pokiaľ to nie je výslovne písomne ​​dohodnuté spoločnosťou Intel. Zákazníkom spoločnosti Intel sa odporúča získať najnovšiu verziu špecifikácií zariadenia skôr, ako sa budú spoliehať na akékoľvek zverejnené informácie a pred zadaním objednávky produktov alebo služieb.
*Iné názvy a značky môžu byť majetkom iných.

Generovanie počiatočných informácií o časovaní I/O zahŕňa nasledujúce kroky:

• Krok 1: Syntéza klopného obvodu pre cieľové zariadenie Intel FPGA na strane 4
• Krok 2: Definujte I/O štandard a umiestnenie pinov na strane 5
• Krok 3: Zadajte prevádzkové podmienky zariadenia na strane 6
• Krok 4: View Časovanie I/O v správe s údajmi na strane 6

Krok 1: Syntetizujte Flip-flop pre cieľové zariadenie Intel FPGA

Ak chcete definovať a syntetizovať minimálnu logiku klopného obvodu na generovanie počiatočných časovacích údajov I/O, postupujte podľa týchto krokov:

1. Vytvorte nový projekt v softvéri Intel Quartus Prime Pro Edition verzie 19.3.
2. Kliknite na Priradenia ➤ Zariadenie, zadajte svoje cieľové zariadenie Rodina a Cieľové zariadenie. Napríkladampvyberte AGFA014R24 Intel Agilex™ FPGA.
3. Kliknite File ➤ Nový a vytvorte blokový diagram/schému File.
4. Ak chcete do schémy pridať komponenty, kliknite na tlačidlo Symbol Tool.
   
5. V časti Názov zadajte DFF a potom kliknite na tlačidlo OK. Kliknutím v editore blokov vložte symbol DFF.
6. Opakujte kroky 4 na strane 4 až 5 na strane 5 a pridajte vstupný pin Input_data, vstupný pin Clock a výstupný pin Output_data.
7. Ak chcete pripojiť kolíky k DFF, kliknite na tlačidlo nástroja Orthogonal Node Tool a potom nakreslite drôtené čiary medzi kolíkom a symbolom DFF.
   
8. Ak chcete syntetizovať DFF, kliknite na Processing ➤ Start ➤ Start Analysis & Synthesis. Synthesis generuje minimálny návrhový netlist potrebný na získanie I/O časovacích údajov.

Krok 2: Definujte I/O štandard a umiestnenie pinov

Špecifické umiestnenie kolíkov a štandard I/O, ktoré priradíte kolíkom zariadenia, ovplyvňujú hodnoty parametrov časovania. Ak chcete priradiť štandard I/O pinov a obmedzenia umiestnenia, postupujte podľa týchto krokov:

1. Kliknite na položky Priradenia ➤ Plánovač pinov.
2. Priraďte umiestnenie kolíka a štandardné obmedzenia I/O podľa vášho návrhu
   technické údaje. Zadajte hodnoty Node Name, Direction, Location a I/O Standard pre kolíky v dizajne v tabuľke Všetky kolíky. Prípadne presuňte názvy uzlov do balíka Pin Planner view.

   
3. Ak chcete skompilovať návrh, kliknite na Spracovanie ➤ Spustiť kompiláciu. Kompilátor generuje informácie o časovaní I/O počas úplnej kompilácie.

Súvisiace informácie

• Definícia I/O štandardov
•  Správa I/O kolíkov zariadenia

Krok 3: Zadajte prevádzkové podmienky zariadenia

Podľa týchto krokov aktualizujte časový zoznam a nastavte prevádzkové podmienky pre analýzu časovania po úplnej kompilácii:

1. Kliknite na Nástroje ➤ Timing Analyzer.
2. Na table úloh dvakrát kliknite na položku Update Timing Netlist. Časovací netlist sa aktualizuje s úplnými informáciami o načasovaní kompilácie, ktoré zohľadňujú obmedzenia pinov, ktoré vytvoríte.
   
3. V časti Nastaviť prevádzkové podmienky vyberte jeden z dostupných modelov časovania, napríklad model Slow vid3 100C alebo Fast vid3 100C Model.

   

Krok 4: View Časovanie I/O v zostave údajového listu

Vygenerujte správu údajového hárka v analyzátore časovania view hodnoty parametrov časovania.

1. V nástroji Timing Analyzer kliknite na položky Správy ➤ Údajový hárok ➤ Údajový hárok zostavy.
2. Kliknite na tlačidlo OK.

   
   Prehľady Časy nastavenia, Časy pozdržania a Časy výstupov sa zobrazia v priečinku Správa údajového hárka na table Správa.

3. Kliknite na každý prehľad view hodnoty parametrov Rise and Fall.
4. Pre konzervatívny prístup k časovaniu špecifikujte maximálnu absolútnu hodnotu

Example 1. Určenie parametrov časovania I/O zo správy údajového listu 

V nasledujúcom example Časy nastavenia hlási, čas poklesu je väčší ako čas nárastu, preto tSU=tfall.

V nasledujúcom example Hold Times report, absolútna hodnota času poklesu je väčšia ako absolútna hodnota času nárastu, preto tH=tfall.

V nasledujúcom example Výkaz Clock to Output Times, absolútna hodnota času poklesu je väčšia ako absolútna hodnota času nárastu, preto tCO=tfall.

Súvisiace informácie

• Návod na rýchly štart analyzátora časovania
• Používateľská príručka Intel Quartus Prime Pro Edition: Timing Analyzer
• Video s návodom: Úvod do analyzátora časovania

Skriptované generovanie časovacích údajov I/O

Skript Tcl môžete použiť na generovanie informácií o časovaní I/O s použitím používateľského rozhrania softvéru Intel Quartus Prime alebo bez neho. Skriptovaný prístup generuje textové údaje o parametroch časovania I/O pre podporované štandardy I/O.

Poznámka: Skriptovaná metóda je dostupná len pre platformy Linux*.
Ak chcete vygenerovať informácie o časovaní I/O, ktoré odrážajú viaceré I/O štandardy pre zariadenia Intel Agilex, Intel Stratix® 10 a Intel Arria® 10, postupujte podľa týchto krokov:

1. Stiahnite si príslušný archív projektu Intel Quartus Prime file pre vašu cieľovú skupinu zariadení:
   • Zariadenia Intel Agilex— https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_agilex_latest.qar
   • Zariadenia Intel Stratix 10— https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_stratix10.qar
   • Zariadenia Intel Arria 10— https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_arria10.qar
2. Ak chcete obnoviť archív projektu .qar, spustite softvér Intel Quartus Prime Pro Edition a kliknite na položku Projekt ➤ Obnoviť archivovaný projekt. Prípadne spustite nasledujúci ekvivalent príkazového riadka bez spustenia GUI:
   

   quartus_sh --restore file>

   The io_timing__restored adresár teraz obsahuje podpriečinok qdb a rôzne files.

3. Ak chcete skript spustiť pomocou analyzátora Intel Quartus Prime Timing Analyzer, spustite nasledujúci príkaz:
   

   quartus_sta –t .tcl

   Počkajte na dokončenie. Spustenie skriptu môže vyžadovať 8 hodín alebo viac, pretože každá zmena I/O štandardu alebo umiestnenia pinov vyžaduje rekompiláciu návrhu.
4. Komu view hodnoty parametra časovania, otvorte vygenerovaný text fileje v načasovanie_files, s názvami ako timing_tsuthtco___.txt.
   timing_tsuthtco_ _ _ .TXT.

Súvisiace informácie

• Skriptovanie príkazového riadku
• ::QUARTUS::STA Tcl Balíček

AN 775: Generovanie počiatočných I/O časovacích údajov História revízií dokumentu

Verzia dokumentu	Verzia Intel Quartus Prime	Zmeny
2019.12.08	19.3	Upravený názov, aby odrážal obsah. Pridaná podpora pre Intel Stratix 10 a Intel Agilex FPGA. Do toku boli pridané čísla krokov. Pridané diagramy parametrov časovania. Aktualizované snímky obrazovky, aby odrážali najnovšiu verziu. Aktualizované odkazy na súvisiace dokumenty. Aplikované najnovšie konvencie pomenovania produktov a štýlu.
2016.10.31	16.1	Prvé verejné vydanie.

Dokumenty / zdroje

intel AN 775 Generovanie počiatočných I/O časovacích údajov [pdf] Používateľská príručka AN 775 Generovanie počiatočných IO časovacích údajov, AN 775, Generovanie počiatočných IO časovacích údajov, počiatočných IO časovacích údajov, časovacích údajov

Referencie

• Používateľská príručka