intel AN 775 generuoja pradinius I/O laiko duomenis

AN 775: „Intel“ FPGA pradinių įvesties / išvesties laiko duomenų generavimas

Galite generuoti pradinius įvesties / išvesties laiko duomenis Intel FPGA įrenginiams naudodami Intel® Quartus® Prime programinės įrangos GUI arba Tcl komandas. Pradiniai įvesties / išvesties laiko duomenys yra naudingi ankstyvam kaiščių planavimui ir PCB projektavimui. Galite sugeneruoti pradinius laiko duomenis pagal toliau nurodytus susijusius laiko parametrus, kad pakoreguotumėte projektinį laiko biudžetą, atsižvelgdami į įvesties / išvesties standartus ir kaiščių vietą.

1 lentelė. I/O laiko parametrai 

Laiko parametras	Aprašymas
Įvesties nustatymo laikas (tSU) Įvesties sulaikymo laikas (tH)	tSU = įvesties kaištis į įvesties registro duomenų delsą + įvesties registro mikro sąrankos laikas - įvesties kaištis į įvesties registro laikrodžio delsą tH = - įvesties kaištis į įvesties registro duomenų delsą + įvesties registro mikro laikymo laikas + įvesties kaištis į įvesties registro laikrodžio delsą
Laikrodis iki išvesties delsos (tCO)	tCO = + laikrodžio pagalvėlė prie išvesties registro delsos + išvesties registro laikrodžio iki išvesties delsa + išvesties registro išvesties kaiščio delsa

Intel korporacija. Visos teisės saugomos. „Intel“, „Intel“ logotipas ir kiti „Intel“ ženklai yra „Intel Corporation“ arba jos dukterinių įmonių prekių ženklai. „Intel“ garantuoja savo FPGA ir puslaidininkinių produktų veikimą pagal dabartines specifikacijas pagal standartinę „Intel“ garantiją, tačiau pasilieka teisę bet kuriuo metu be įspėjimo keisti bet kokius gaminius ir paslaugas. „Intel“ neprisiima jokios atsakomybės ar įsipareigojimų, kylančių dėl bet kokios čia aprašytos informacijos, produkto ar paslaugos taikymo ar naudojimo, išskyrus atvejus, kai „Intel“ aiškiai sutiko raštu. „Intel“ klientams patariama įsigyti naujausią įrenginio specifikacijų versiją prieš pasikliaujant bet kokia paskelbta informacija ir prieš užsakant produktus ar paslaugas.
*Kiti pavadinimai ir prekės ženklai gali būti laikomi kitų nuosavybe.

Pradinės I/O laiko informacijos generavimas apima šiuos veiksmus:

• 1 veiksmas: sintezuokite tikslinio „Intel FPGA“ įrenginio „flip-flop“ 4 puslapyje
• 2 veiksmas: apibrėžkite I/O standartą ir kontaktų vietas 5 puslapyje
• 3 veiksmas: nurodykite įrenginio veikimo sąlygas 6 puslapyje
• 4 veiksmas: View Įvesties / išvesties laikas duomenų lapo ataskaitoje 6 puslapyje

1 veiksmas: sintezuokite „Flip-flop“ tiksliniam „Intel“ FPGA įrenginiui

Atlikite šiuos veiksmus, norėdami apibrėžti ir susintetinti minimalią „flip-flop“ logiką, kad būtų generuojami pradiniai įvesties / išvesties laiko duomenys:

1. Sukurkite naują projektą „Intel Quartus Prime Pro Edition“ programinės įrangos versijoje 19.3.
2. Spustelėkite Priskyrimai ➤ Įrenginys, nurodykite tikslinio įrenginio šeimą ir tikslinį įrenginį. Pavyzdžiui,amppasirinkite AGFA014R24 Intel Agilex™ FPGA.
3. Spustelėkite File ➤ Nauja ir sukurkite blokinę diagramą / schemą File.
4. Norėdami pridėti komponentų prie schemos, spustelėkite mygtuką Simbolio įrankis.
   
5. Dalyje Vardas įveskite DFF, tada spustelėkite Gerai. Spustelėkite blokų rengyklę, kad įterptumėte DFF simbolį.
6. Pakartokite 4 psl. 4–5 5 puslapyje esančius veiksmus, kad pridėtumėte įvesties_duomenų įvesties kaištį, laikrodžio įvesties kaištį ir išvesties_duomenų išvesties kaištį.
7. Norėdami prijungti kaiščius prie DFF, spustelėkite stačiakampio mazgo įrankio mygtuką ir nubrėžkite vielos linijas tarp kaiščio ir DFF simbolio.
   
8. Norėdami sintezuoti DFF, spustelėkite Apdorojimas ➤ Pradėti ➤ Pradėti analizę ir sintezę. Sintezė sukuria minimalų projektavimo tinklo sąrašą, reikalingą I/O laiko duomenims gauti.

2 veiksmas: nustatykite įvesties / išvesties standartą ir kontaktų vietas

Konkrečios kaiščių vietos ir įvesties / išvesties standartas, kurį priskiriate įrenginio kaiščiams, turi įtakos laiko parametrų reikšmėms. Norėdami priskirti kaiščio įvesties / išvesties standartą ir vietos apribojimus, atlikite šiuos veiksmus:

1. Spustelėkite Užduotys ➤ Smeigtukų planavimo priemonė.
2. Priskirkite kaiščio vietą ir I/O standartinius apribojimus pagal savo dizainą
   specifikacijas. Įveskite mazgo pavadinimo, krypties, vietos ir įvesties / išvesties standartines reikšmes projekte esantiems kaiščiams skaičiuoklėje Visi PIN. Arba vilkite mazgų pavadinimus į Pin Planner paketą view.

   
3. Norėdami sudaryti dizainą, spustelėkite Apdorojimas ➤ Pradėti kompiliavimą. Kompiliatorius generuoja įvesties / išvesties laiko informaciją viso kompiliavimo metu.

Susijusi informacija

• I/O standartų apibrėžimas
•  Įrenginio I/O kaiščių valdymas

3 veiksmas: nurodykite įrenginio veikimo sąlygas

Atlikite šiuos veiksmus, kad atnaujintumėte laiko nustatymo tinklo sąrašą ir nustatytumėte laiko analizės veikimo sąlygas po pilno kompiliavimo:

1. Spustelėkite Įrankiai ➤ Laiko analizatorius.
2. Užduočių srityje dukart spustelėkite Update Timing Netlist. Laiko tinklinis sąrašas atnaujinamas su visa kompiliavimo laiko informacija, kuri atsižvelgia į jūsų taikomus kaiščių apribojimus.
   
3. Dalyje Nustatyti eksploatavimo sąlygas pasirinkite vieną iš galimų laiko nustatymo modelių, pvz., lėto vid3 100C modelio arba sparčiojo vid3 100C modelio.

   

4 veiksmas: View Įvesties / išvesties laikas duomenų lapo ataskaitoje

Sukurkite duomenų lapo ataskaitą laiko analizatoriuje, kad view laiko parametrų reikšmes.

1. Laiko analizuotoje spustelėkite Ataskaitos ➤ Duomenų lapas ➤ Ataskaitų duomenų lapas.
2. Spustelėkite Gerai.

   
   Ataskaitos Sąrankos laikas, Sulaikymo laikas ir Laikrodis iki išvesties laiko rodomos ataskaitų srities aplanke Duomenų lapo ataskaita.

3. Spustelėkite kiekvieną ataskaitą view Rise ir Fall parametrų reikšmės.
4. Jei norite taikyti konservatyvų laiko nustatymo metodą, nurodykite didžiausią absoliučią vertę

Example 1. I/O laiko parametrų nustatymas iš duomenų lapo ataskaitos 

Toliau pateiktame pvzampataskaitoje Setup Times, kritimo laikas yra didesnis nei kilimo laikas, todėl tSU=tfall.

Toliau pateiktame pvzample Hold Times ataskaitoje, kritimo laiko absoliuti reikšmė yra didesnė už absoliučią kilimo laiko reikšmę, todėl tH=tfall.

Toliau pateiktame pvzampataskaitoje Clock to Output Times, kritimo laiko absoliuti reikšmė yra didesnė už absoliučią kilimo laiko reikšmę, todėl tCO=tfall.

Susijusi informacija

• Laiko analizatoriaus greitos pradžios pamoka
• „Intel Quartus Prime Pro Edition“ vartotojo vadovas: laiko analizatorius
• Vaizdo įrašas: laiko analizatoriaus įvadas

Scenarijų įvesties/išvesties laiko duomenų generavimas

Galite naudoti Tcl scenarijų, norėdami generuoti įvesties / išvesties laiko informaciją su arba be „Intel Quartus Prime“ programinės įrangos vartotojo sąsajos. Scenarijų sudarytas metodas generuoja tekstu pagrįstus įvesties / išvesties laiko parametrų duomenis palaikomiems įvesties / išvesties standartams.

Pastaba: scenarijų metodas galimas tik Linux* platformoms.
Atlikite šiuos veiksmus, kad sugeneruotumėte įvesties / išvesties laiko informaciją, atspindinčią kelis Intel Agilex, Intel Stratix® 10 ir Intel Arria® 10 įrenginių įvesties / išvesties standartus:

1. Atsisiųskite atitinkamą „Intel Quartus Prime“ projekto archyvą file jūsų tikslinei įrenginių šeimai:
   • Intel Agilex įrenginiai – https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_agilex_latest.qar
   • „Intel Stratix 10“ įrenginiai – https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_stratix10.qar
   • „Intel Arria 10“ įrenginiai – https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_arria10.qar
2. Norėdami atkurti .qar projekto archyvą, paleiskite „Intel Quartus Prime Pro Edition“ programinę įrangą ir spustelėkite Projektas ➤ Atkurti archyvuotą projektą. Arba paleiskite šią komandų eilutės atitikmenį nepaleidę GUI:
   

   quartus_sh --restore file>

   The io_timing__atkurta kataloge dabar yra qdb poaplankis ir įvairūs files.

3. Norėdami paleisti scenarijų su Intel Quartus Prime Timing Analyzer, paleiskite šią komandą:
   

   quartus_sta –t .tcl

   Palaukite užbaigimo. Scenarijaus vykdymui gali prireikti 8 valandų ar daugiau, nes kiekvienas įvesties / išvesties standarto arba kaiščio vietos pakeitimas reikalauja iš naujo kompiliuoti dizainą.
4. Į view laiko parametrų reikšmes, atidarykite sugeneruotą tekstą files in laikas_files, su tokiais pavadinimais kaip timing_tsuthtco___.txt.
   timing_tsuthtco_ _ _ .txt.

Susijusi informacija

• Komandinės eilutės scenarijus
• ::QUARTUS::STA Tcl paketas

AN 775: Pradinių I/O laiko duomenų generavimas Dokumento peržiūros istorija

Dokumento versija	Intel Quartus Prime versija	Pakeitimai
2019.12.08	19.3	Patikslintas pavadinimas, kad atspindėtų turinį. Pridėtas Intel Stratix 10 ir Intel Agilex FPGA palaikymas. Pridėti žingsnių numeriai srautui. Pridėtos laiko parametrų diagramos. Atnaujintos ekrano kopijos, kad atspindėtų naujausią versiją. Atnaujintos nuorodos į susijusius dokumentus. Taikė naujausius gaminių pavadinimų ir stiliaus susitarimus.
2016.10.31	16.1	Pirmasis viešas leidimas.

Dokumentai / Ištekliai

intel AN 775 generuoja pradinius I/O laiko duomenis [pdfVartotojo vadovas AN 775 generuoja pradinius IO laiko duomenis, AN 775, generuoja pradinius IO laiko duomenis, pradinius IO laiko duomenis, laiko duomenis

Nuorodos

• Vartotojo vadovas