intel AN 775 මූලික I/O කාල දත්ත උත්පාදනය කිරීම

AN 775: Intel FPGAs සඳහා මූලික I/O කාල දත්ත උත්පාදනය කිරීම

ඔබට Intel® Quartus® Prime මෘදුකාංග GUI හෝ Tcl විධාන භාවිතයෙන් Intel FPGA උපාංග සඳහා ආරම්භක I/O කාල දත්ත උත්පාදනය කළ හැක. මුල් I/O කාල දත්ත මුල් පින් සැලසුම් කිරීම සහ PCB නිර්මාණය සඳහා ප්‍රයෝජනවත් වේ. I/O ප්‍රමිතීන් සහ පින් ස්ථානගත කිරීම සලකා බැලීමේදී සැලසුම් කාල අයවැය ගැලපීම සඳහා ඔබට පහත අදාළ කාල පරාමිතීන් සඳහා මූලික කාල දත්ත උත්පාදනය කළ හැක.

වගුව 1. I/O කාල පරාමිතීන් 

කාල පරාමිතිය	විස්තරය
ආදාන සැකසුම් කාලය (tSU) ආදාන රඳවා ගැනීමේ කාලය (tH)	tSU = ආදාන ලේඛන දත්ත ප්‍රමාදය සඳහා ආදාන පින් + ආදාන රෙජිස්ටර් ක්ෂුද්‍ර සැකසුම් කාලය - ආදාන ලියාපදිංචි කිරීමේ ඔරලෝසු ප්‍රමාදය සඳහා ආදාන පින් tH = - ආදාන රෙජිස්ටර් දත්ත ප්‍රමාදය සඳහා ආදාන පින් + ආදාන රෙජිස්ටර් ක්ෂුද්‍ර රඳවා තබා ගැනීමේ වේලාව + ආදාන රෙජිස්ටර් ඔරලෝසු ප්‍රමාදය සඳහා ආදාන පින්
ප්‍රතිදාන ප්‍රමාදයට ඔරලෝසුව (tCO)	tCO = + ඔරලෝසු පෑඩය ප්‍රතිදාන ලේඛනය ප්‍රමාදය + ප්‍රතිදාන ලේඛනය ඔරලෝසුව-ප්‍රතිදානය ප්‍රමාදය + ප්‍රතිදාන පින් ප්‍රමාදය දක්වා ප්‍රතිදාන ලේඛනය

ඉන්ටෙල් සංස්ථාව. සියලුම හිමිකම් ඇවිරිණි. Intel, Intel ලාංඡනය සහ අනෙකුත් Intel සලකුණු Intel Corporation හෝ එහි අනුබද්ධිත සමාගම්වල වෙළඳ ලකුණු වේ. Intel හි FPGA සහ අර්ධ සන්නායක නිෂ්පාදනවල කාර්ය සාධනය වර්තමාන පිරිවිතරයන්ට අනුව Intel හි සම්මත වගකීම් සහතිකයට අනුකූලව සහතික කරයි, නමුත් දැනුම්දීමකින් තොරව ඕනෑම වේලාවක ඕනෑම නිෂ්පාදනයක් සහ සේවාවක් වෙනස් කිරීමට අයිතිය රඳවා තබා ගනී. Intel විසින් ලිඛිතව ලිඛිතව එකඟ වී ඇති පරිදි හැර මෙහි විස්තර කර ඇති ඕනෑම තොරතුරක්, නිෂ්පාදනයක් හෝ සේවාවක් යෙදුමෙන් හෝ භාවිතා කිරීමෙන් පැන නගින කිසිදු වගකීමක් හෝ වගකීමක් Intel භාර නොගනී. Intel පාරිභෝගිකයින්ට ඕනෑම ප්‍රකාශිත තොරතුරු මත විශ්වාසය තැබීමට පෙර සහ නිෂ්පාදන හෝ සේවා සඳහා ඇණවුම් කිරීමට පෙර උපාංග පිරිවිතරවල නවතම අනුවාදය ලබා ගැනීමට උපදෙස් දෙනු ලැබේ.
*වෙනත් නම් සහ වෙළඳ නාම අන් අයගේ දේපළ ලෙස හිමිකම් පෑමට හැකිය.

ආරම්භක I/O කාල තොරතුරු ජනනය කිරීම පහත පියවර ඇතුළත් වේ:

• පියවර 1: 4 පිටුවේ ඉලක්ක Intel FPGA උපාංගය සඳහා Flip-flop එකක් සංස්ලේෂණය කරන්න
• පියවර 2: 5 පිටුවේ I/O සම්මත සහ Pin ස්ථාන නිර්වචනය කරන්න
• පියවර 3: 6 පිටුවේ උපාංග මෙහෙයුම් කොන්දේසි සඳහන් කරන්න
• පියවර 4: View 6 පිටුවේ දත්ත පත්‍රිකා වාර්තාවේ I/O වේලාව

පියවර 1: Target Intel FPGA උපාංගය සඳහා Flip-flop එකක් සංස්ලේෂණය කරන්න

ආරම්භක I/O කාල දත්ත උත්පාදනය කිරීම සඳහා අවම flip-flop තර්කය නිර්වචනය කිරීමට සහ සංස්ලේෂණය කිරීමට මෙම පියවර අනුගමනය කරන්න:

1. Intel Quartus Prime Pro සංස්කරණය මෘදුකාංග අනුවාදය 19.3 හි නව ව්‍යාපෘතියක් සාදන්න.
2. පැවරුම් ➤ උපාංගය ක්ලික් කරන්න, ඔබේ ඉලක්ක උපාංගය පවුල සහ ඉලක්ක උපාංගයක් සඳහන් කරන්න. උදාහරණයක් ලෙසample, AGFA014R24 Intel Agilex™ FPGA තෝරන්න.
3. ක්ලික් කරන්න File ➤ නව සහ බ්ලොක් රූප සටහනක්/ක්‍රමානුකුලව සාදන්න File.
4. ක්‍රමලේඛයට සංරචක එක් කිරීමට, සංකේත මෙවලම් බොත්තම ක්ලික් කරන්න.
   
5. නම යටතේ, DFF ටයිප් කරන්න, ඉන්පසු OK ක්ලික් කරන්න. DFF සංකේතය ඇතුළු කිරීමට Block Editor මත ක්ලික් කරන්න.
6. Input_data input pin, Clock input pin, සහ Output_data output pin එක් කිරීමට 4 පිටුවේ 4 පිටුවේ සිට 5 දක්වා 5 නැවත කරන්න.
7. DFF වෙත කටු සම්බන්ධ කිරීමට, Orthogonal Node Tool බොත්තම ක්ලික් කරන්න, ඉන්පසු පින් සහ DFF සංකේතය අතර වයර් රේඛා අඳින්න.
   
8. DFF සංස්ලේෂණය කිරීමට, සැකසීම ➤ ආරම්භය ➤ Start Analysis & Synthesis ක්ලික් කරන්න. සංශ්ලේෂණය I/O කාල දත්ත ලබා ගැනීමට අවශ්‍ය අවම සැලසුම් netlist ජනනය කරයි.

පියවර 2: I/O සම්මත සහ Pin ස්ථාන නිර්වචනය කරන්න

උපාංග කටුවලට ඔබ පවරන නිශ්චිත පින් ස්ථාන සහ I/O ප්‍රමිතිය කාල පරාමිති අගයන්ට බලපායි. Pin I/O ප්‍රමිතිය සහ ස්ථාන සීමාවන් පැවරීමට මෙම පියවර අනුගමනය කරන්න:

1. පැවරුම් ➤ පින් සැලසුම්කරු ක්ලික් කරන්න.
2. ඔබගේ සැලසුම අනුව පින් ස්ථානය සහ I/O සම්මත සීමාවන් පවරන්න
   පිරිවිතර. All Pins පැතුරුම්පතෙහි සැලසුමේ ඇති කටු සඳහා නෝඩ් නම, දිශාව, ස්ථානය සහ I/O සම්මත අගයන් ඇතුළත් කරන්න. විකල්පයක් ලෙස, Pin Planner පැකේජයට නෝඩ් නම් ඇද දමන්න view.

   
3. සැලසුම සම්පාදනය කිරීම සඳහා, සැකසීම ➤ සම්පාදනය ආරම්භ කරන්න ක්ලික් කරන්න. සම්පාදකයා සම්පූර්ණ සම්පාදනයේදී I/O කාල තොරතුරු ජනනය කරයි.

අදාළ තොරතුරු

• I/O ප්‍රමිති අර්ථ දැක්වීම
•  උපාංග I/O පින් කළමනාකරණය කිරීම

පියවර 3: උපාංග මෙහෙයුම් කොන්දේසි සඳහන් කරන්න

කාල සටහන් ලැයිස්තුව යාවත්කාලීන කිරීමට සහ සම්පූර්ණ සම්පාදනය කිරීමෙන් පසුව කාල විශ්ලේෂණය සඳහා මෙහෙයුම් කොන්දේසි සැකසීමට මෙම පියවර අනුගමනය කරන්න:

1. මෙවලම් ➤ කාල විශ්ලේෂකය ක්ලික් කරන්න.
2. කාර්ය කවුළුව තුළ, යාවත්කාලීන කාල ජාල ලැයිස්තුව දෙවරක් ක්ලික් කරන්න. ටයිමින් නෙට්ලිස්ට් එක ඔබ කරන පින් සීමාවන්ට හේතු වන සම්පූර්ණ සම්පාදන කාල තොරතුරු සමඟ යාවත්කාලීන කරයි.
   
3. Set Operating Conditions යටතේ, Slow vid3 100C Model හෝ Fast vid3 100C Model වැනි පවතින කාල මාදිලිවලින් එකක් තෝරන්න.

   

පියවර 4: View දත්ත පත්‍රිකා වාර්තාවේ I/O වේලාව

කාල විශ්ලේෂකය තුළ දත්ත පත්‍රිකා වාර්තාව උත්පාදනය කරන්න view කාල පරාමිති අගයන්.

1. කාල විශ්ලේෂකය තුළ, වාර්තා ➤ දත්ත පත්‍රිකාව ➤ වාර්තා දත්ත පත්‍රිකාව ක්ලික් කරන්න.
2. හරි ක්ලික් කරන්න.

   
   Setup Times, Hold Times, සහ Clock to Output Times වාර්තා වාර්තා කවුළුවේ Datasheet Report ෆෝල්ඩරය යටතේ දිස්වේ.

3. එක් එක් වාර්තාව ක්ලික් කරන්න view නැගීම සහ වැටීම පරාමිති අගයන්.
4. ගතානුගතික කාල ප්‍රවේශයක් සඳහා, උපරිම නිරපේක්ෂ අගය සඳහන් කරන්න

Example 1. දත්ත පත්‍රිකා වාර්තාවෙන් I/O කාල පරාමිති නිර්ණය කිරීම 

පහත example Setup Times වාර්තාව, වැටීමේ කාලය නැගීමේ කාලයට වඩා වැඩිය, එබැවින් tSU=tfall.

පහත example Hold Times වාර්තාව, වැටීමේ කාලයෙහි නිරපේක්ෂ අගය නැගීමේ කාලයෙහි නිරපේක්ෂ අගයට වඩා වැඩිය, එබැවින් tH=tfall.

පහත example Clock to Output Times වාර්තාව, වැටීමේ කාලයෙහි නිරපේක්ෂ අගය නැගීමේ කාලයෙහි නිරපේක්ෂ අගයට වඩා වැඩිය, එබැවින් tCO=tfall.

අදාළ තොරතුරු

• කාල විශ්ලේෂකය ඉක්මන්-ආරම්භක නිබන්ධනය
• Intel Quartus Prime Pro සංස්කරණ පරිශීලක මාර්ගෝපදේශය: කාල විශ්ලේෂකය
• වීඩියෝ කරන්නේ කෙසේද: කාල විශ්ලේෂකය හැඳින්වීම

ස්ක්‍රිප්ටඩ් I/O කාල දත්ත උත්පාදනය

Intel Quartus Prime මෘදුකාංග පරිශීලක අතුරුමුහුණත සමඟ හෝ භාවිතයෙන් තොරව I/O කාල තොරතුරු උත්පාදනය කිරීමට ඔබට Tcl ස්ක්‍රිප්ට් එකක් භාවිතා කළ හැක. ස්ක්‍රිප්ටඩ් ප්‍රවේශය සහය දක්වන I/O ප්‍රමිතීන් සඳහා පෙළ පදනම් වූ I/O කාල පරාමිති දත්ත ජනනය කරයි.

සටහන: ස්ක්‍රිප්ටඩ් ක්‍රමය ලබා ගත හැක්කේ Linux* වේදිකා සඳහා පමණි.
Intel Agilex, Intel Stratix® 10, සහ Intel Arria® 10 උපාංග සඳහා බහු I/O ප්‍රමිතීන් පිළිබිඹු කරමින් I/O කාල තොරතුරු ජනනය කිරීමට මෙම පියවර අනුගමනය කරන්න:

1. සුදුසු Intel Quartus Prime ව්‍යාපෘති සංරක්ෂිතය බාගන්න file ඔබගේ ඉලක්ක උපාංග පවුල සඳහා:
   • Intel Agilex උපාංග- https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_agilex_latest.qar
   • Intel Stratix 10 උපාංග— https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_stratix10.qar
   • Intel Arria 10 උපාංග— https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_arria10.qar
2. .qar ව්‍යාපෘති සංරක්ෂිතය ප්‍රතිසාධනය කිරීමට, Intel Quartus Prime Pro සංස්කරණ මෘදුකාංගය දියත් කර Project ➤ Restore Archived Project ක්ලික් කරන්න. විකල්පයක් ලෙස, GUI දියත් නොකර පහත දැක්වෙන විධාන රේඛාව සමාන ලෙස ධාවනය කරන්න:
   

   quartus_sh --restore file>

   ද io_timing__restoreed නාමාවලියෙහි දැන් qdb උප ෆෝල්ඩරය සහ විවිධ අඩංගු වේ files.

3. Intel Quartus Prime Timing Analyzer සමඟ ස්ක්‍රිප්ට් ධාවනය කිරීමට, පහත විධානය ක්‍රියාත්මක කරන්න:
   

   quartus_sta -t .tcl

   සම්පූර්ණ කිරීම සඳහා රැඳී සිටින්න. I/O ප්‍රමිතියේ හෝ පින් ස්ථානයේ සෑම වෙනස්කමකටම සැලසුම් නැවත සම්පාදනය අවශ්‍ය වන බැවින් ස්ක්‍රිප්ට් ක්‍රියාත්මක කිරීමට පැය 8ක් හෝ ඊට වැඩි කාලයක් අවශ්‍ය විය හැක.
4. වෙත view කාල පරාමිති අගයන්, ජනනය කළ පෙළ විවෘත කරන්න fileතුළ ඇත වේලාව_files, timing_tsuthtco___.txt වැනි නම් සමඟ.
   කාලය_tsuthtco_ _ _ .txt.

අදාළ තොරතුරු

• Command Line Scripting
• ::QUARTUS::STA Tcl පැකේජය

AN 775: මූලික I/O කාල දත්ත ලේඛන සංශෝධන ඉතිහාසය ජනනය කිරීම

ලේඛන අනුවාදය	Intel Quartus Prime අනුවාදය	වෙනස්කම්
2019.12.08	19.3	අන්තර්ගතය පිළිබිඹු කිරීම සඳහා සංශෝධිත මාතෘකාව. Intel Stratix 10 සහ Intel Agilex FPGAs සඳහා සහය එක් කරන ලදී. ගලා යාමට පියවර අංක එකතු කරන ලදී. කාල පරාමිති රූප සටහන් එකතු කරන ලදී. නවතම අනුවාදය පිළිබිඹු කිරීමට තිරපිටපත් යාවත්කාලීන කරන ලදී. අදාළ ලේඛන වෙත සබැඳි යාවත්කාලීන කරන ලදී. නවතම නිෂ්පාදන නම් කිරීම සහ මෝස්තර සම්මුතීන් යෙදුවා.
2016.10.31	16.1	පළමු මහජන නිකුතුව.

ලේඛන / සම්පත්

intel AN 775 මූලික I/O කාල දත්ත උත්පාදනය කිරීම [pdf] පරිශීලක මාර්ගෝපදේශය AN 775 මූලික IO කාල දත්ත ජනනය කිරීම, AN 775, ආරම්භක IO කාල දත්ත ජනනය කිරීම, ආරම්භක IO කාල දත්ත, කාල දත්ත ජනනය කිරීම

යොමු කිරීම්

• පරිශීලක අත්පොත