intel AN 775 Стварэнне пачатковых даных часу ўводу/вываду

AN 775: Стварэнне пачатковых даных часу ўводу-вываду для FPGA Intel

Вы можаце стварыць пачатковыя даныя часу ўводу/вываду для прылад Intel FPGA з дапамогай графічнага інтэрфейсу праграмнага забеспячэння Intel® Quartus® Prime або каманд Tcl. Першапачатковыя даныя часу ўводу-вываду карысныя для ранняга планавання кантактаў і праектавання друкаванай платы. Вы можаце згенераваць першапачатковыя даныя часу для наступных адпаведных параметраў часу, каб наладзіць праектны бюджэт часу пры разглядзе стандартаў уводу/вываду і размяшчэння кантактаў.

Табліца 1. Параметры часу ўводу-вываду 

Параметр часу	Апісанне
Час наладкі ўваходу (tSU) Час утрымання ўваходу (tH)	tSU = затрымка даных уваходнага кантакту для ўваходнага рэгістра + час мікраналадкі уваходнага рэгістра - затрымка тактавага сігналу ўваходнага рэгістра tH = - затрымка дадзеных уваходнага кантакту для ўваходнага рэгістра + час мікраўтрымання ўваходнага рэгістра + затрымка уваходнага кантакту для тактавага сігналу рэгістра
Затрымка ад гадзінніка да выхаду (tCO)	tCO = + тактавая пляцоўка да затрымкі выхаднога рэгістра + затрымка выхаднога рэгістра ад тактавага сігналу да выхаду + затрымка выхаднога рэгістра да выходнага кантакту

Карпарацыя Intel. Усе правы ахоўваюцца. Intel, лагатып Intel і іншыя знакі Intel з'яўляюцца гандлёвымі маркамі карпарацыі Intel або яе даччыных кампаній. Intel гарантуе прадукцыйнасць сваёй FPGA і паўправадніковай прадукцыі ў адпаведнасці з бягучымі спецыфікацыямі ў адпаведнасці са стандартнай гарантыяй Intel, але пакідае за сабой права ўносіць змены ў любыя прадукты і паслугі ў любы час без папярэдняга паведамлення. Intel не нясе ніякай адказнасці або абавязацельстваў, якія вынікаюць з прымянення або выкарыстання любой інфармацыі, прадукту або паслугі, апісаных тут, за выключэннем выпадкаў, прама ўзгодненых Intel у пісьмовай форме. Кліентам Intel рэкамендуецца атрымаць апошнюю версію спецыфікацый прылады, перш чым спадзявацца на любую апублікаваную інфармацыю і перад размяшчэннем заказаў на прадукты ці паслугі.
*Іншыя назвы і брэнды могуць быць заяўлены як уласнасць іншых.

Стварэнне пачатковай інфармацыі аб часе ўводу-вываду ўключае наступныя этапы:

• Крок 1: Сінтэз трыгера для мэтавай прылады Intel FPGA на старонцы 4
• Крок 2: Вызначце стандарт уводу-вываду і размяшчэнне штыфтоў на старонцы 5
• Крок 3: Укажыце ўмовы працы прылады на старонцы 6
• крок 4: View Часы ўводу/вываду ў табліцы даных на старонцы 6

Крок 1: Сінтэзуйце трыгер для мэтавай прылады Intel FPGA

Выканайце наступныя дзеянні, каб вызначыць і сінтэзаваць мінімальную логіку трыгера для стварэння першапачатковых даных часу ўводу-вываду:

1. Стварыце новы праект у праграмным забеспячэнні Intel Quartus Prime Pro Edition версіі 19.3.
2. Націсніце «Прызначэнні» ➤ «Прылада», укажыце мэтавую прыладу «Сям'я» і «Мэтавая прылада». Напрыкладample, абярыце AGFA014R24 Intel Agilex™ FPGA.
3. Націсніце File ➤ Новая і стварыце блок-схему/схему File.
4. Каб дадаць кампаненты да схемы, націсніце кнопку Symbol Tool.
   
5. У полі «Імя» увядзіце DFF, а затым націсніце «ОК». Націсніце ў рэдактары блокаў, каб уставіць сімвал DFF.
6. Паўтарыце пункты 4 на старонцы 4 па 5 на старонцы 5, каб дадаць уваходны пін Input_data, уваходны пін Clock і выхадны пін Output_data.
7. Каб злучыць штыфты з DFF, націсніце кнопку Orthogonal Node Tool, а затым правядзіце драцяныя лініі паміж штыфтам і сімвалам DFF.
   
8. Каб сінтэзаваць DFF, націсніце «Апрацоўка» ➤ «Пуск» ➤ «Пачаць аналіз і сінтэз». Synthesis стварае мінімальны дызайн спісу злучэнняў, неабходны для атрымання даных часу ўводу-вываду.

Крок 2: Вызначце стандарт уводу-вываду і размяшчэнне штыфтоў

Канкрэтнае месцазнаходжанне кантактаў і стандарт уводу/вываду, якія вы прызначаеце для кантактаў прылады, уплываюць на значэнні параметраў часу. Выканайце наступныя дзеянні, каб прызначыць стандарт кантактнага ўводу/вываду і абмежаванні месцазнаходжання:

1. Націсніце "Заданні" ➤ "Планіроўшчык замацаваць".
2. Прызначце размяшчэнне штыфта і стандартныя абмежаванні ўводу/вываду ў адпаведнасці з вашым дызайнам
   спецыфікацыі. Увядзіце імя вузла, кірунак, месцазнаходжанне і стандартныя значэнні ўводу/вываду для штыфтоў у дызайне ў табліцы ўсіх штыфтоў. Акрамя таго, перацягнуць імёны вузлоў у пакет Pin Planner view.

   
3. Каб скампіляваць дызайн, націсніце Апрацоўка ➤ Пачаць кампіляцыю. Кампілятар генеруе інфармацыю аб часе ўводу-вываду падчас поўнай кампіляцыі.

Звязаная інфармацыя

• Вызначэнне стандартаў уводу-вываду
•  Кіраванне кантактамі ўводу-вываду прылады

Крок 3: Укажыце ўмовы працы прылады

Выканайце наступныя крокі, каб абнавіць спіс злучэнняў сінхранізацыі і ўсталяваць працоўныя ўмовы для аналізу сінхранізацыі пасля поўнай кампіляцыі:

1. Націсніце "Інструменты" ➤ "Аналізатар часу".
2. На панэлі задач двойчы пстрыкніце Update Timing Netlist. Спіс падлучэнняў па часе абнаўляецца поўнай інфармацыяй аб часе кампіляцыі, якая ўлічвае абмежаванні па пін-кодах, якія вы робіце.
   
3. У раздзеле «Задаць працоўныя ўмовы» выберыце адну з даступных мадэляў сінхранізацыі, напрыклад «Мадэль павольнага vid3 100C» або «Хуткая мадэль vid3 100C».

   

крок 4: View Часы ўводу/вываду ў таблічным справаздачы

Стварыце табліцу даных у аналізатары часу view значэння параметраў часу.

1. У аналізатары часу націсніце «Справаздачы» ➤ Табліца дадзеных ➤ Табліца дадзеных справаздачы.
2. Націсніце OK.

   
   Справаздачы «Час наладкі», «Час утрымання» і «Час да вываду» з'яўляюцца ў папцы «Справаздача табліцы дадзеных» на панэлі «Справаздача».

3. Націсніце кожную справаздачу, каб view значэння параметраў Rise і Fall.
4. Для кансерватыўнага падыходу да часу ўкажыце максімальнае абсалютнае значэнне

Example 1. Вызначэнне параметраў часу ўводу-вываду са справаздачы табліцы дадзеных 

У наступным выпрampУ справаздачы "Час наладкі" час падзення большы за час нарастання, таму tSU=tfall.

У наступным выпрampУ справаздачы Hold Times абсалютнае значэнне часу спаду большае, чым абсалютнае значэнне часу нарастання, таму tH=tfall.

У наступным выпрampУ справаздачы Clock to Output Times абсалютнае значэнне часу спаду большае за абсалютнае значэнне часу нарастання, таму tCO=tfall.

Звязаная інфармацыя

• Дапаможнік для хуткага запуску па аналізатары часу
• Кіраўніцтва карыстальніка Intel Quartus Prime Pro Edition: аналізатар часу
• Як відэа: Уводзіны ў аналізатар часу

Генерацыя даных па часе ўводу-вываду па сцэнарыю

Вы можаце выкарыстоўваць скрыпт Tcl для стварэння інфармацыі аб часе ўводу-вываду з або без выкарыстання карыстацкага інтэрфейсу праграмнага забеспячэння Intel Quartus Prime. Сцэнарны падыход стварае тэкставыя даныя параметраў часу ўводу/вываду для падтрымоўваных стандартаў уводу/вываду.

Заўвага: Метад са сцэнарыем даступны толькі для платформаў Linux*.
Выканайце наступныя дзеянні, каб стварыць інфармацыю аб часе ўводу/вываду, якая адлюстроўвае некалькі стандартаў уводу/вываду для прылад Intel Agilex, Intel Stratix® 10 і Intel Arria® 10:

1. Спампуйце адпаведны архіў праекта Intel Quartus Prime file для сямейства мэтавых прылад:
   • Прылады Intel Agilex— https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_agilex_latest.qar
   • Прылады Intel Stratix 10— https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_stratix10.qar
   • Прылады Intel Arria 10— https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_arria10.qar
2. Каб аднавіць архіў праекта .qar, запусціце праграмнае забеспячэнне Intel Quartus Prime Pro Edition і націсніце Праект ➤ Аднавіць заархіваваны праект. Акрамя таго, запусціце наступны эквівалент каманднага радка без запуску GUI:
   

   quartus_sh --аднаўленне file>

   The io_timing__restored каталог цяпер змяшчае падтэчку qdb і розныя files.

3. Каб запусціць скрыпт з Intel Quartus Prime Timing Analyzer, выканайце наступную каманду:
   

   квартус_ста –т .tcl

   Дачакайцеся завяршэння. Выкананне сцэнарыя можа заняць 8 гадзін або больш, таму што кожнае змяненне стандарту ўводу-вываду або размяшчэння штыфта патрабуе перакампіляцыі дызайну.
4. каб view значэння параметраў часу, адкрыйце згенераваны тэкст fileз у час_files, з такімі назвамі, як timing_tsuthtco___.txt.
   timing_tsuthtco_ _ _ .txt.

Звязаная інфармацыя

• Сцэнар каманднага радка
• Пакет ::QUARTUS::STA Tcl

AN 775: Стварэнне пачатковых даных часу ўводу-вываду Гісторыя версій дакумента

Версія дакумента	Версія Intel Quartus Prime	Змены
2019.12.08	19.3	Перагледжаны загаловак, каб адлюстраваць змест. Дададзена падтрымка Intel Stratix 10 і Intel Agilex FPGA. У паток дададзены нумары крокаў. Дададзены дыяграмы часовых параметраў. Абноўлены скрыншоты, каб адлюстраваць апошнюю версію. Абноўлены спасылкі на адпаведныя дакументы. Ужытыя найноўшыя ўмоўныя пагадненні аб назвах і стылях прадуктаў.
2016.10.31	16.1	Першы публічны выпуск.

Дакументы / Рэсурсы

intel AN 775 Стварэнне пачатковых даных часу ўводу/вываду [pdfКіраўніцтва карыстальніка AN 775 Стварэнне пачатковых даных сінхранізацыі ўводу-вываду, AN 775, генерацыя пачатковых даных сінхранізацыі ўводу-вываду, пачатковыя даныя сінхранізацыі ўводу-выводу, даныя сінхранізацыі

Спасылкі

• Кіраўніцтва карыстальніка