intel AN 775 Generování počátečních I/O časovacích dat

AN 775: Generování počátečních I/O časovacích dat pro Intel FPGA

Počáteční data časování I/O pro zařízení Intel FPGA můžete generovat pomocí GUI softwaru Intel® Quartus® Prime nebo příkazů Tcl. Počáteční I/O časovací data jsou užitečná pro rané plánování pinů a návrh PCB. Můžete vygenerovat počáteční časová data pro následující relevantní parametry časování a upravit tak rozpočet načasování návrhu při zvažování I/O standardů a umístění pinů.

Tabulka 1. Parametry časování I/O 

Parametr časování	Popis
Čas nastavení vstupu (tSU) Doba přidržení vstupu (tH)	tSU = zpoždění dat vstupního pinu do vstupního registru + čas mikro nastavení vstupního registru - zpoždění hodin vstupního pinu do vstupního registru tH = - zpoždění dat vstupního pinu do vstupního registru + doba mikro přidržení vstupního registru + zpoždění hodin vstupního pinu vstupního registru
Zpoždění mezi hodinami a výstupem (tCO)	tCO = + hodinová podložka do výstupního registru + zpoždění výstupního registru od hodin k výstupu + zpoždění výstupního registru na výstupní pin

Intel Corporation. Všechna práva vyhrazena. Intel, logo Intel a další značky Intel jsou ochranné známky společnosti Intel Corporation nebo jejích dceřiných společností. Společnost Intel zaručuje výkon svých FPGA a polovodičových produktů podle aktuálních specifikací v souladu se standardní zárukou společnosti Intel, ale vyhrazuje si právo provádět změny jakýchkoli produktů a služeb kdykoli bez upozornění. Společnost Intel nepřebírá žádnou odpovědnost nebo závazky vyplývající z aplikace nebo použití jakýchkoli informací, produktů nebo služeb zde popsaných, s výjimkou případů, kdy je společnost Intel výslovně písemně odsouhlasena. Zákazníkům společnosti Intel se doporučuje získat nejnovější verzi specifikací zařízení předtím, než se budou spoléhat na jakékoli zveřejněné informace a než zadají objednávky na produkty nebo služby.
*Jiná jména a značky mohou být nárokovány jako vlastnictví jiných.

Generování počátečních informací o časování I/O zahrnuje následující kroky:

• Krok 1: Syntéza klopného obvodu pro cílové zařízení Intel FPGA na straně 4
• Krok 2: Definujte I/O standard a umístění pinů na straně 5
• Krok 3: Zadejte provozní podmínky zařízení na straně 6
• Krok 4: View Časování I/O v sestavě datového listu na straně 6

Krok 1: Syntéza klopného obvodu pro cílové zařízení Intel FPGA

Chcete-li definovat a syntetizovat minimální logiku klopného obvodu pro generování počátečních časovacích dat I/O, postupujte podle těchto kroků:

1. Vytvořte nový projekt v softwaru Intel Quartus Prime Pro Edition verze 19.3.
2. Klepněte na Přiřazení ➤ Zařízení, zadejte rodinu cílového zařízení a Cílové zařízení. Napřampvyberte AGFA014R24 Intel Agilex™ FPGA.
3. Klikněte File ➤ Nový a vytvořte blokový diagram/schéma File.
4. Chcete-li přidat součásti do schématu, klepněte na tlačítko Symbol Tool.
   
5. V části Název zadejte DFF a klepněte na tlačítko OK. Kliknutím v Editoru bloků vložte symbol DFF.
6. Opakujte kroky 4 na stránce 4 až 5 na stránce 5 a přidejte vstupní pin Input_data, vstupní pin Clock a výstupní pin Output_data.
7. Chcete-li připojit kolíky k DFF, klikněte na tlačítko nástroje Orthogonal Node Tool a poté nakreslete drátěné čáry mezi kolíkem a symbolem DFF.
   
8. Chcete-li syntetizovat DFF, klepněte na Zpracování ➤ Start ➤ Spustit analýzu a syntézu. Synthesis generuje minimální návrhový netlist potřebný k získání I/O časovacích dat.

Krok 2: Definujte I/O standard a umístění pinů

Konkrétní umístění kolíků a standard I/O, které přiřadíte kolíkům zařízení, ovlivňují hodnoty parametrů časování. Chcete-li přiřadit standardní I/O pin a omezení umístění, postupujte takto:

1. Klepněte na Přiřazení ➤ Plánovač připnutí.
2. Přiřaďte umístění kolíku a standardní omezení I/O podle vašeho návrhu
   Specifikace. Zadejte hodnoty Název uzlu, Směr, Umístění a Standardní I/O pro kolíky v návrhu v tabulce Všechny kolíky. Případně přetáhněte názvy uzlů do balíčku Pin Planner view.

   
3. Chcete-li návrh zkompilovat, klepněte na Zpracování ➤ Spustit kompilaci. Kompilátor generuje informace o časování I/O během úplné kompilace.

Související informace

• Definice I/O standardů
•  Správa I/O pinů zařízení

Krok 3: Zadejte provozní podmínky zařízení

Chcete-li po úplné kompilaci aktualizovat netlist časování a nastavit provozní podmínky pro analýzu časování, postupujte takto:

1. Klepněte na Nástroje ➤ Timing Analyzer.
2. V podokně úloh poklepejte na Update Timing Netlist. Časovací netlist se aktualizuje s úplnými informacemi o načasování kompilace, které zohledňují vaše omezení pinů.
   
3. V části Nastavit provozní podmínky vyberte jeden z dostupných modelů časování, například model Slow vid3 100C nebo Fast vid3 100C Model.

   

Krok 4: View Časování I/O v sestavě datového listu

Vygenerujte sestavu datového listu v nástroji Timing Analyzer do view hodnoty parametrů časování.

1. V nástroji Timing Analyzer klepněte na položky Sestavy ➤ Datový list ➤ Datový list sestavy.
2. Klepněte na tlačítko OK.

   
   Sestavy Časy nastavení, Časy podržení a Časy výstupů se zobrazí ve složce Sestava datového listu v podokně Sestava.

3. Klikněte na každý přehled view hodnoty parametrů Rise and Fall.
4. Pro konzervativní přístup k časování zadejte maximální absolutní hodnotu

Example 1. Určení parametrů časování I/O ze sestavy datového listu 

V následujícím example Časy nastavení hlásí, doba poklesu je větší než doba náběhu, proto tSU=tfall.

V následujícím example Hold Times report, absolutní hodnota doby poklesu je větší než absolutní hodnota doby náběhu, proto tH=tfall.

V následujícím example Hlášení Clock to Output Times, absolutní hodnota doby poklesu je větší než absolutní hodnota doby náběhu, proto tCO=tfall.

Související informace

• Návod k rychlému spuštění analyzátoru časování
• Uživatelská příručka Intel Quartus Prime Pro Edition: Timing Analyzer
• Jak na video: Úvod do analyzátoru časování

Skriptované generování časovacích dat I/O

Skript Tcl můžete použít ke generování informací o časování I/O s použitím uživatelského rozhraní softwaru Intel Quartus Prime nebo bez něj. Skriptovaný přístup generuje textová data časových parametrů I/O pro podporované I/O standardy.

Poznámka: Skriptovaná metoda je dostupná pouze pro platformy Linux*.
Chcete-li vygenerovat informace o časování I/O, které odrážejí více I/O standardů pro zařízení Intel Agilex, Intel Stratix® 10 a Intel Arria® 10, postupujte takto:

1. Stáhněte si příslušný archiv projektu Intel Quartus Prime file pro vaši cílovou rodinu zařízení:
   • Zařízení Intel Agilex — https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_agilex_latest.qar
   • Zařízení Intel Stratix 10— https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_stratix10.qar
   • Zařízení Intel Arria 10— https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_arria10.qar
2. Chcete-li obnovit archiv projektu .qar, spusťte software Intel Quartus Prime Pro Edition a klikněte na Projekt ➤ Obnovit archivovaný projekt. Případně spusťte následující ekvivalent příkazového řádku bez spuštění GUI:
   

   quartus_sh --restore file>

   The io_timing__restored adresář nyní obsahuje podsložku qdb a různé files.

3. Chcete-li skript spustit pomocí nástroje Intel Quartus Prime Timing Analyzer, spusťte následující příkaz:
   

   quartus_sta –t .tcl

   Počkejte na dokončení. Spuštění skriptu může vyžadovat 8 hodin nebo více, protože každá změna standardu I/O nebo umístění pinů vyžaduje rekompilaci návrhu.
4. Na view hodnoty parametru časování, otevřete vygenerovaný text fileje v načasování_files, s názvy jako timing_tsuthtco___.txt.
   timing_tsuthtco_ _ _ .txt.

Související informace

• Skriptování příkazového řádku
• ::QUARTUS::STA Tcl Balíček

AN 775: Generování počátečních I/O časovacích dat Historie revizí dokumentu

Verze dokumentu	Verze Intel Quartus Prime	Změny
2019.12.08	19.3	Upravený název, aby odrážel obsah. Přidána podpora pro Intel Stratix 10 a Intel Agilex FPGA. Do toku byla přidána čísla kroků. Přidány diagramy parametrů časování. Aktualizované snímky obrazovky, aby odrážely nejnovější verzi. Aktualizovány odkazy na související dokumenty. Použité nejnovější konvence pojmenování a stylu produktů.
2016.10.31	16.1	První veřejné vydání.

Dokumenty / zdroje

intel AN 775 Generování počátečních I/O časovacích dat [pdfUživatelská příručka AN 775 Generování počátečních IO časovacích dat, AN 775, Generování počátečních IO časovacích dat, počátečních IO časovacích dat, časovacích dat

Reference

• Uživatelská příručka