Intel UG-20094 Cyclone 10 GX Native Fixed Point DSP IP Core
Корисничко упатство за Intel® Cyclone® 10 GX Native Fixed Point DSP IP Core
Intel Cyclone® 10 GX Native Fixed Point DSP IP јадрото инстанцира и контролира еден блок Intel Cyclone 10 GX со променлива прецизна дигитална обработка на сигнали (DSP). Cyclone 10 GX Native Fixed Point DSP IP-јадрото е достапно само за уредите Intel Cyclone 10 GX.
Циклон 10 GX функционален блок дијаграм со фиксна точка DSP IP Core
Поврзани информации
Вовед во Intel FPGA IP јадра.
Cyclone 10 GX Native Fixed Point DSP IP Основни карактеристики
Cyclone 10 GX Native Fixed Point DSP IP-јадрото ги поддржува следните карактеристики:
- Операциите за множење со високи перформанси, оптимизирани за моќност и целосно регистрирани операции
- Должина на зборови од 18 и 27 бити
- Два множители 18 × 19 или еден множител 27 × 27 по блок DSP
- Вграден регистер за собирање, одземање и 64-битна двојна акумулација за комбинирање на резултатите од множењето
- Каскаден 19-битен или 27-битен кога пред-содавачот е оневозможен и каскаден 18-битен кога пред-содавачот се користи за да се формира линијата за одложување допир за апликација за филтрирање
- Каскадна 64-битна излезна магистрала за ширење на излезните резултати од еден блок до следниот блок без надворешна логичка поддршка
- Поддржан тврд пред-содавач во 19-битни и 27-битни режими за симетрични филтри
- Внатрешна регистерска банка на коефициент и во 18-битен и 27-битен режим за имплементација на филтер
- 18-битни и 27-битни филтри за систолен конечен импулсен одговор (FIR) со дистрибуиран излезен собирач
Почеток
Ова поглавје дава општо заview на протокот на дизајн на јадрото Intel FPGA IP за да ви помогне брзо да започнете со јадрото Cyclone 10 GX Native Fixed Point DSP IP. Intel FPGA IP библиотеката е инсталирана како дел од процесот на инсталација на Intel Quartus® Prime. Можете да изберете и параметриизирате кое било јадро на Intel FPGA IP од библиотеката. Интел обезбедува интегриран уредувач на параметри кој ви овозможува да го приспособите јадрото на Intel FPGA DSP IP за поддршка на широк спектар на апликации. Уредувачот на параметри ве води низ поставувањето на вредностите на параметрите и изборот на опционални порти.
Поврзани информации
- Вовед во Intel FPGA IP јадра
Обезбедува општи информации за сите Intel FPGA IP-јадра, вклучувајќи параметриза, генерирање, надградба и симулирање на IP-јадра. - Креирање скрипти за симулација на независна од верзијата и дизајнер на платформа (стандардни).
Креирајте скрипти за симулација за кои не се потребни рачни ажурирања за надградба на софтвер или IP верзија. - Најдобри практики за управување со проекти
Насоки за ефикасно управување и преносливост на вашиот проект и IP files.
Cyclone 10 GX Native Fixed Point DSP IP Core Parameter Settings
Можете да го приспособите јадрото на Cyclone 10 GX Native Fixed Point DSP IP со специфицирање на параметрите користејќи го уредувачот на параметри во софтверот Intel Quartus Prime.
Картичка за режим на работа
| Параметар | Параметар генериран IP | Вредност | Опис |
| Ве молиме изберете го режимот на работа | операција_режим | m18×18_full m18×18_sumof2 m18×18_plus36 m18×18_systolic m27×27 | Изберете го саканиот оперативен режим. |
| Конфигурација на мултипликатор | |||
| Формат на претставување за горниот множител x операнд | потпишан_макс | потпишан непотпишан | Наведете го форматот на претставување за горниот множител x операнд. |
| Параметар | Параметар генериран IP | Вредност | Опис |
| Формат на претставување за операндот на горниот множител y | потпишан_мај | потпишан непотпишан | Наведете го форматот на претставување за операндот на горниот множител y. |
| Формат на претставување за долниот множител x операнд | signed_mbx | потпишан непотпишан | Наведете го форматот на претставување за долниот множител x операнд. |
| Формат на претстава за долниот множител y операнд | signed_mby | потпишан непотпишан | Наведете го форматот на претставување за долниот множител y операнд.
Секогаш изберете непотпишан за m18×18_plus36 . |
| Овозможете „под“ порта | enable_sub | бр Да | Изберете Да да се овозможи
под-порта. |
| Регистрирајте го влезот „sub“ на мултипликаторот | под_часовник | бр Часовник0 Часовник1 Часовник2 | Изберете Часовник 0, Часовник 1, или Часовник 2 за да се овозможи и одреди влезниот часовник сигнал за подвлезен регистар. |
| Влезна каскада | |||
| Овозможете влезна каскада за внесување „ay“. | ay_use_scan_in | бр Да | Изберете Да за да се овозможи влезен каскаден модул за ay внесување податоци.
Кога ќе го овозможите влезниот каскаден модул, јадрото на Cyclone 10 GX Native Fixed Point DSP IP ги користи влезните сигнали за скенирање како влезни наместо ay влезни сигнали. |
| Овозможете влезна каскада за внесување „по“. | by_use_scan_in | бр Да | Изберете Да за да се овозможи влезен каскаден модул за преку внесување податоци.
Кога ќе го овозможите влезниот каскаден модул, јадрото Cyclone 10 GX Native Fixed Point DSP IP ги користи влезните ay сигнали како влезни наместо влезни сигнали. |
| Овозможете податоци за доцнење на регистарот | одложување_скенирање_надвор | бр Да | Изберете Да за да се овозможи одложен регистар помеѓу ay и by влезните регистри.
Оваа функција не е поддржана во m18×18_plus36 и m27x27 оперативен режим. |
| Параметар | Параметар генериран IP | Вредност | Опис |
| Овозможи податоци со одложено регистрирање | доцнење_скенирање_од_од | бр Да | Изберете Да за да се овозможи регистер за одложување помеѓу влезните регистри и излезната магистрала за скенирање.
Оваа функција не е поддржана во m18×18_plus36 и m27x27 оперативен режим. |
| Овозможи порта за скенирање | gui_scanout_enable | бр Да | Изберете Да да се овозможи
скенирање излез автобус. |
| Ширина на излезната магистрала за „скенирање“. | scan_out_width | 1–27 | Наведете ја ширината на
скенирање излез автобус. |
| Конфигурација на податоци „x“. | |||
| ширина на влезната магистрала „секира“. | ширина_секира | 1–27 | Наведете ја ширината на
влезен автобус со секира.1) |
| Регистрирајте го влезот „секира“ на мултипликаторот | секира_часовник | бр Часовник0 Часовник1 Часовник2 | Изберете Часовник 0, Часовник 1, или Часовник 2 за да се овозможи и специфицира влезниот такт-сигнал за влезниот регистар на секира.
Регистарот за внесување секира не е достапен ако поставите извор на операндот „секира“. до "коеф". |
| Ширина на влезната магистрала „bx“. | bx_width | 1–18 | Наведете ја ширината на
bx влезна магистрала.1) |
| Регистрирајте го влезот 'bx' на мултипликаторот | bx_clock | бр Часовник0 Часовник1 Часовник2 | Изберете Часовник 0, Часовник 1, или Часовник 2 за да се овозможи и одреди влезниот часовник сигнал за влезен регистар bx.
bx влезен регистар не е достапен ако поставите 'bx' операнд извор до "коеф". |
| Конфигурација на податоци 'y' | |||
| „ај“ или „скенирање“ ширина на магистралата | ay_scan_in_width | 1–27 | Наведете ја ширината на влезната магистрала ay или scanin.(1) |
| Регистрирајте го влезот „ay“ или внесете „скенирање“ на мултипликаторот | ay_scan_in_clock | бр Часовник0 Часовник1 Часовник2 | Изберете Часовник 0, Часовник 1, или Часовник 2 за да се овозможи и одреди влезниот часовник сигнал за ay или scanin влезен регистар. |
| „со“ ширина на влезната магистрала | by_width | 1–19 | Наведете ја ширината на со влезна магистрала.1) |
| Параметар | Параметар генериран IP | Вредност | Опис |
| Регистрирајте го влезот „од“ на мултипликаторот | by_clock | бр Часовник0 Часовник1 Часовник2 | Изберете Часовник 0, Часовник 1, или Часовник 2 за да се овозможи и одреди влезниот часовник сигнал за by или scanin
влезен регистар.(1) |
| Излезен „резултат“ конфигурација | |||
| Ширина на излезната магистрала „резулта“. | резултат_а_ширина | 1–64 | Наведете ја ширината на
резултат на излезната магистрала. |
| Ширина на излезната магистрала „резултатб“. | резултат_б_ширина | 1–64 | Наведете ја ширината на излезната магистрала за резултати. resultb е достапен само кога се користи operation_mode m18×18_полна. |
| Користете излезен регистар | излезен_часовник | бр Часовник0 Часовник1 Часовник2 | Изберете Часовник 0, Часовник 1, или Часовник 2 за да се овозможи и одреди влезниот такт-сигнал за регистрите за резултати и резултати. |
Таб пред-содавач
| Параметар | Параметар генериран IP | Вредност | Опис |
| „ај“ операнд извор | operand_source_may | влезен читач | Наведете го изворот на операндот за ay влез. Изберете читач за да се овозможи модул за пред-содавач за горниот множител. Поставките за ay и според извор на операнд мора да бидат исти. |
| „од“ извор на операнд | operand_source_mby | влезен читач | Наведете го изворот на операндот за преку влез. Изберете читач за да се овозможи пред-собирач модул за долен множител. Поставките за ay и според извор на операнд мора да бидат исти. |
| Поставете операција за пред-собирање на одземање | читач_одзема_а | бр Да | Изберете Да да се определи операцијата за одземање за модулот пред-собирач за горниот множител. Поставките за пред-содавачот за горниот и долниот мултипликатор мора да бидат исти. |
| Поставете ја операцијата пред-собирач b на одземање | preadder_subtract_b | бр Да | Изберете Да да се определи операцијата за одземање за модулот за пред-собирач за долниот множител. Поставките за пред-содавачот за горниот и долниот мултипликатор мора да бидат исти. |
| Конфигурација на податоци 'z' | |||
| Ширина на влезната магистрала „az“. | az_width | 1–26 | Наведете ја ширината на влезната магистрала az.1) |
| Регистрирајте го влезот „az“ на множителот | az_clock | бр Часовник0 Часовник1 Часовник2 | Изберете Часовник 0, Часовник 1, или Часовник 2 за да се овозможи и одреди влезниот часовник сигнал за az влезните регистри. Поставките на часовникот за ay и az влезните регистри мора да бидат исти. |
| Ширина на влезната магистрала „bz“. | bz_width | 1–18 | Наведете ја ширината на влезната магистрала bz.1) |
| Регистрирајте го влезот „bz“ на мултипликаторот | bz_clock | бр Часовник0 Часовник1 Часовник2 | Изберете Часовник 0, Часовник 1, или Часовник 2 за да се овозможи и одреди влезниот часовник сигнал за влезните регистри bz. Поставките на часовникот за влезните регистри by и bz мора да бидат исти. |
Таб за внатрешен коефициент
| Параметар | Параметар генериран IP | Вредност | Опис |
| извор на операндот „секира“. | операнд_извор_макс | внесување коефициент | Наведете го изворот на операндот за влезната магистрала со секира. Изберете коефициент за да се овозможи модул за внатрешен коефициент за горниот множител.
Изберете бр за Регистрирајте го влезот „секира“ на мултипликаторот параметар кога ќе ја вклучите функцијата за внатрешен коефициент. |
| Параметар | Параметар генериран IP | Вредност | Опис |
| Поставките за ax и bx операнд изворот мора да бидат исти. | |||
| 'bx' операнд извор | операнд_извор_mbx | внесување коефициент | Наведете го изворот на операндот за влезната магистрала bx. Изберете коефициент за да се овозможи модул за внатрешен коефициент за горниот множител.
Изберете бр за Регистрирајте го влезот 'bx' на мултипликаторот параметар кога ќе ја вклучите функцијата за внатрешен коефициент. Поставките за ax и bx операнд изворот мора да бидат исти. |
| Конфигурација на влезен регистар на 'coefsel' | |||
| Регистрирајте го влезот „coefsela“ на мултипликаторот | коефициент_сел_часовник | бр Часовник0 Часовник1 Часовник2 | Изберете Часовник 0, Часовник 1, или Часовник 2 за да се овозможи и одреди влезниот такт-сигнал за coefsela влезните регистри. |
| Регистрирајте го влезот „coefselb“ на мултипликаторот | коефициент_сел_б_часовник | бр Часовник0 Часовник1 Часовник2 | Изберете Часовник 0, Часовник 1, или Часовник 2 за да се овозможи и одреди влезниот такт сигнал за coefselb влезните регистри. |
| Конфигурација на коефициент на складирање | |||
| коефициент_а_0–7 | коефициент_а_0–7 | Цел број | Наведете ги вредностите на коефициентот за влезната магистрала со секира.
За 18-битен режим на работа, максималната влезна вредност е 218 – 1. За 27-битна работа, максималната вредност е 227 – 1. |
| коефициент_б_0–7 | коефициент_б_0–7 | Цел број | Наведете ги вредностите на коефициентот за влезната магистрала bx. |
Таб на акумулатор/излезен каскада
| Параметар | Параметар генериран IP | Вредност | Опис |
| Овозможете порта „акумулира“. | овозможи_акумулира | бр Да | Изберете Да да се овозможи
акумулаторска порта. |
| Овозможете „негира“ порта | enable_negate | бр Да | Изберете Да да се овозможи
негира пристаниште. |
| Овозможете порта „loadconst“. | enable_loadconst | бр Да | Изберете Да да се овозможи
loadconst порта. |
| Регистрирајте го влезот „акумулира“ на акумулаторот | акумулира_часовник | бр Часовник0 Часовник1 Часовник2 | Изберете Часовник 0 , Часовник 1, или Часовник 2 за да се овозможи и одреди влезниот такт сигнал за акумулираните влезни регистри. |
| Параметар | Параметар генериран IP | Вредност | Опис |
| Регистрирајте го влезот „loadconst“ на акумулаторот | load_const_clock | бр Часовник0 Часовник1 Часовник2 | Изберете Часовник 0, Часовник 1, или Часовник 2 за да се овозможи и одреди влезниот такт сигнал за влезните регистри loadconst. |
| Регистрирајте го влезот „негира“ на единицата за собирање | негира_часовник | бр Часовник0 Часовник1 Часовник2 | Изберете Часовник 0, Часовник 1, или Часовник 2 за да се овозможи и одреди влезниот такт-сигнал за негираните влезни регистри. |
| Овозможи двоен акумулатор | enable_double_accum | бр Да | Изберете Да за да се овозможи функцијата за двоен акумулатор. |
| N вредност на претходно поставената константа | load_const_value | 0 – 63 | Наведете ја претходно поставената константна вредност.
Оваа вредност може да биде 2N каде N е претходно поставената константна вредност. |
| Овозможи порта за синџир | use_chainadder | бр Да | Изберете Да за да се овозможи излезниот каскаден модул и влезната магистрала на синџирот.
Функцијата за излезна каскада не е поддржана во m18×18_полна режим на работа. |
| Овозможи порта за поврзување со синџир | gui_chainout_enable | бр Да | Изберете Да за да се овозможи излезната магистрала со синџир. Функцијата за излезна каскада не е поддржана во
m18×18_полна режим на работа. |
Таб за цевководи
| Параметар | Параметар генериран IP | Вредност | Опис |
| Додајте влезен цевководен регистар на влезниот податочен сигнал (x/y/z/coefsel) | влезен_цевковод_часовник | бр Часовник0 Часовник1 Часовник2 | Изберете Часовник 0, Часовник 1, или Часовник 2 за да се овозможи и одреди влезниот такт-сигнал за влезните регистри на x, y, z, coefsela и coefselb на гасоводот. |
| Додајте влезен цевководен регистар на податочниот сигнал „sub“. | под_цевковод_часовник | бр Часовник0 Часовник1 Часовник2 | Изберете Часовник 0, Часовник 1, или Часовник 2 за да се овозможи и одреди влезниот такт-сигнал за влезниот регистар на подцевководот. (2) |
| Додајте влезен гасоводен регистар на податочниот сигнал „акумулира“. | accum_pipeline_clock | бр Часовник0 Часовник1 Часовник2 | Изберете Часовник 0, Часовник 1, или Часовник 2 за да се овозможи и одреди влезниот часовник сигнал за акумулираниот влезен регистар на гасоводот.2) |
| Додадете влезен цевководен регистар на податочниот сигнал „loadconst“. | load_const_pipeline_clock | бр Часовник0 Часовник1 Часовник2 | Изберете Часовник 0, Часовник 1, или Часовник 2 за да се овозможи и одреди влезниот такт-сигнал за влезниот регистар на цевководи loadconst.2) |
| Додадете влезен цевководен регистар на податочниот сигнал „негира“. | negate_pipeline_clock | бр Часовник0 Часовник1 Часовник2 | Изберете Часовник 0, Часовник 1, или Часовник 2 за да се овозможи и одреди влезниот такт-сигнал за влезниот регистар на цевководот негира.2) |
Максимална ширина на влезни податоци по режим на работа
Можете да ја прилагодите ширината на податоците за влезовите x, y и z како што е наведено во табелата.
Сите влезни регистри на гасоводот за динамички контролни сигнали мора да го имаат истото поставување на часовникот.
| Режим на работа | Максимална ширина на влезни податоци | |||||
| ax | ay | az | bx | by | bz | |
| Без пред-собирач или внатрешен коефициент | ||||||
| m18×18_полна | 18 (потпишан)
18 (непотпишан) |
19 (потпишан)
18 (непотпишан) |
Не се користи | 18 (потпишан)
18 (непотпишан) |
19 (потпишан)
18 (непотпишан) |
Не се користи |
| m18×18_sumof2 | ||||||
| m18×18_систолен | ||||||
| m18×18_plus36 | ||||||
| m27×27 | 27 (потпишан)
27 (непотпишан) |
Не се користи | ||||
| Само со функција за пред-содавач | ||||||
| m18×18_полна | 18 (потпишан)
18 (непотпишан) |
|||||
| m18×18_sumof2 | ||||||
| m18×18_систолен | ||||||
| m27×27 | 27 (потпишан)
27 (непотпишан) |
26 (потпишан)
26 (непотпишан) |
Не се користи | |||
| Само со функција за внатрешен коефициент | ||||||
| m18×18_полна | Не се користи | 19 (потпишан)
18 (непотпишан) |
Не се користи | 19 (потпишан)
18 (непотпишан) |
Не се користи | |
| m18×18_sumof2 | ||||||
| m18×18_систолен | ||||||
| m27×27 | 27 (потпишан)
27 (непотпишан) |
Не се користи | ||||
Функционален опис
Cyclone 10 GX Native Fixed Point DSP IP-јадрото се состои од 2 архитектури; 18 × 18 множење и 27 × 27 множење. Секоја инстанција на IP-јадрото Cyclone 10 GX Native Fixed Point DSP генерира само 1 од 2-те архитектури во зависност од избраните оперативни режими. Можете да овозможите изборни модули на вашата апликација.
Поврзани информации
Променливи прецизни DSP блокови во поглавје Intel Cyclone 10 GX Devices, Intel Cyclone 10 GX Core Fabric и прирачник за општа намена I/Os.
Оперативни режими
Cyclone 10 GX Native Fixed Point DSP IP-јадрото поддржува 5 оперативни режими:
- Целосниот режим 18 × 18
- Режим 18 × 18 Збир од 2
- Режимот 18 × 18 плус 36
- Систолен режим 18 × 18
- Режим 27 × 27
Целосниот режим 18 × 18
Кога е конфигуриран како целосен режим 18 × 18, јадрото на IP IP на Cyclone 10 GX со фиксна точка работи како две независни 18 (потпишани/непотпишани) × 19 (потпишани) или 18
(потпишан/непотпишан) × 18 (непотпишан) множители со 37-битен излез. Овој режим ги применува следните равенки:
- resulta = секира * ај
- resultb = bx * од
Архитектура на целосен режим 18 × 18
Режим 18 × 18 Збир од 2
Во 18 × 18 Збир од 2 режими, јадрото на IP IP на Cyclone 10 GX со фиксна точка ги овозможува горните и долните множители и генерира резултат од собирање или одземање помеѓу 2-те множители. Под-динамичкиот контролен сигнал контролира собирач за извршување на операциите за собирање или одземање. Резултирачката излезна ширина на јадрото DSP IP на Cyclone 10 GX Native Fixed Point може да поддржи до 64 бита кога ќе овозможите акумулатор/излезна каскада. Овој режим ја применува равенката на resulta =[±(ax * ay) + (bx * by)].
18 × 18 Збир на архитектура во 2 режими
Режимот 18 × 18 плус 36
Кога е конфигуриран како режим 18 × 18 Plus 36, јадрото Cyclone 10 GX Native Fixed Point DSP IP го овозможува само горниот мултипликатор. Овој режим ја применува равенката на resulta = (ax * ay) + concatenate (bx[17:0],by[17:0]).
Архитектурата на 18 × 18 плус 36 режими
Мора да го поставите форматот Претставување за долните множители y операнд на непотпишан кога го користите овој режим. Кога влезната магистрала е помала од 36-битна во овој режим, од вас се бара да ја дадете потребната потпишана екстензија за да го пополните 36-битниот влез.
Користење помалку од 36-битен операнд во 18 × 18 плус 36 режим
Овој ексampЛе покажува како да го конфигурирате јадрото Cyclone 10 GX Native Fixed Point DSP IP да користи оперативен режим 18 × 18 Plus 36 со потпишан 12-битен влезен податок од 101010101010 (бинарен) наместо 36-битен операнд.
- Поставете го Форматот на претставување за долниот множител x операнд: на потпишан.
- Поставете го Форматот на претстава за долниот множител y операнд: на непотпишан.
- Поставете ја ширината на влезната магистрала „bx“ на 18.
- Поставете ја ширината на влезната магистрала „by“ на 18.
- Обезбедете податоци за „111111111111111111“ во влезната магистрала bx.
- Обезбедете податоци за „111111101010101010“ со влезна магистрала.
Систолен режим 18 × 18
Во 18 × 18 систолни оперативни режими, јадрото Cyclone 10 GX Native Fixed Point DSP IP ги овозможува горните и долните мултипликатори, влезен систолен регистар за горниот мултипликатор и синџир систолен регистар за синџирот во влезните сигнали. Кога ќе овозможите излезна каскада, овој режим поддржува излезна ширина од 44 бита. Кога ќе ја вклучите функцијата акумулатор без излезна каскада, можете да ја конфигурирате ширината на резултатот на 64 бита.
Архитектура на систолен режим 18 × 18
Режим 27 × 27
Кога е конфигуриран како режими 27 × 27, јадрото на IP IP на Cyclone 10 GX со фиксна точка овозможува множител 27(потпишан/непотпишан) × 27(потпишан/непотпишан). Излезната магистрала може да поддржи до 64 бита со вклучена акумулатор/излезна каскада. Овој режим ја применува равенката на resulta = ax * ay.
Архитектура на режим 27 × 27
Изборни модули
Опционалните модули достапни во Cyclone 10 GX Native Fixed Point DSP IP Core се:
- Влезна каскада
- Пред-содавачи
- Внатрешен коефициент
- Акумулатор и излезна каскада
- Регистри на цевководи
Влезна каскада
Влезната каскада е поддржана на ay и со влезна магистрала. Кога ќе поставите Овозможи влезна каскада за влезот „ay“ на Да, јадрото на IP IP на Cyclone 10 GX со фиксна точка DSP ќе зема влезови од влезните сигнали за скенирање наместо од влезната магистрала ay. Кога ќе поставите Овозможи влезна каскада за влез „од“ на Да, јадрото на IP IP на Cyclone 10 GX со фиксна точка ќе зема влезови од ay влезната магистрала наместо од влезната магистрала.
Се препорачува да се овозможат влезните регистри за ay и/или до секогаш кога е овозможена влезната каскада за исправноста на апликацијата.
Можете да овозможите регистрите за одложување да одговараат на барањето за доцнење помеѓу влезниот и излезниот регистар. Во јадрото има 2 регистри за одложување. Горниот регистер за одложување се користи за влезни порти ay или скенирање, додека долниот регистер за одложување се користи за излезни порти за скенирање. Овие регистри за одложување се поддржани во 18 × 18 целосен режим, 18 × 18 збирови од 2 режими и 18 × 18 систолни режими.
Пред-содавач
Пред-содавачот може да се конфигурира во следните конфигурации:
- Два независни 18-битни (потпишани/непотпишани) пред-содавачи.
- Еден 26-битен пред-содавач.
Кога ќе овозможите пред-собирач во режими за множење 18 × 18, ay и az се користат како влезна магистрала до горниот пред-собирач, додека by и bz се користат како влезна магистрала до долниот пред-собирач. Кога ќе овозможите пред-собирач во режим на множење 27 × 27, ay и az се користат како влезна магистрала до пред-собирачот. Пред-собирачот поддржува и операции за собирање и одземање. Кога се користат и двата пред-собирачи во ист блок DSP, тие мора да го делат истиот тип на операција (или собирање или одземање).
Внатрешен коефициент
Внатрешниот коефициент може да поддржува до осум константни коефициенти за множители во 18-битни и 27-битни режими. Кога ќе ја овозможите функцијата за внатрешен коефициент, ќе се генерираат две влезни магистрали за контрола на изборот на коефициентниот мултиплексер. Влезната магистрала coefsela се користи за избирање на предефинирани коефициенти за горниот множител и магистралата за внесување совет се користи за избор на претходно дефинираните коефициенти за долниот множител.
Внатрешното складирање коефициент не поддржува динамички контролирани вредности на коефициентите и потребно е надворешно складирање коефициент за да се изврши таква операција.
Акумулатор и излезна каскада
Модулот за акумулатор може да се овозможи да ги извршува следните операции:
- Операција за собирање или одземање
- Операција за пристрасно заокружување со константна вредност од 2N
- Акумулација со двоен канал
За динамично извршување на операцијата за собирање или одземање на акумулаторот, контролирајте го негираниот влезен сигнал. За пристрасно заокружување, можете да наведете и вчитате претходно поставена константа од 2N пред да се овозможи модулот за акумулатор со одредување цел број на вредноста N на параметарот на претходно поставената константа. Целиот број N мора да биде помал од 64. Можете динамички да ја овозможите или оневозможите употребата на претходно поставената константа со контролирање на сигналот loadconst. Оваа операција можете да ја користите како активно мешање на тркалезната вредност во патеката за повратни информации на акумулаторот. Вчитаната цена и акумулираната употреба на сигнал меѓусебно се исклучуваат.
Можете да го овозможите двојниот акумулаторски регистар користејќи го параметарот Овозможи двоен акумулатор за да изврши двојна акумулација. Модулот за акумулатор може да поддржува поврзување на повеќе DSP блокови за операции за собирање или одземање со овозможување на влезната порта за поврзување и излезната порта со синџир. Во систолниот режим 18 × 18, ќе се користат само 44-битни од влезната магистрала на синџирот и излезната магистрала од синџирот. Меѓутоа, сите 64-битни синџири во влезната магистрала мора да се поврзат со излезната магистрала со синџир-излез од претходниот блок DSP.
Регистар на цевководи
Cyclone 10 GX Native Fixed Point DSP IP-јадрото поддржува едно ниво на гасоводен регистар. Регистарот на гасоводот поддржува до три извори на такт и еден асинхрон јасен сигнал за ресетирање на регистрите на гасоводот. Постојат пет цевководни регистри:
- Регистар на магистрален гасовод за внесување податоци
- Регистар на цевководни сигнали за субдинамичка контрола
- го негира цевководниот регистар на динамички контролен сигнал
- акумулира динамички контролен сигнал гасоводен регистар
- loadconst динамички контролен цевководен регистар
Можете да изберете да ги овозможите сите регистри на магистралата за влез на податоци и гасоводот за динамички контролен сигнал да се регистрира независно. Сепак, сите овозможени регистри на цевководи мора да го користат истиот извор на часовник.
Шема за такт
Влезните, цевководните и излезните регистри во IP-јадрото на Cyclone 10 GX со фиксна точка DSP поддржува три извори/овозможувања на часовникот и две асинхрони бришења. Сите влезни регистри користат aclr[0] и сите цевководни и излезни регистри користат aclr[1]. Секој тип на регистер може да избере еден од трите извори на часовник и сигнали за овозможување на часовникот. Кога ќе го конфигурирате јадрото Cyclone 10 GX Native Fixed Point DSP IP на систолниот режим на работа 18 × 18, софтверот Intel Quartus Prime ќе ги постави влезниот систолен регистар и изворот на часовник на систолниот регистар на синџирот на истиот извор на часовник како и излезниот регистар внатрешно.
Кога ќе ја вклучите функцијата за двоен акумулатор, софтверот Intel Quartus Prime ќе го постави изворот на часовникот со двојниот регистар на акумулатор на истиот извор на часовник како и внатрешен излезниот регистар.
Ограничувања на шемата за такт
Ова јазиче ги прикажува ограничувањата што мора да ги примените за сите шеми за тактирање на регистрите.
| Состојба | Ограничување |
| Кога е овозможен пред-содавачот | Изворот на часовникот за ay и az влезните регистри мора да биде ист. |
| Изворот на часовникот за влезните регистри by и bz мора да биде ист. | |
| Кога се овозможени цевководните регистри | Изворот на часовникот за сите регистри на цевководи мора да биде ист. |
| Кога некој од влезните регистри за динамички контролни сигнали | Изворот на часовникот за влезните регистри за sub, accumulate, loadconst и negate мора да биде ист. |
Циклон 10 GX Основни сигнали за IP со фиксна точка DSP
Следната слика ги прикажува влезните и излезните сигнали на јадрото Cyclone 10 GX Native Fixed Point DSP IP.
Циклон 10 GX Основни сигнали за IP со фиксна точка DSP
Сигнали за внесување податоци
| Име на сигналот | Тип | Ширина | Опис |
| секира[] | Влез | 27 | Внесете магистрала за податоци до горниот мултипликатор. |
| дај[] | Влез | 27 | Внесете магистрала за податоци до горниот мултипликатор.
Кога е овозможен пред-содавач, овие сигнали се служат како влезни сигнали до горниот пред-содавач. |
| аз[] | Влез | 26 | Овие сигнали се влезни сигнали до горниот пред-содавач.
Овие сигнали се достапни само кога е овозможен пред-содавачот. Овие сигнали не се достапни во m18×18_plus36 оперативен режим. |
| bx[] | Влез | 18 | Внесете магистрала за податоци до долниот мултипликатор.
Овие сигнали не се достапни во m27×27 оперативен режим. |
| од[] | Влез | 19 | Внесете магистрала за податоци до долниот мултипликатор.
Кога е овозможен пред-содавач, овие сигнали служат како влезни сигнали до долниот пред-содавач. Овие сигнали не се достапни во m27×27 оперативен режим. |
| bz[] | Влез | 18 | Овие сигнали се влезни сигнали до долниот пред-содавач. Овие сигнали се достапни само кога е овозможен пред-содавачот. Овие сигнали не се достапни во m27×27 и m18×18_plus36 оперативни режими. |
Сигнали за излез на податоци
| Име на сигналот | Тип | Ширина | Опис |
| резултат[] | Излез | 64 | Излезна магистрала за податоци од горниот мултипликатор.
Овие сигнали поддржуваат до 37 бита за m18×18_полна оперативен режим. |
| резултатb[] | Излез | 37 | Излезна магистрала за податоци од долниот мултипликатор.
Овие сигнали се достапни само во m18×18_полна оперативен режим. |
Часовник, Овозможи и Избриши сигнали
| Име на сигналот | Тип | Ширина | Опис |
| clk[] | Влез | 3 | Влезни сигнали на часовникот за сите регистри.
Овие такт сигнали се достапни само ако некој од влезните регистри, цевководните регистри или излезниот регистар е поставен на Часовник 0, Часовник 1, или Часовник 2. • clk[0] = Часовник 0 • clk[1] = Часовник 1 • clk[2] = Часовник 2 |
| ена[] | Влез | 3 | Овозможи часовник за clk[2:0]. Овој сигнал е активен-Висок.
• ena[0] е за Часовник 0 • ena[1] е за Часовник 1 • ena[2] е за Часовник 2 |
| aclr[] | Влез | 2 | Асинхрони јасни влезни сигнали за сите регистри. Овој сигнал е активен-Висок.
Користете aclr[0] за сите влезни регистри и употреба aclr[1] за сите цевководни регистри и излезниот регистар. Стандардно, овој сигнал е де-потврден. |
Динамички контролни сигнали
| Име на сигналот | Тип | Ширина | Опис |
| под | Влез | 1 | Влезен сигнал за додавање или одземање на излезот од горниот множител со излезот од долниот множител.
• Отстранете го овој сигнал за да ја одредите операцијата за додавање. • Поставете го овој сигнал за да ја одредите операцијата за одземање. Стандардно, овој сигнал е исклучен. Можете да го потврдите или отфрлите овој сигнал за време на траењето.3) |
| негира | Влез | 1 | Влезен сигнал за додавање или одземање на збирот на горните и долните множители со податоците од синџирните сигнали.
• Отстранете го овој сигнал за да ја одредите операцијата за додавање. • Поставете го овој сигнал за да ја одредите операцијата за одземање. Стандардно, овој сигнал е исклучен. Можете да го потврдите или отфрлите овој сигнал за време на траењето.3) |
| се акумулира | Влез | 1 | Влезен сигнал за овозможување или оневозможување на функцијата на акумулатор.
• Отстранете го овој сигнал за да ја исклучите функцијата на акумулатор. • Поставете го овој сигнал за да ја овозможите функцијата на акумулатор. Стандардно, овој сигнал е исклучен. Можете да го потврдите или отфрлите овој сигнал за време на траењето.3) |
| loadconst | Влез | 1 | Влезен сигнал за овозможување или оневозможување на функцијата константна оптоварување.
• Отстранете го овој сигнал за да ја оневозможите функцијата за константа на оптоварување. • Поставете го овој сигнал за да ја овозможите функцијата константна оптоварување. Стандардно, овој сигнал е исклучен. Можете да го потврдите или отфрлите овој сигнал за време на траењето.3) |
Сигнали за внатрешни коефициенти
| Име на сигналот | Тип | Ширина | Опис |
| coefsela[] | Влез | 3 | Сигнали за избор на влез за 8 вредности на коефициент дефинирани од корисникот за горниот множител. Вредностите на коефициентот се зачувуваат во внатрешната меморија и се специфицирани по параметри коефициент_а_0 до коефициент_а_7.
• coefsela[2:0] = 000 се однесува на коефициент_а_0 • coefsela[2:0] = 001 се однесува на коефициент_а_1 • coelsela[2:0] = 010 се однесува на коефициент_а_2 • … и така натаму. Овие сигнали се достапни само кога е овозможена функцијата за внатрешни коефициент. |
| coefselb[] | Влез | 3 | Сигнали за избор на влез за 8 вредности на коефициент дефинирани од корисникот за долниот множител. Вредностите на коефициентот се зачувуваат во внатрешната меморија и се специфицирани по параметри коефициент_б_0 до коефициент_б_7.
• coefselb[2:0] = 000 се однесува на коефициент_б_0 • coefselb[2:0] = 001 се однесува на коефициент_б_1 • coelselb[2:0] = 010 се однесува на коефициент_б_2 • … и така натаму. Овие сигнали се достапни само кога е овозможена функцијата за внатрешни коефициент. |
Влезни каскадни сигнали
| Име на сигналот | Тип | Ширина | Опис |
| скенирање[] | Влез | 27 | Влезна магистрала за податоци за влезен каскаден модул.
Поврзете ги овие сигнали со сигналите за скенирање од претходното DSP јадро. |
| скенирање[] | Излез | 27 | Излезна магистрала за податоци на влезниот каскаден модул.
Поврзете ги овие сигнали со сигналите за скенирање на следното јадро на DSP. |
Излезни каскадни сигнали
| Име на сигналот | Тип | Ширина | Опис |
| синџир[] | Влез | 64 | Влезни податоци магистрала за излезна каскада модул.
Поврзете ги овие сигнали со синџирните сигнали од претходното DSP јадро. |
| синџир на синџир[] | Излез | 64 | Излезен податочен автобус на излезниот каскаден модул.
Поврзете ги овие сигнали со синџирните сигнали на следното јадро на DSP. |
Историја на ревизии на документи за циклонот 10 GX Native Fixed Point DSP IP Core User Guide
| Датум | Верзија | Промени |
| ноември 2017 година | 2017.11.06 | Почетно ослободување. |
Интел корпорација. Сите права се задржани. Intel, логото на Intel и другите ознаки на Intel се заштитни знаци на Intel Corporation или нејзините подружници. Интел гарантира изведба на своите FPGA и полупроводнички производи според тековните спецификации во согласност со стандардната гаранција на Intel, но го задржува правото да прави промени на сите производи и услуги во секое време без претходна најава. Интел не презема никаква одговорност или одговорност што произлегува од апликацијата или користењето на какви било информации, производ или услуга опишани овде, освен како што е изрично писмено договорено од Интел. На клиентите на Intel им се препорачува да ја добијат најновата верзија на спецификациите на уредот пред да се потпрат на какви било објавени информации и пред да направат нарачки за производи или услуги.
Други имиња и брендови може да се бараат како сопственост на други.
Документи / ресурси
 |
Intel UG-20094 Cyclone 10 GX Native Fixed Point DSP IP Core [pdf] Упатство за корисникот UG-20094 Cyclone 10 GX Native Fixed Point DSP IP Core, UG-20094, Cyclone 10 GX Native Fixed Point DSP IP IP, Native Fixed Point DSP IP Core, Fixed Point DSP IP IP Core, DSP IP Core |
