intel AN 775 Cynhyrchu Data Amseru I/O Cychwynnol

AN 775: Cynhyrchu Data Amseru Cychwynnol I/O ar gyfer FPGAs Intel

Gallwch gynhyrchu data amseru I/O cychwynnol ar gyfer dyfeisiau Intel FPGA gan ddefnyddio meddalwedd Intel® Quartus® Prime GUI neu orchmynion Tcl. Mae data amseru I/O cychwynnol yn ddefnyddiol ar gyfer cynllunio pin cynnar a dylunio PCB. Gallwch gynhyrchu data amseru cychwynnol ar gyfer y paramedrau amseru perthnasol canlynol i addasu'r gyllideb amseru dylunio wrth ystyried safonau I/O a gosod pin.

Tabl 1. Paramedrau Amseru I/O 

Paramedr Amseru	Disgrifiad
Amser gosod mewnbwn (tSU) Amser dal mewnbwn (tH)	tSU = pin mewnbwn i oedi cofrestr mewnbwn data + cofrestr mewnbwn micro setup amser - pin mewnbwn i fewnbwn oedi cloc gofrestr tH = - pin mewnbwn i oedi cofrestr mewnbwn data + cofrestr mewnbwn micro dal amser + pin mewnbwn i fewnbwn oedi cloc gofrestr
Oedi cloc i allbwn (tCO)	tCO = + pad cloc i oedi gofrestr allbwn + cofrestr allbwn oedi cloc-i-allbwn + gofrestr allbwn i allbwn pin oedi

Intel Gorfforaeth. Cedwir pob hawl. Mae Intel, logo Intel, a nodau Intel eraill yn nodau masnach Intel Corporation neu ei is-gwmnïau. Mae Intel yn gwarantu perfformiad ei gynhyrchion FPGA a lled-ddargludyddion i fanylebau cyfredol yn unol â gwarant safonol Intel, ond mae'n cadw'r hawl i wneud newidiadau i unrhyw gynhyrchion a gwasanaethau ar unrhyw adeg heb rybudd. Nid yw Intel yn cymryd unrhyw gyfrifoldeb nac atebolrwydd sy'n deillio o gymhwyso neu ddefnyddio unrhyw wybodaeth, cynnyrch neu wasanaeth a ddisgrifir yma ac eithrio fel y cytunwyd yn benodol yn ysgrifenedig gan Intel. Cynghorir cwsmeriaid Intel i gael y fersiwn ddiweddaraf o fanylebau dyfeisiau cyn dibynnu ar unrhyw wybodaeth gyhoeddedig a chyn archebu cynhyrchion neu wasanaethau.
*Gellir hawlio enwau a brandiau eraill fel eiddo eraill.

Mae cynhyrchu gwybodaeth amseru I/O gychwynnol yn cynnwys y camau canlynol:

• Cam 1: Syntheseiddio Flip-flop ar gyfer y Dyfais FPGA Target Intel ar dudalen 4
• Cam 2: Diffinio Lleoliadau Safonol I/O a Pinio ar dudalen 5
• Cam 3: Nodwch Amodau Gweithredu Dyfais ar dudalen 6
• Cam 4: View I/O Amseru yn y Daflen Ddata Adroddiad ar dudalen 6

Cam 1: Syntheseiddio Flip-flop ar gyfer y Dyfais FPGA Intel Target

Dilynwch y camau hyn i ddiffinio a syntheseiddio'r rhesymeg fflip-fflop leiaf i gynhyrchu data amseru I/O cychwynnol:

1. Creu prosiect newydd yn fersiwn meddalwedd Intel Quartus Prime Pro Edition 19.3.
2. Cliciwch Aseiniadau ➤ Dyfais , nodwch eich Teulu dyfais targed a dyfais Targed. Am gynample, dewiswch yr AGFA014R24 Intel Agilex ™ FPGA.
3. Cliciwch File ➤ Newydd a chreu Diagram Bloc/Sgematig File.
4. I ychwanegu cydrannau at y sgematig, cliciwch ar y botwm Offeryn Symbol.
   
5. O dan Enw, teipiwch DFF, ac yna cliciwch OK. Cliciwch yn y Golygydd Bloc i fewnosod y symbol DFF.
6. Ailadroddwch 4 ar dudalen 4 i 5 ar dudalen 5 i ychwanegu pin mewnbwn Input_data, pin mewnbwn Cloc, a phin allbwn Output_data.
7. I gysylltu'r pinnau â'r DFF, cliciwch ar y botwm Orthogonal Node Tool, ac yna tynnwch linellau gwifren rhwng y pin a'r symbol DFF.
   
8. I syntheseiddio'r DFF, cliciwch Prosesu ➤ Cychwyn ➤ Dechrau Dadansoddiad a Synthesis. Mae Synthesis yn cynhyrchu'r isafswm rhestr net dylunio sydd ei angen i gael Data amseru I/O.

Cam 2: Diffinio Lleoliadau Safonol I/O a Pin

Mae'r lleoliadau pin penodol a'r safon I / O rydych chi'n eu neilltuo i'r pinnau dyfais yn effeithio ar werthoedd paramedr amseru. Dilynwch y camau hyn i aseinio safon pin I/O a chyfyngiadau lleoliad:

1. Cliciwch Assignments ➤ Pin Planner.
2. Neilltuo lleoliad pin a chyfyngiadau safonol I / O yn ôl eich dyluniad
   manylebau. Rhowch y Nodau Enw, Cyfeiriad, Lleoliad, a gwerthoedd Safonol I/O ar gyfer y pinnau yn y dyluniad yn y daenlen All Pins. Fel arall, llusgwch enwau nodau i'r pecyn Pin Planner view.

   
3. I lunio'r dyluniad, cliciwch Prosesu ➤ Dechrau Llunio. Mae'r Crynhoydd yn cynhyrchu gwybodaeth amseru I/O yn ystod y cyfnod llawn.

Gwybodaeth Gysylltiedig

• I/O Diffiniad o'r Safonau
•  Pinnau I/O Dyfais Rheoli

Cam 3: Nodwch Amodau Gweithredu Dyfais

Dilynwch y camau hyn i ddiweddaru'r rhestr net amseru a gosod amodau gweithredu ar gyfer dadansoddi amseriad ar ôl ei llunio'n llawn:

1. Cliciwch Offer ➤ Dadansoddwr Amser.
2. Yn y cwarel Tasg, cliciwch ddwywaith ar Update Timing Netlist. Mae'r rhestr net amseru yn diweddaru gyda gwybodaeth amseru crynhoad llawn sy'n cyfrif am y cyfyngiadau pin a wnewch.
   
3. O dan Amodau Gweithredu Gosod, dewiswch un o'r modelau amseru sydd ar gael, megis Model vid3 100C Araf neu Fodel Cyflym vid3 100C.

   

Cam 4: View I/O Amseru yn Adroddiad y Daflen Ddata

Cynhyrchu Adroddiad y Daflen Ddata yn y Dadansoddwr Amseru i view gwerthoedd y paramedr amseru.

1. Yn y Dadansoddwr Amseru, cliciwch Adroddiadau ➤ Datasheet ➤ Adroddiad Datasheet.
2. Cliciwch OK.

   
   Mae adroddiadau Setup Times, Hold Times, a Clock to Output Times yn ymddangos o dan ffolder Adroddiad y Daflen Ddata yn y cwarel Adroddiad.

3. Cliciwch ar bob adroddiad i view gwerthoedd paramedr Cynnydd a Chwymp.
4. Ar gyfer dull amseru ceidwadol, nodwch y gwerth absoliwt uchaf

Examp1. Pennu Paramedrau Amseru I/O o'r Adroddiad ar y Daflen Ddata 

Yn y cynampgyda adroddiad Setup Times, mae'r amser cwympo yn fwy na'r amser codi, felly tSU=tfall.

Yn y cynampgyda adroddiad Hold Times, mae gwerth absoliwt yr amser cwympo yn fwy na gwerth absoliwt yr amser codi, felly tH=tfall.

Yn y cynampgyda adroddiad Amseroedd Cloc i Allbwn, mae gwerth absoliwt yr amser cwympo yn fwy na gwerth absoliwt yr amser codi, felly tCO=tfall.

Gwybodaeth Gysylltiedig

• Tiwtoria Cychwyn Cyflym Dadansoddwr Amser
• Canllaw Defnyddiwr Intel Quartus Prime Pro Edition: Dadansoddwr Amseru
• Sut i Fideo: Cyflwyniad i Ddadansoddwr Amseru

Amseru Cynhyrchu Data I/O wedi'i sgriptio

Gallwch ddefnyddio sgript Tcl i gynhyrchu gwybodaeth amseru I/O gyda neu heb ddefnyddio rhyngwyneb defnyddiwr meddalwedd Intel Quartus Prime. Mae'r dull sgriptio yn cynhyrchu data paramedr amseru I/O seiliedig ar destun ar gyfer safonau I/O a gefnogir.

Nodyn: Mae'r dull sgriptio ar gael ar gyfer llwyfannau Linux* yn unig.
Dilynwch y camau hyn i gynhyrchu gwybodaeth amseru I/O sy'n adlewyrchu safonau I/O lluosog ar gyfer dyfeisiau Intel Agilex, Intel Stratix® 10, ac Intel Arria® 10:

1. Lawrlwythwch yr archif prosiect Intel Quartus Prime priodol file ar gyfer eich teulu dyfais targed:
   • Dyfeisiau Intel Agilex— https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_agilex_latest.qar
   • Dyfeisiau Intel Stratix 10 — https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_stratix10.qar
   • Dyfeisiau Intel Arria 10 — https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_arria10.qar
2. I adfer archif y prosiect .qar, lansiwch feddalwedd Intel Quartus Prime Pro Edition a chliciwch ar Project ➤ Restore Archived Project. Fel arall, rhedwch yr hyn sy'n cyfateb i'r llinell orchymyn ganlynol heb lansio'r GUI:
   

   quartus_sh --adfer file>

   Mae'r io_amseru__adfer cyfeiriadur bellach yn cynnwys yr is-ffolder qdb ac amrywiol files.

3. I redeg y sgript gyda'r Intel Quartus Prime Timeing Analyzer, rhedeg y gorchymyn canlynol:
   

   quartus_sta –t .tcl

   Aros i'w gwblhau. Efallai y bydd angen 8 awr neu fwy i gyflawni'r sgript oherwydd mae angen ail-grynhoi dyluniad ar gyfer pob newid ar safon I/O neu leoliad pin.
4. I view gwerthoedd y paramedr amseru, agorwch y testun a gynhyrchir files yn amseru_files, gydag enwau fel amseru_tsuthtco___.txt.
   amseru_tsuthtco_ _ _ .txt.

Gwybodaeth Gysylltiedig

• Sgriptio Llinell Orchymyn
• ::QUARTUS:: STA Tcl Pecyn

AN 775: Cynhyrchu Data Amseru G/O Cychwynnol Hanes Adolygu Dogfennau

Fersiwn y Ddogfen	Fersiwn Intel Quartus Prime	Newidiadau
2019.12.08	19.3	Teitl diwygiedig i adlewyrchu'r cynnwys. Cefnogaeth ychwanegol i Intel Stratix 10 ac Intel Agilex FPGAs. Ychwanegwyd rhifau camau i lifo. Ychwanegwyd diagramau paramedr amseru. Sgrinluniau wedi'u diweddaru i adlewyrchu'r fersiwn ddiweddaraf. Dolenni wedi'u diweddaru i ddogfennau cysylltiedig. Cymhwyso confensiynau enwi cynnyrch ac arddull diweddaraf.
2016.10.31	16.1	Datganiad cyhoeddus cyntaf.

Dogfennau / Adnoddau

intel AN 775 Cynhyrchu Data Amseru I/O Cychwynnol [pdfCanllaw Defnyddiwr AN 775 Cynhyrchu Data Amseru IO Cychwynnol, AN 775, Cynhyrchu Data Amseru IO Cychwynnol, Data Amseru IO Cychwynnol, Data Amseru

Cyfeiriadau

• Llawlyfr Defnyddiwr