intel AN 775 การสร้างข้อมูลเวลา I/O เริ่มต้น

AN 775: การสร้างข้อมูลเวลา I/O เริ่มต้นสำหรับ Intel FPGA

คุณสามารถสร้างข้อมูลเวลา I/O เริ่มต้นสำหรับอุปกรณ์ Intel FPGA โดยใช้ซอฟต์แวร์ Intel® Quartus® Prime GUI หรือคำสั่ง Tcl ข้อมูลการจับเวลา I/O เริ่มต้นมีประโยชน์สำหรับการวางแผนพินล่วงหน้าและการออกแบบ PCB คุณสามารถสร้างข้อมูลเวลาเริ่มต้นสำหรับพารามิเตอร์เวลาที่เกี่ยวข้องต่อไปนี้เพื่อปรับงบประมาณเวลาการออกแบบเมื่อพิจารณามาตรฐาน I/O และตำแหน่งพิน

ตารางที่ 1. พารามิเตอร์ I/O Timing 

พารามิเตอร์เวลา	คำอธิบาย
เวลาตั้งค่าอินพุต (tSU) เวลาพักอินพุต (tH)	tSU = ขาอินพุตไปยังอินพุตรีจิสเตอร์ดีเลย์ข้อมูล + เวลาตั้งค่าไมโครรีจิสเตอร์อินพุต - พินอินพุตไปยังดีเลย์นาฬิการีจิสเตอร์อินพุต tH = - ขาอินพุตไปยังอินพุตรีจิสเตอร์ดีเลย์ข้อมูล + อินพุตรีจิสเตอร์ไมโครโฮลด์ไทม์ + พินอินพุตไปยังรีจิสเตอร์นาฬิกาอินพุตรีจิสเตอร์
นาฬิกาถึงความล่าช้าของเอาต์พุต (tCO)	tCO = + แป้นนาฬิกาไปยังดีเลย์รีจิสเตอร์เอาต์พุต + รีจิสเตอร์เอาต์พุตรีจิสเตอร์ดีเลย์เอาท์พุต + รีจิสเตอร์เอาต์พุตไปยังดีเลย์พินเอาต์พุต

อินเทล คอร์ปอเรชั่น สงวนลิขสิทธิ์. Intel, โลโก้ Intel และเครื่องหมาย Intel อื่นๆ เป็นเครื่องหมายการค้าของ Intel Corporation หรือบริษัทในเครือ Intel รับประกันประสิทธิภาพของผลิตภัณฑ์ FPGA และเซมิคอนดักเตอร์ตามข้อมูลจำเพาะปัจจุบันตามการรับประกันมาตรฐานของ Intel แต่ขอสงวนสิทธิ์ในการเปลี่ยนแปลงผลิตภัณฑ์และบริการใดๆ ได้ตลอดเวลาโดยไม่ต้องแจ้งให้ทราบล่วงหน้า Intel ไม่รับผิดชอบหรือรับผิดใดๆ ที่เกิดขึ้นจากแอปพลิเคชันหรือการใช้ข้อมูล ผลิตภัณฑ์ หรือบริการใดๆ ที่อธิบายไว้ในที่นี้ ยกเว้นตามที่ Intel ตกลงเป็นลายลักษณ์อักษรโดยชัดแจ้ง ขอแนะนำให้ลูกค้าของ Intel ได้รับข้อมูลจำเพาะของอุปกรณ์เวอร์ชันล่าสุดก่อนที่จะใช้ข้อมูลที่เผยแพร่ใดๆ และก่อนที่จะทำการสั่งซื้อผลิตภัณฑ์หรือบริการ
*ชื่อและยี่ห้ออื่น ๆ อาจถูกอ้างสิทธิ์โดยถือเป็นทรัพย์สินของผู้อื่น

การสร้างข้อมูลเวลา I/O เริ่มต้นประกอบด้วยขั้นตอนต่อไปนี้:

• ขั้นตอนที่ 1: สังเคราะห์ Flip-flop สำหรับอุปกรณ์ Intel FPGA เป้าหมาย ในหน้า 4
• ขั้นตอนที่ 2: กำหนดมาตรฐาน I/O และตำแหน่งพิน ในหน้า 5
• ขั้นตอนที่ 3: ระบุเงื่อนไขการทำงานของอุปกรณ์ในหน้า 6
• ขั้นตอนที่ 4: View I/O Timing ในรายงาน Datasheet ในหน้า 6

ขั้นตอนที่ 1: สังเคราะห์ Flip-flop สำหรับอุปกรณ์ Intel FPGA เป้าหมาย

ทำตามขั้นตอนเหล่านี้เพื่อกำหนดและสังเคราะห์ตรรกะ flip-flop ขั้นต่ำเพื่อสร้างข้อมูลเวลา I/O เริ่มต้น:

1. สร้างโครงการใหม่ในซอฟต์แวร์ Intel Quartus Prime Pro Edition เวอร์ชัน 19.3
2. คลิก Assignments ➤ Device ระบุ Family ของอุปกรณ์เป้าหมายและอุปกรณ์เป้าหมาย สำหรับอดีตampจากนั้น เลือก AGFA014R24 Intel Agilex™ FPGA
3. คลิก File ➤ สร้างใหม่และสร้าง Block Diagram/Schematic File.
4. หากต้องการเพิ่มส่วนประกอบในแผนผัง ให้คลิกปุ่มเครื่องมือสัญลักษณ์
   
5. ภายใต้ ชื่อ พิมพ์ DFF แล้วคลิก ตกลง คลิกในตัวแก้ไขบล็อกเพื่อแทรกสัญลักษณ์ DFF
6. ทำซ้ำ 4 ในหน้า 4 ถึง 5 ในหน้า 5 เพื่อเพิ่มขาอินพุต Input_data, ขาอินพุตนาฬิกา และขาเอาต์พุต Output_data
7. ในการเชื่อมต่อพินกับ DFF ให้คลิกปุ่ม Orthogonal Node Tool จากนั้นวาดเส้นลวดระหว่างพินและสัญลักษณ์ DFF
   
8. หากต้องการสังเคราะห์ DFF ให้คลิกการประมวลผล ➤ เริ่ม ➤ เริ่มการวิเคราะห์และการสังเคราะห์ การสังเคราะห์สร้าง netlist การออกแบบขั้นต่ำที่จำเป็นในการรับข้อมูลเวลา I/O

ขั้นตอนที่ 2: กำหนดมาตรฐาน I/O และตำแหน่งพิน

ตำแหน่งพินเฉพาะและมาตรฐาน I/O ที่คุณกำหนดให้กับพินอุปกรณ์จะส่งผลต่อค่าพารามิเตอร์เวลา ทำตามขั้นตอนเหล่านี้เพื่อกำหนดพินมาตรฐาน I/O และข้อจำกัดตำแหน่ง:

1. คลิกงานที่มอบหมาย ➤ ตัววางแผนพิน
2. กำหนดตำแหน่งพินและข้อจำกัดมาตรฐาน I/O ตามการออกแบบของคุณ
   ข้อมูลจำเพาะ ป้อนชื่อโหนด ทิศทาง ตำแหน่ง และค่ามาตรฐาน I/O สำหรับพินในการออกแบบในสเปรดชีตพินทั้งหมด หรือลากชื่อโหนดลงในแพ็คเกจ Pin Planner view.

   
3. ในการคอมไพล์การออกแบบ ให้คลิก การประมวลผล ➤ เริ่มการคอมไพล์ คอมไพเลอร์สร้างข้อมูลเวลา I/O ระหว่างการคอมไพล์ทั้งหมด

ข้อมูลที่เกี่ยวข้อง

• นิยามมาตรฐาน I/O
•  การจัดการพิน I/O ของอุปกรณ์

ขั้นตอนที่ 3: ระบุเงื่อนไขการทำงานของอุปกรณ์

ทำตามขั้นตอนเหล่านี้เพื่ออัพเดต netlist ของไทม์มิ่งและตั้งค่าเงื่อนไขการทำงานสำหรับการวิเคราะห์ไทม์มิ่งตามการรวบรวมทั้งหมด:

1. คลิก เครื่องมือ ➤ ตัววิเคราะห์เวลา
2. ในบานหน้าต่างงาน ดับเบิลคลิก Update Timing Netlist netlist เวลาจะอัปเดตด้วยข้อมูลเวลาการคอมไพล์ทั้งหมดซึ่งอธิบายถึงข้อจำกัดของพินที่คุณสร้าง
   
3. ภายใต้ Set Operating Conditions ให้เลือกหนึ่งในโมเดลจับเวลาที่มีอยู่ เช่น Slow vid3 100C Model หรือ Fast vid3 100C Model

   

ขั้นตอนที่ 4: View เวลา I/O ในรายงานแผ่นข้อมูล

สร้างรายงานแผ่นข้อมูลในตัววิเคราะห์เวลาเป็น view ค่าพารามิเตอร์เวลา

1. ใน Timing Analyzer ให้คลิก Reports ➤ Datasheet ➤ Report Datasheet
2. คลิกตกลง.

   
   รายงาน Setup Times, Hold Times และ Clock to Output Times จะปรากฏภายใต้โฟลเดอร์ Datasheet Report ในบานหน้าต่าง Report

3. คลิกแต่ละรายงานเพื่อ view ค่าพารามิเตอร์ Rise and Fall
4. สำหรับวิธีการกำหนดเวลาแบบอนุรักษ์นิยม ให้ระบุค่าสัมบูรณ์สูงสุด

Example 1. การกำหนดพารามิเตอร์เวลา I/O จากรายงานแผ่นข้อมูล 

ในกรณีต่อไปนี้ampในรายงาน Setup Times เวลาตกมากกว่าเวลาขึ้น ดังนั้น tSU=tfall

ในกรณีต่อไปนี้ample รายงาน Hold Times ค่าสัมบูรณ์ของเวลาตกมีค่ามากกว่าค่าสัมบูรณ์ของเวลาขึ้น ดังนั้น tH=tfall

ในกรณีต่อไปนี้ampจากรายงาน Clock to Output Times ค่าสัมบูรณ์ของเวลาตกมีค่ามากกว่าค่าสัมบูรณ์ของเวลาขึ้น ดังนั้น tCO=tfall

ข้อมูลที่เกี่ยวข้อง

• Tutoria เริ่มต้นอย่างรวดเร็วด้วยเครื่องมือวิเคราะห์เวลา
• คู่มือผู้ใช้ Intel Quartus Prime Pro Edition: ตัววิเคราะห์เวลา
• วิดีโอสอนการใช้งาน: รู้เบื้องต้นเกี่ยวกับเครื่องมือวิเคราะห์เวลา

การสร้างข้อมูลเวลา I/O แบบสคริปต์

คุณสามารถใช้สคริปต์ Tcl เพื่อสร้างข้อมูลเวลา I/O โดยมีหรือไม่ใช้อินเทอร์เฟซผู้ใช้ซอฟต์แวร์ Intel Quartus Prime วิธีการแบบสคริปต์สร้างข้อมูลพารามิเตอร์เวลา I/O แบบข้อความสำหรับมาตรฐาน I/O ที่รองรับ

บันทึก: วิธีการเขียนสคริปต์ใช้ได้สำหรับแพลตฟอร์ม Linux* เท่านั้น
ทำตามขั้นตอนเหล่านี้เพื่อสร้างข้อมูลเวลา I/O ที่แสดงถึงมาตรฐาน I/O หลายมาตรฐานสำหรับอุปกรณ์ Intel Agilex, Intel Stratix® 10 และ Intel Arria® 10:

1. ดาวน์โหลดไฟล์เก็บถาวรโครงการ Intel Quartus Prime ที่เหมาะสม file สำหรับครอบครัวอุปกรณ์เป้าหมายของคุณ:
   • อุปกรณ์ Intel Agilex— https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_agilex_latest.qar
   • อุปกรณ์ Intel Stratix 10— https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_stratix10.qar
   • อุปกรณ์ Intel Arria 10— https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_arria10.qar
2. หากต้องการกู้คืนที่เก็บถาวรของโครงการ .qar ให้เรียกใช้ซอฟต์แวร์ Intel Quartus Prime Pro Edition แล้วคลิก Project ➤ Restore Archived Project หรือเรียกใช้เทียบเท่าบรรทัดคำสั่งต่อไปนี้โดยไม่ต้องเปิดใช้ GUI:
   

   quartus_sh -- กู้คืน file>

   การ io_timing__ กู้คืนแล้ว ขณะนี้ไดเร็กทอรีมีโฟลเดอร์ย่อย qdb และโฟลเดอร์ต่างๆ files.

3. ในการรันสคริปต์ด้วย Intel Quartus Prime Timing Analyzer ให้รันคำสั่งต่อไปนี้:
   

   quartus_sta –t .tcl

   รอให้เสร็จสิ้น การดำเนินการสคริปต์อาจต้องใช้เวลา 8 ชั่วโมงขึ้นไป เนื่องจากการเปลี่ยนแปลงมาตรฐาน I/O หรือตำแหน่งพินแต่ละครั้งต้องมีการคอมไพล์การออกแบบใหม่
4. ถึง view ค่าพารามิเตอร์เวลาเปิดข้อความที่สร้างขึ้น fileใน เวลา_files, ด้วยชื่อเช่น timing_tsuthtco___.txt
   เวลา_tsuthtco_ _ _ .txt

ข้อมูลที่เกี่ยวข้อง

• การเขียนสคริปต์บรรทัดคำสั่ง
• ::QUARTUS::STA Tcl แพ็คเกจ

AN 775: การสร้างประวัติการแก้ไขเอกสารข้อมูลเวลา I/O เริ่มต้น

เวอร์ชันเอกสาร	รุ่น Intel Quartus Prime	การเปลี่ยนแปลง
2019.12.08	19.3	แก้ไขชื่อเรื่องเพื่อสะท้อนเนื้อหา เพิ่มการรองรับ Intel Stratix 10 และ Intel Agilex FPGA เพิ่มหมายเลขขั้นตอนในการไหล เพิ่มไดอะแกรมพารามิเตอร์เวลา อัปเดตภาพหน้าจอเพื่อแสดงเวอร์ชันล่าสุด อัปเดตลิงก์ไปยังเอกสารที่เกี่ยวข้อง ใช้การตั้งชื่อผลิตภัณฑ์และแบบแผนรูปแบบล่าสุด
2016.10.31	16.1	เผยแพร่สู่สาธารณะครั้งแรก

เอกสาร / แหล่งข้อมูล

intel AN 775 การสร้างข้อมูลเวลา I/O เริ่มต้น [พีดีเอฟ] คู่มือการใช้งาน AN 775 การสร้างข้อมูลการกำหนดเวลา IO เริ่มต้น, AN 775, การสร้างข้อมูลการกำหนดเวลา IO เริ่มต้น, ข้อมูลการกำหนดเวลา IO เริ่มต้น, ข้อมูลการกำหนดเวลา

อ้างอิง

• คู่มือการใช้งาน