Упатство за употреба MICROCHIP DS50003319C-13 Ethernet HDMI TX IP

IP предавателот на мултимедијален интерфејс со висока дефиниција (HDMI) на Microchip поддржува пренос на податоци за видео и аудио пакети опишани во HDMI стандардната спецификација.

HDMI користи транзициско минимизирано диференцијално сигнализирање (TMDS) за ефикасно пренесување значителен волумен на дигитални податоци низ продолжените растојанија на кабелот, обезбедувајќи брз, сериски и сигурен пренос на дигитален сигнал. Врската TMDS се состои од еден канал на часовникот и три канали за податоци. Часовникот со видео пиксели се пренесува на каналот на часовникот TMDS, што помага да се одржуваат сигналите во синхронизација. Видеоподатоците се пренесуваат како 24-битни пиксели на трите канали за податоци TMDS, каде што секој податочен канал е назначен за компонента во црвена, зелена и сина боја. Аудио податоците се пренесуваат како 8-битни пакети на зелениот и црвениот канал TMDS.

TMDS енкодер овозможува пренос на сериски податоци со голема брзина, притоа минимизирајќи го потенцијалот за електромагнетни пречки (EMI) преку бакарни кабли со минимизирање на бројот на транзиции (намалување на пречки помеѓу каналите) и постигнува рамнотежа на директна струја (DC) на жиците , со задржување на бројот на единици и нули на правата речиси еднаков.

HDMI TX IP е дизајнирана да се користи заедно со PolarFire® Примопредаватели на SoC и PolarFire уреди. IP е компатибилен со HDMI 1.4 и HDMI 2.0, кои поддржуваат до 60 фрејмови во секунда, со максимална пропусност од 18 Gbps. IP користи TMDS енкодер кој ги конвертира 8-битните видео податоци по канал и аудио пакет во 10-битна DC-балансирана секвенца и минимизирана транзиција. Потоа се пренесува сериски со брзина од 10-бити по пиксел, по канал. За време на периодот на бришење на видеото, се пренесуваат контролни токени. Овие токени се генерираат врз основа на сигналите hsync и vsync. За време на периодот на островот на податоци, аудио пакетот се пренесува како 10-битни пакети на црвениот и зелениот канал.

Упатство за употреба

DS50003319C - 1

Резиме

Следната табела дава резиме на карактеристиките на HDMI TX IP.

Табела 1. Карактеристики на HDMI TX IP

Основна верзија	Ова упатство за корисникот поддржува HDMI TX IP v5.2.0
Поддржано Семејства на уреди	• PolarFire® SoC • PolarFire
Поддржан проток на алатки	Бара Libero® SoC v11.4 или понови изданија
Поддржано Интерфејси	Интерфејсите поддржани од HDMI TX IP се: • AXI4-Ток – Ова јадро поддржува AXI4-Stream до влезните порти. Кога е конфигурирана во овој режим, IP ги зема стандардните сигнали за жалби AXI4 Stream како влезови. • Конфигурациски интерфејс AXI4-Lite – Ова јадро поддржува конфигурациски интерфејс AXI4-Lite за барање 4Kp60. Во овој режим, IP влезовите се обезбедуваат од SoftConsole. • Мајчин – Кога е конфигурирана во овој режим, IP зема изворни видео и аудио сигнали како влезови.
Лиценцирање	HDMI TX IP е обезбедена со следните две опции за лиценца: • Шифрирана: Целосен шифриран RTL код е обезбеден за јадрото. Достапно е бесплатно со која било лиценца Libero, што овозможува јадрото да се инстанцира со SmartDesign. Можете да извршите Симулација, Синтеза, Распоред и да го програмирате силиконот FPGA користејќи го дизајнот на Libero. • RTL: Целосниот изворен код на RTL е заклучен со лиценца, кој треба да се купи посебно.

Карактеристики

HDMI TX IP ги има следните карактеристики:

• Компатибилен за HDMI 2.0 и 1.4b

• Поддржува еден или четири симболи/пиксели по влезен часовник

• Поддржува резолуции до 3840 x 2160 со 60 fps

• Поддржува 8, 10, 12 и 16-битна длабочина на боја

• Поддржува формати на бои како што се RGB, YUV 4:2:2 и YUV 4:4:4

• Поддржува аудио до 32 канали

• Поддржува шема за кодирање – TMDS

• Поддржува интерфејс Native и AXI4 Stream Video и Audio Data

• Поддржува Native и AXI4-Lite конфигурациски интерфејс за модификација на параметрите

Инструкции за инсталација

IP-јадрото мора да се инсталира во IP-каталогот на Libero® Софтверот SoC автоматски преку функцијата за ажурирање на IP каталог во софтверот Libero SoC или рачно се презема од каталогот. Штом IP-јадрото ќе се инсталира во каталогот за IP софтвер Libero SoC, тоа се конфигурира, генерира и инстанцира во SmartDesign за да се вклучи во проектот Libero.

Упатство за употреба

DS50003319C - 2

Искористување на ресурсите (Постави прашање)

HDMI TX IP е имплементирана во PolarFire® FPGA (пакет MPF300T – 1FCG1152I).

Следната табела ги наведува ресурсите што се користат кога g_PIXELS_PER_CLK = 1PXL.

Табела 2. Искористување на ресурси за 1PXL

	g_COLOR_FORMAT g_BITS_PER_COMPONENT (битови)	g_AUX_CHANNEL_ENABLE g_4K60_SUPPORT Ткаенина		4 ЛУТ	Ткаенина DFF	Интерфејс 4LUT	Интерфејс DFF	uSRAM (64×12)
RGB	8	Овозможи	Оневозможи	787	514	108	108	9
	8	Оневозможи	Оневозможи	819	502	108	108	9
	10	Оневозможи	Оневозможи	1070	849	156	156	13
	12	Оневозможи	Оневозможи	1084	837	156	156	13
	16	Оневозможи	Оневозможи	1058	846	156	156	13
YCbCr422	8	Оневозможи	Оневозможи	696	473	96	96	8
YCbCr444	8	Оневозможи	Оневозможи	819	513	108	108	9
	10	Оневозможи	Оневозможи	1068	849	156	156	13
	12	Оневозможи	Оневозможи	1017	837	156	156	13
	16	Оневозможи	Оневозможи	1050	845	156	156	13

Следната табела ги наведува ресурсите што се користат кога g_PIXELS_PER_CLK = 4PXL.

Табела 3. Искористување на ресурси за 4PXL

	g_COLOR_FORMAT g_BITS_PER_COMPONENT (битови)	g_AUX_CHANNEL_ENABLE g_4K60_SUPPORT Ткаенина		4 ЛУТ	Ткаенина DFF	Интерфејс 4LUT	Интерфејс DFF	uSRAM (64×12)
RGB	8	Оневозможи	Овозможи	4078	2032	144	144	12
		Овозможи	Оневозможи	1475	2269	144	144	12
		Оневозможи	Оневозможи	1393	1092	144	144	12
	10	Оневозможи	Оневозможи	2151	1635	264	264	22
	12	Оневозможи	Оневозможи	1909	1593	264	264	22
	16	Оневозможи	Оневозможи	1645	1284	264	264	22
YCbCr422	8	Оневозможи	Оневозможи	1265	922	144	144	12
YCbCr444	8	Оневозможи	Оневозможи	1119	811	144	144	12
	10	Оневозможи	Оневозможи	2000	1627	264	264	22
	12	Оневозможи	Оневозможи	1909	1585	264	264	22
	16	Оневозможи	Оневозможи	1604	1268	264	264	22

Упатство за употреба

DS50003319C - 3

HDMI TX IP конфигуратор

1. HDMI TX IP конфигуратор (Постави прашање)

Овој дел обезбедува надview на интерфејсот HDMI TX Configurator и неговите различни компоненти.

Конфигураторот HDMI TX обезбедува графички интерфејс за поставување на јадрото HDMI TX за специфични барања за пренос на видео. Овој конфигуратор му овозможува на корисникот да избере параметри како што се битови по компонента, формат на боја, број на пиксели, режим на звук, интерфејс, тест бенч и лиценца. Неопходно е правилно да се прилагодат овие поставки за да се обезбеди ефективен пренос на видео податоци преку HDMI.

Интерфејсот на конфигураторот HDMI TX се состои од различни паѓачки менија и опции кои им овозможуваат на корисниците да ги приспособат поставките за пренос на HDMI. Клучните конфигурации се опишани во Табела 3-1.

Следната слика дава детално view на интерфејсот HDMI TX Configurator.

Слика 1-1. HDMI TX IP конфигуратор

Интерфејсот исто така вклучува копчиња ОК и Откажи за потврдување или отфрлање на направените конфигурации.

Упатство за употреба

DS50003319C - 5

Хардверска имплементација

2. Хардверска имплементација (Постави прашање)

HDMI предавател (TX) се состои од две сtages:

• Операција XOR/XNOR, која го минимизира бројот на транзиции

• INV/NONINV, што го минимизира диспаритетот (DC рамнотежа). Дополнителните два бита се додаваат на овој stagе на работа. Контролните податоци (hsync и vsync) се кодирани на 10 бита во четири можни комбинации за да му помогнат на приемникот да го синхронизира својот часовник со часовникот на предавателот. Мора да се користи примопредавател заедно со HDMI TX IP за да се серијализираат 10 бита (режим на 1 пиксели) или 40 бита (режим на 4 пиксели).

Конфигураторот исто така прикажува приказ на HDMI Tx јадрото, означено со HDMI_TX_0, што ги покажува различните влезни и излезни конекции кои се поврзани со јадрото. Постојат три режими за интерфејсот HDMI TX и се објаснети на следниов начин:

Режим на формат на боја RGB

Приклучоците на HDMI TX IP за еден пиксел по часовник кога е овозможен аудио режимот и форматот на боја е RGB за PolarFire® уредите се прикажани на следната слика. Визуелен приказ на портите на HDMI Tx јадрото како што следува:

• Контролните сигнали на часовникот се R_CLK_LOCK, G_CLK_LOCK и B_CLK_LOCK. Сигналите на часовникот се R_CLK_I, G_CLK_I и B_CLK_I.

• Канали на податоци вклучувајќи DATA_R_I, DATA_G_I и DATA_B_I.

• Сигналите за помошни податоци се AUX_DATA_R_I и AUX_DATA_G_I.

Слика 2-1. HDMI TX IP блок дијаграм (RGB формат на боја)

За повеќе информации за I/O сигналите за RGB формат на боја, видете Табела 3-2.

Режим на формат на боја YCbCr444

Приклучоците на HDMI TX IP за еден пиксел по часовник кога е овозможен аудио режимот и форматот на боја е YCbCr444 се прикажани на следната слика. Визуелен приказ на портите на HDMI Tx јадрото како што следува:

• Контролните сигнали се Y_CLK_LOCK, Cb_CLK_LOCK и Cr_CLK_LOCK.

• Сигналите за часовникот се Y_CLK_I, Cb_CLK_I и Cr_CLK_I.

Упатство за употреба

DS50003319C - 6

Хардверска имплементација

• Канали на податоци вклучувајќи DATA_Y_I, DATA_Cb_I и DATA_Cr_I.

• Сигналите за влез на помошни податоци се AUX_DATA_Y_I и AUX_DATA_C_I.

Слика 2-2. HDMI TX IP блок дијаграм (Формат на боја YCbCr444)

За повеќе информации за I/O сигналите за YCbCr444 формат на боја, видете Табела 3-6. Режим на формат на боја YCbCr422

Приклучоците на HDMI TX IP за еден пиксел по часовник кога е овозможен аудио режимот и форматот на боја е YCbCr422 се прикажани на следната слика. Визуелен приказ на портите на HDMI Tx јадрото како што следува:

• Контролните сигнали се LANE1_CLK_LOCK, LANE2_CLK_LOCK и LANE3_CLK_LOCK. • Сигналите за часовникот се LANE1_CLK_I, LANE2_CLK_I и LANE3_CLK_I.

• Канали на податоци вклучувајќи DATA_Y_I и DATA_C_I.

Упатство за употреба

DS50003319C - 7

Хардверска имплементација

Слика 2-3. HDMI TX IP блок дијаграм (Формат на боја YCbCr422)

За повеќе информации за I/O сигналите за YCbCr422 формат на боја, видете Табела 3-7 Упатство за употреба

DS50003319C - 8

HDMI TX параметри и сигнали за интерфејс

3. HDMI TX параметри и сигнали за интерфејс (Постави прашање)

Овој дел ги разгледува параметрите во конфигураторот HDMI TX GUI и влезните/излезни сигнали. 3.1 Параметри за конфигурација (Постави прашање)

Следната табела ги наведува конфигурациските параметри во HDMI TX IP.

Табела 3-1. Параметри за конфигурација

Име на параметар	Опис
Формат на боја	Го дефинира просторот за бои. Ги поддржува следните формати на бои: • RGB • YCbCr422 • YCbCr444
Број на битови по компонента	Го одредува бројот на битови по компонента во боја. Поддржува 8, 10, 12 и 16 бита по компонента.
Број на пиксели	Го означува бројот на пиксели по влезен часовник: • Пиксел по часовник = 1 • Пиксел по часовник = 4
Поддршка за 4Kp60	Поддршка за 4K резолуција со 60 фрејмови во секунда: • Кога е овозможена поддршката 1, 4Kp60 • Кога 0, поддршката за 4Kp60 е оневозможена
Аудио режим	Го конфигурира режимот за пренос на аудио. Аудио податоци за R и G канал: • Овозможи • Оневозможи
Интерфејс	Мајчин и поток AXI
Тест клупа	Овозможува избор на околина за тест-клупа. Ги поддржува следните опции за тест: • Корисник • Ништо
Лиценца	Го одредува типот на лиценцата. Ги обезбедува следните две опции за лиценца: • RTL • Шифрирана

3.2 Пристаништа (Постави прашање)

Следната табела ги наведува влезните и излезните порти на HDMI TX IP за мајчин интерфејс кога е овозможен аудио режимот и форматот на боја е RGB.

Табела 3-2. Влезни и излезни сигнали

Име на сигналот	Насока	Ширина	Опис
SYS_CLK_I	Влез	1-битни	Системски часовник, обично истиот часовник како контролорот на екранот
RESET_N_I	Влез	1-битни	Асинхрон активен-низок сигнал за ресетирање
VIDEO_DATA_VALID_I	Влез	1-битни	Валиден влез за видео податоци
AUDIO_DATA_VALID_I	Влез	1-битни	Валиден влез на податоци за аудио пакет
R_CLK_I	Влез	1-битни	TX часовник за каналот „R“ од XCVR
R_CLK_LOCK	Влез	1-битни	TX_CLK_STABLE за R канал од XCVR
G_CLK_I	Влез	1-битни	TX часовник за каналот „G“ од XCVR
G_CLK_LOCK	Влез	1-битни	TX_CLK_STABLE за G канал од XCVR
B_CLK_I	Влез	1-битни	TX часовник за „B“ канал од XCVR

Упатство за употреба

DS50003319C - 9

HDMI TX параметри и сигнали за интерфејс

………..продолжува Име на сигнал Ширина на насока Опис
B_CLK_LOCK	Влез	1-битни	TX_CLK_STABLE за Б канал од XCVR
H_SYNC_I	Влез	1-битни	Хоризонтален пулс за синхронизација
V_SYNC_I	Влез	1-битни	Вертикален пулс за синхронизација
PACKET_HEADER_I	Влез	PIXELS_PER_CLK*1	Заглавие на пакет за податоци за аудио пакети
DATA_R_I	Влез	PIXELS_PER_CLK*8	Внесете податоци „R“.
DATA_G_I	Влез	PIXELS_PER_CLK*8	Внесете податоци „G“.
ПОДАТОЦИ_B_I	Влез	PIXELS_PER_CLK*8	Внесете податоци „Б“.
AUX_DATA_R_I	Влез	PIXELS_PER_CLK*4	Аудио пакет „R“ податоци за каналот
AUX_DATA_G_I	Влез	PIXELS_PER_CLK*4	Податоци за каналот за аудио пакет „G“.
TMDS_R_O	Излез	PIXELS_PER_CLK*10	Кодирани податоци „R“.
TMDS_G_O	Излез	PIXELS_PER_CLK*10	Кодирани податоци „G“.
TMDS_B_O	Излез	PIXELS_PER_CLK*10	Кодирани податоци „Б“.

Следната табела ги наведува портите за интерфејсот AXI4 Stream со Audio Enable.

Табела 3-3. Влезни и излезни порти за AXI4 Stream Interface

Тип на име на порта		Ширина	Опис
TDATA_I	Влез	3g_BITS_PER_COMPONENTg_PIXELS_PER_CLK Внесете видео податоци
TVALID_I	Влез	1-битни	Внесете видео е валидно
TREADY_O Излез 1-битен			Излезен роб за подготвен сигнал
TUSER_I	Влез	PIXELS_PER_CLK*9 + 5	бит 0 = неискористен бит 1 = VSYNC бит 2 = HSYNC бит 3 = неискористен бит [3 + g_PIXELS_PER_CLK: 4] = Бит за заглавие на пакетот [4 + g_PIXELS_PER_CLK] = валидни аудио податоци бит [(5 * g_PIXELS_PER_CLK) + 4: (1g_PIXELS_PER_CLK) + 5] = Аудио G податоци бит [(9 g_PIXELS_PER_CLK) + 4: (5*g_PIXELS_PER_CLK) + 5] = Аудио R податоци

Следната табела ги наведува влезните и излезните порти на HDMI TX IP за мајчин интерфејс кога аудио режимот е оневозможен.

Табела 3-4. Влезни и излезни сигнали

Име на сигналот	Насока	Ширина	Опис
SYS_CLK_I	Влез	1-битни	Системски часовник, обично истиот часовник како контролорот на екранот
RESET_N_I	Влез	1-битни	Асинхрон активен -сигнал за ниско ресетирање
VIDEO_DATA_VALID_I	Влез	1-битни	Валиден влез за видео податоци
R_CLK_I	Влез	1-битни	TX часовник за каналот „R“ од XCVR
R_CLK_LOCK	Влез	1-битни	TX_CLK_STABLE за R канал од XCVR
G_CLK_I	Влез	1-битни	TX часовник за каналот „G“ од XCVR
G_CLK_LOCK	Влез	1-битни	TX_CLK_STABLE за G канал од XCVR
B_CLK_I	Влез	1-битни	TX часовник за „B“ канал од XCVR
B_CLK_LOCK	Влез	1-битни	TX_CLK_STABLE за Б канал од XCVR
H_SYNC_I	Влез	1-битни	Хоризонтален пулс за синхронизација
V_SYNC_I	Влез	1-битни	Вертикален пулс за синхронизација
DATA_R_I	Влез	PIXELS_PER_CLK*8	Внесете податоци „R“.

Упатство за употреба

DS50003319C - 10

HDMI TX параметри и сигнали за интерфејс

………..продолжува Име на сигнал Ширина на насока Опис
DATA_G_I	Влез	PIXELS_PER_CLK*8	Внесете податоци „G“.
ПОДАТОЦИ_B_I	Влез	PIXELS_PER_CLK*8	Внесете податоци „Б“.
TMDS_R_O	Излез	PIXELS_PER_CLK*10	Кодирани податоци „R“.
TMDS_G_O	Излез	PIXELS_PER_CLK*10	Кодирани податоци „G“.
TMDS_B_O	Излез	PIXELS_PER_CLK*10	Кодирани податоци „Б“.

Следната табела ги наведува портите за интерфејсот AXI4 Stream.

Табела 3-5. Влезни и излезни порти за AXI4 Stream Interface

Име на порта	Тип	Ширина	Опис
TDATA_I_VIDEO	Влез	3g_BITS_PER_COMPONENTg_PIXELS_PER_CLK	Внесете видео податоци
TVALID_I_ВИДЕО	Влез	1-битни	Внесете видео е валидно
TREADY_O_VIDEO	Излез	1-битни	Излезен роб за подготвен сигнал
TUSER_I_VIDEO	Влез	4 бита	бит 0 = неискористен бит 1 = VSYNC бит 2 = HSYNC бит 3 = неискористен

Следната табела ги наведува портите за режимот YCbCr444 кога е овозможен аудио режимот.

Табела 3-6. Влез и излез за режимот YCbCr444 и режимот за аудио е овозможен

Име на сигналот	Ширина на насока		Опис
SYS_CLK_I	Влез	1-битни	Системски часовник, обично истиот часовник како контролорот на екранот
RESET_N_I	Влез	1-битни	Асинхрон активен-низок сигнал за ресетирање
VIDEO_DATA_VALID_I Влез		1-битни	Валиден влез за видео податоци
Влез AUDIO_DATA_VALID_I		1-битни	Валиден влез на податоци за аудио пакет
Y_CLK_I	Влез	1-битни	TX часовник за каналот „Y“ од XCVR
Y_CLK_LOCK	Влез	1-битни	TX_CLK_STABLE за Y канал од XCVR
Cb_CLK_I	Влез	1-битни	TX часовник за каналот „Cb“ од XCVR
Cb_CLK_LOCK	Влез	1-битни	TX_CLK_STABLE за Cb канал од XCVR
Cr_CLK_I	Влез	1-битни	TX часовник за каналот „Cr“ од XCVR
Cr_CLK_LOCK	Влез	1-битни	TX_CLK_STABLE за Cr канал од XCVR
H_SYNC_I	Влез	1-битни	Хоризонтален пулс за синхронизација
V_SYNC_I	Влез	1-битни	Вертикален пулс за синхронизација
PACKET_HEADER_I	Влез	PIXELS_PER_CLK*1	Заглавие на пакет за податоци за аудио пакети
ПОДАТОЦИ_Y_I	Влез	PIXELS_PER_CLK*8	Внесете податоци „Y“.
DATA_Cb_I	Влез	PIXELS_PER_CLK*DATA_WIDTH Внесете податоци „Cb“.
DATA_Cr_I	Влез	PIXELS_PER_CLK*DATA_WIDTH Внесете податоци „Cr“.
AUX_DATA_Y_I	Влез	PIXELS_PER_CLK*4	Податоци за каналот за аудио пакет „Y“.
AUX_DATA_C_I	Влез	PIXELS_PER_CLK*4	Аудио пакет „C“ податоци за каналот
TMDS_R_O	Излез	PIXELS_PER_CLK*10	Кодирани податоци „Cb“.
TMDS_G_O	Излез	PIXELS_PER_CLK*10	Кодирани податоци „Y“.
TMDS_B_O	Излез	PIXELS_PER_CLK*10	Кодирани податоци „Cr“.

Следната табела ги наведува портите за режимот YCbCr422 кога е овозможен аудио режимот.

Упатство за употреба

DS50003319C - 11

HDMI TX параметри и сигнали за интерфејс

Табела 3-7. Влез и излез за режимот YCbCr422 и режимот за аудио е овозможен

Име на сигналот	Ширина на насока		Опис
SYS_CLK_I	Влез	1-битни	Системски часовник, обично истиот часовник како контролорот на екранот
RESET_N_I	Влез	1-битни	Асинхрон активен - Низок сигнал за ресетирање
VIDEO_DATA_VALID_I Влез		1-битни	Валиден влез за видео податоци
LANE1_CLK_I	Влез	1-битни	TX часовник за каналот „лента од XCVE лента 1“ од XCVR
LANE1_CLK_LOCK	Влез	1-битни	TX_CLK_STABLE за лента од XCVE лента 1
LANE2_CLK_I	Влез	1-битни	TX часовник за каналот „лента од XCVE лента 2“ од XCVR
LANE2_CLK_LOCK	Влез	1-битни	TX_CLK_STABLE за лента од XCVE лента 2
LANE3_CLK_I	Влез	1-битни	TX часовник за каналот „лента од XCVE лента 3“ од XCVR
LANE3_CLK_LOCK	Влез	1-битни	TX_CLK_STABLE за лента од XCVE лента 3
H_SYNC_I	Влез	1-битни	Хоризонтален пулс за синхронизација
V_SYNC_I	Влез	1-битни	Вертикален пулс за синхронизација
PACKET_HEADER_I	Влез	PIXELS_PER_CLK*1	Заглавие на пакет за податоци за аудио пакети
ПОДАТОЦИ_Y_I	Влез	PIXELS_PER_CLK*DATA_WIDTH Внесете податоци „Y“.
DATA_C_I	Влез	PIXELS_PER_CLK*DATA_WIDTH Внесете податоци „C“.
AUX_DATA_Y_I	Влез	PIXELS_PER_CLK*4	Податоци за каналот за аудио пакет „Y“.
AUX_DATA_C_I	Влез	PIXELS_PER_CLK*4	Аудио пакет „C“ податоци за каналот
TMDS_R_O	Излез	PIXELS_PER_CLK*10	Кодирани податоци „C“.
TMDS_G_O	Излез	PIXELS_PER_CLK*10	Кодирани податоци „Y“.
TMDS_B_O	Излез	PIXELS_PER_CLK*10	Кодирани податоци поврзани со информации за синхронизација

Упатство за употреба

DS50003319C - 12

Регистрирајте мапа и описи

4. Регистрирајте мапа и описи (Постави прашање)

Офсет	Име	Бит Поз.	7	6	5	4	3	2	1	0
0x00	SCRAMBLER_IP_MK	7:0								СТАРТ
		15:8
		23:16
		31:24
0x04	XCVR_DATA_LANE_ 0_SEL	7:0							СТАРТ[1:0]
		15:8
		23:16
		31:24

Упатство за употреба

DS50003319C - 13

Регистрирајте мапа и описи

4.1 SCRAMBLER_IP_MK (Постави прашање)

Име: SCRAMBLER_IP_EN

Поместување: 0x000

Ресетирање: 0x0

Својство: само за пишување

Scrambler Овозможи контролен регистар. Овој регистар мора да биде напишан за да се добие поддршка од 4kp60 за HDMI TX IP

Бит 31 30 29 28 27 26 25 24

Пристап

Ресетирање

Бит 23 22 21 20 19 18 17 16

Пристап

Ресетирање

Бит 15 14 13 12 11 10 9 8

Пристап

Ресетирање

Бит 7 6 5 4 3 2 1 0

СТАРТ

Пристапете до W Reset 0

Бит 0 – СТАРТ Пишувањето „1“ на овој бит иницира пренос на податоци со Scrambler е овозможен. HDMI 2.0 користи форма на мешање позната како кодирање 8b/10b. Оваа шема за кодирање се користи за веродостојно и ефикасно пренесување на податоци преку HDMI интерфејсот.

Упатство за употреба

DS50003319C - 14

Регистрирајте мапа и описи

4.2 XCVR_DATA_LANE_0_SEL (Постави прашање)

Име: XCVR_DATA_LANE_0_SEL

Поместување: 0x004

Ресетирање: 0x1

Својство: само за пишување

Регистарот XCVR_DATA_LANE_0_SEL ги избира податоците што треба да се префрлат на XCVR од HDMI TX IP за да се добие часовникот за Full HD, 4kp30, 4kp60.

Бит 31 30 29 28 27 26 25 24

Пристап

Ресетирање

Бит 23 22 21 20 19 18 17 16

Пристап

Ресетирање

Бит 15 14 13 12 11 10 9 8

Пристап

Ресетирање

Бит 7 6 5 4 3 2 1 0

СТАРТ[1:0]

Пристапете до WW Reset 0 1

Битови 1:0 – START[1:0] Пишувањето „10“ на овие битови иницира 4KP60 е овозможено и стапката на податоци XCVR е дадена како FFFFF_00000.

Упатство за употреба

DS50003319C - 15

Симулација на тест-бенч

5. Симулација на тест-бенч (Постави прашање)

Тест бенч е обезбеден за проверка на функционалноста на HDMI TX јадрото. Testbench работи само во мајчин интерфејс со 1 пиксел по часовник и овозможен аудио режим.

Следната табела ги наведува параметрите кои се конфигурирани според апликацијата.

Табела 5-1. Параметар за конфигурација на Testbench

Име	Стандардни параметри
Формат на боја (g_COLOR_FORMAT)	RGB
Битови по компонента (g_BITS_PER_COMPONENT)	8
Број на пиксели (g_PIXELS_PER_CLK)	1
Поддршка за 4Kp60 (g_4K60_SUPPORT)	0
Аудио режим (g_AUX_CHANNEL_ENABLE)	1 (Овозможи)
Интерфејс (G_FORMAT)	0 (Оневозможи)

За да го симулирате јадрото со помош на тест-бенч, направете ги следните чекори:

1. Во прозорецот Дизајн тек, проширете Креирај дизајн.

2. Десен-клик на Create SmartDesign Testbench, а потоа кликнете Run, како што е прикажано на следната слика. Слика 5-1. Креирање SmartDesign Testbench

3. Внесете име за тест-бенч SmartDesign, а потоа кликнете OK.

Слика 5-2. Именување SmartDesign Testbench

Се креира тест-клупа на SmartDesign и се појавува платно десно од окното Design Flow.

Упатство за употреба

DS50003319C - 16

Симулација на тест-бенч

4. Одете до Libero® SoC Каталог, изберете View > Windows > IP Catalog, а потоа проширете Solutions Video. Кликнете двапати на HDMI TX IP (v5.2.0), а потоа кликнете OK.

5. Во прозорецот Конфигуратор на параметри, изберете ја потребната вредност Број на пиксели, како што е прикажано на следната слика.

Слика 5-3. Конфигурација на параметар

6. Изберете ги сите порти, кликнете со десното копче и изберете Промовирање на највисоко ниво.

7. На лентата со алатки SmartDesign, кликнете Generate Component.

8. На картичката Stimulus Hierarchy, кликнете со десното копче на HDMI_TX_TB testbench file, а потоа кликнете Симулирај пред-синтет дизајн > Отвори интерактивно.

МоделСим® алатката се отвора со тест-клупата, како што е прикажано на следната слика. Слика 5-4. Алатка ModelSim со тест бенч HDMI TX File

Важно: Ако симулацијата е прекината поради временскиот рок за извршување наведен во DO file, користете го трчај -сите команда за завршување на симулацијата.

Упатство за употреба

DS50003319C - 17

Симулација на тест-бенч

5.1 Тајминг дијаграми (Постави прашање)

Следниот временски дијаграм за HDMI TX IP прикажува видео податоци и контролни периоди на податоци за 1 пиксел по часовник.

Слика 5-5. HDMI TX IP тајминг дијаграм на видео податоци за 1 пиксел по часовник

Следниот дијаграм ги прикажува четирите комбинации на контролни податоци.

Слика 5-6. Дијаграм за тајминг на HDMI TX IP на податоци за контрола за 1 пиксел по часовник

Упатство за употреба

DS50003319C - 18

Системска интеграција

6. Системска интеграција (Постави прашање)

Овој дел покажува какоampопис на дизајнот.

Следната табела ги наведува конфигурациите на PF XCVR, PF TX PLL и PF CCC.

Табела 6-1. Конфигурации на PF XCVR, PF TX PLL и PF CCC

Резолуција		Ширина на битови PF XCVR конфигурација			Конфигурација на PF TX PLL		Конфигурација на PF CCC
Резолуција		TX податоци Оцени	TX часовник Поделба Фактор	TX компјутери Ткаенина Ширина	Посакуван Излезен бит часовник	Референца Часовник Фреквенција	Влез Фреквенција	Излез Фреквенција
1PXL (1080p60) 8		1485	4	10	5940	148.5	NA	NA
1PXL (1080p30) 10		925	4	10	3700	148.5	92.5	74
	12	1113.75	4	10	4455	148.5	111.375	74.25
	16	1485	4	10	5940	148.5	148.5	74.25
4PXL (1080p60) 10		1860	4	40	7440	148.5	46.5	37.2
	12	2229	4	40	8916	148.5	55.725	37.15
	16	2970	2	40	5940	148.5	74.25	37.125
4PXL (4kp30)	8	2970	2	40	5940	148.5	NA	NA
	10	3712.5	2	40	7425	148.5	92.812	74.25
	12	4455	1	40	4455	148.5	111.375	74.25
	16	5940	1	40	5940	148.5	148.5	74.25
4PXL (4Kp60)	8	5940	1	40	5940	148.5	NA	NA

HDMI TX Sample Дизајн, кога е конфигуриран во g_BITS_PER_COMPONENT = 8-битен и

g_PIXELS_PER_CLK = 1 PXL режим, е прикажан на следната слика.

Слика 6-1. HDMI TX Sampле Дизајн

HDMI_TX_C0_0

PF_INIT_MONITOR_C0_0

FABRIC_POR_N

PCIE_INIT_DONE

USRAM_INIT_DONE

SRAM_INIT_DONE

DEVICE_INIT_DONE

XCVR_INIT_DONE

USRAM_INIT_FROM_SNVM_DONE

USRAM_INIT_FROM_UPROM_DONE

USRAM_INIT_FROM_SPI_DONE

SRAM_INIT_FROM_SNVM_DONE

SRAM_INIT_FROM_UPROM_DONE

SRAM_INIT_FROM_SPI_DONE

AUTOCALIB_DONE

PF_INIT_MONITOR_C0

CORERESET_PF_C0_0

CLK

EXT_RST_N

BANK_x_VDDI_STATUS

BANK_y_VDDI_STATUS

PLL_POWERDOWN_B

PLL_LOCK

FABRIC_RESET_N

SS_BUSY

INIT_DONE

FF_US_RESTORE

FPGA_POR_N

CORERESET_PF_C0

Display_Controller_C0_0

FRAME_END_O

H_SYNC_O

RESETN_I

V_SYNC_O

SYS_CLK_I

V_ACTIVE_O

ENABLE_I

DATA_TRIGGER_O

H_RES_O[15:0]

V_RES_O[15:0]

Display_Controller_C0

pattern_generator_verilog_pattern_0

DATA_VALID_O

SYS_CLK_I

FRAME_END_O

RESET_N_I

LINE_END_O

ПОДАТОЦИ_MK_I

RED_O[7:0]

FRAME_END_I

GREEN_O[7:0]

PATTERN_SEL_I[2:0]

BLUE_O[7:0]

BAYER_O[7:0]

Тест_Генератор_Шама_C1

PF_XCVR_REF_CLK_C0_0

RESET_N_I

SYS_CLK_I

VIDEO_DATA_VALID_I

R_CLK_I

R_CLK_LOCK

G_CLK_I

G_CLK_LOCK

TMDS_R_O[9:0]

B_CLK_I

TMDS_G_O[9:0]

B_CLK_LOCK

TMDS_B_O[9:0]

V_SYNC_I

XCVR_LANE_0_DATA_O[9:0]

H_SYNC_I

DATA_R_I[7:0]

DATA_G_I[7:0]

DATA_B_I[7:0]

HDMI_TX_C0

PF_TX_PLL_C0_0

PF_XCVR_ERM_C0_0

PADs_OUT

LANE3_TXD_N

CLKS_FROM_TXPLL_0

LANE3_TXD_P

LANE0_IN

LANE2_TXD_N

LANE0_PCS_ARST_N

LANE2_TXD_P

LANE0_PMA_ARST_N

LANE1_TXD_N

LANE0_TX_DATA[9:0]

LANE1_TXD_P

LANE1_IN

LANE0_TXD_N

LANE1_PCS_ARST_N

LANE0_TXD_P

LANE1_PMA_ARST_N

LANE0_OUT

LANE1_TX_DATA[9:0]

LANE0_TX_CLK_R

LANE2_IN

LANE0_TX_CLK_STABLE

LANE2_PCS_ARST_N

LANE1_OUT

LANE2_PMA_ARST_N

LANE1_TX_CLK_R

LANE2_TX_DATA[9:0]

LANE1_TX_CLK_STABLE

LANE3_IN

LANE2_OUT

LANE3_PCS_ARST_N

LANE2_TX_CLK_R

LANE3_PMA_ARST_N

LANE2_TX_CLK_STABLE

LANE3_TX_DATA[9:0] LANE3_OUTLANE3_TX_CLK_R

LANE3_TX_CLK_STABLE

PF_XCVR_ERM_C0

LANE3_TXD_N LANE3_TXD_P LANE2_TXD_N LANE2_TXD_P LANE1_TXD_N LANE1_TXD_P LANE0_TXD_N LANE0_TXD_P

PATTERN_SEL_I[2:0] REF_CLK_PAD_P REF_CLK_PAD_N

REF_CLK_PAD_P

REF_CLK_PAD_NREF_CLK

REF_CLKPLL_LOCKCLKS_TO_XCVR

PF_XCVR_REF_CLK_C0

PF_TX_PLL_C0

За Прample, во 8-битни конфигурации, следните компоненти се дел од дизајнот: • PF_XCVR_ERM (PF_XCVR_ERM_C0_0) е конфигуриран за брзина на податоци од 1485 Mbps во режим PMA само за TX, со ширина на податоци конфигурирана како 10 бита за режим 1pxl и Референтен часовник од 148.5 MHz, врз основа на претходните поставки на табелата

• LANE0_TX_CLK_R излезот на PF_XCVR_ERM_C0_0 се генерира како такт од 148.5 MHz, врз основа на претходните поставки на табелата

• SYS_CLK_I (HDMI_TX_C0, Display_Controller_C0, pattern_generator_C0, CORERESET_PF_C0 и PF_INIT_MONITOR_C0) се управувани од LANE0_TX_CLK_R, што е 148.5 MHz

• R_CLK_I, G_CLK_I и B_CLK_I се управувани од LANE3_TX_CLK_R, LANE2_TX_CLK_R и LANE1_TX_CLK_R, соодветно

Упатство за употреба

DS50003319C - 19

Системска интеграција

Sampинтеграција за, g_BITS_PER_COMPONENT = 8 и g_PIXELS_PER_CLK = 4. За пр.ample, во 8-битни конфигурации, следните компоненти се дел од дизајнот: • PF_XCVR_ERM (PF_XCVR_ERM_C0_0) е конфигуриран за брзина на податоци од 2970 Mbps во режим PMA за

Само TX, со ширина на податоци конфигурирана како 40-битна за режим од 1 pxl и референтен часовник од 148.5 MHz врз основа на претходните поставки на табелата

• LANE0_TX_CLK_R излезот на PF_XCVR_ERM_C0_0 се генерира како такт од 74.25 MHz, врз основа на претходните поставки на табелата

• SYS_CLK_I (HDMI_TX_C0, Display_Controller_C0, pattern_generator_C0, CORERESET_PF_C0 и PF_INIT_MONITOR_C0) се управувани од LANE0_TX_CLK_R, што е 148.5 MHz

• R_CLK_I, G_CLK_I и B_CLK_I се управувани од LANE3_TX_CLK_R, LANE2_TX_CLK_R и LANE1_TX_CLK_R, соодветно

HDMI TX Sample Дизајн, кога е конфигуриран во режим g_BITS_PER_COMPONENT = 12 бита и g_PIXELS_PER_CLK = 1 PXL, прикажан на следната слика.

Слика 6-2. HDMI TX Sampле Дизајн

PF_XCVR_ERM_C0_0

PATTERN_SEL_I[2:0]

REF_CLK_PAD_P REF_CLK_PAD_N

PF_CCC_C1_0

REF_CLK_0 OUT0_FABCLK_0PLL_LOCK_0

PF_CCC_C1

PF_INIT_MONITOR_C0_0

CORERESET_PF_C0_0

CLK

EXT_RST_N

BANK_x_VDDI_STATUS

BANK_y_VDDI_STATUS

PLL_POWERDOWN_B

PLL_LOCK

FABRIC_RESET_N

SS_BUSY

INIT_DONE

FF_US_RESTORE

FPGA_POR_N

CORERESET_PF_C0

Display_Controller_C0_0

FRAME_END_O

H_SYNC_O

RESETN_I

V_SYNC_O

SYS_CLK_I

V_ACTIVE_O

ENABLE_I

DATA_TRIGGER_O

H_RES_O[15:0]

V_RES_O[15:0]

Display_Controller_C0

pattern_generator_verilog_pattern_0

DATA_VALID_O

SYS_CLK_I

FRAME_END_O

RESET_N_I

LINE_END_O

ПОДАТОЦИ_MK_I

RED_O[7:0]

FRAME_END_I

GREEN_O[7:0]

PATTERN_SEL_I[2:0]

BLUE_O[7:0]

BAYER_O[7:0]

Тест_Генератор_Шама_C0

PF_XCVR_REF_CLK_C0_0

REF_CLK_PAD_P

REF_CLK_PAD_NREF_CLK

PF_XCVR_REF_CLK_C0

HDMI_TX_0

RESET_N_I

SYS_CLK_I

VIDEO_DATA_VALID_I

R_CLK_I

R_CLK_LOCK

G_CLK_I

G_CLK_LOCK

TMDS_R_O[9:0]

B_CLK_I

TMDS_G_O[9:0]

B_CLK_LOCK

TMDS_B_O[9:0]

V_SYNC_I

XCVR_LANE_0_DATA_O[9:0]

H_SYNC_I

DATA_R_I[11:0]

DATA_R_I[11:4]

DATA_G_I[11:0]

DATA_G_I[11:4]

DATA_B_I[11:0]

DATA_B_I[11:4]

HDMI_TX_C0

PF_TX_PLL_C0_0

PADs_OUT

CLKS_FROM_TXPLL_0

LANE3_TXD_N

LANE0_IN

LANE3_TXD_P

LANE0_PCS_ARST_N

LANE2_TXD_N

LANE0_PMA_ARST_N

LANE2_TXD_P

LANE0_TX_DATA[9:0]

LANE1_TXD_N

LANE1_IN

LANE1_TXD_P

LANE1_PCS_ARST_N

LANE0_TXD_N

LANE1_PMA_ARST_N

LANE0_TXD_P

LANE1_TX_DATA[9:0]

LANE0_OUT

LANE2_IN

LANE1_OUT

LANE2_PCS_ARST_N

LANE1_TX_CLK_R

LANE2_PMA_ARST_N

LANE1_TX_CLK_STABLE

LANE2_TX_DATA[9:0] LANE2_OUTLANE3_IN

LANE2_TX_CLK_R

LANE3_PCS_ARST_N

LANE2_TX_CLK_STABLE

LANE3_PMA_ARST_N

LANE3_OUT

LANE3_TX_DATA[9:0]

LANE3_TX_CLK_R

LANE3_TX_CLK_STABLE

PF_XCVR_ERM_C0

LANE3_TXD_N LANE3_TXD_P LANE2_TXD_N LANE2_TXD_P LANE1_TXD_N LANE1_TXD_P LANE0_TXD_N LANE0_TXD_P

FABRIC_POR_N

PCIE_INIT_DONE

USRAM_INIT_DONE

SRAM_INIT_DONE

DEVICE_INIT_DONE

XCVR_INIT_DONE

USRAM_INIT_FROM_SNVM_DONE

USRAM_INIT_FROM_UPROM_DONE

USRAM_INIT_FROM_SPI_DONE

SRAM_INIT_FROM_SNVM_DONE

SRAM_INIT_FROM_UPROM_DONE

SRAM_INIT_FROM_SPI_DONE

AUTOCALIB_DONE

REF_CLKPLL_LOCKCLKS_TO_XCVR

PF_INIT_MONITOR_C0

PF_TX_PLL_C0

Sampинтеграција за, g_BITS_PER_COMPONENT > 8 и g_PIXELS_PER_CLK = 1. За ПрampЛе, во 12-битни конфигурации, следните компоненти се дел од дизајнот:

• PF_XCVR_ERM (PF_XCVR_ERM_C0_0) е конфигуриран за брзина на податоци од 111.375 Mbps во режим PMA само за TX, со ширина на податоци конфигурирана како 10 бита за режим 1pxl и 1113.75 Mbps референтен часовник, врз основа на Табела 6-1 поставувања

• LANE1_TX_CLK_R излезот на PF_XCVR_ERM_C0_0 се генерира како такт од 111.375 MHz, врз основа на Табела 6-1 поставувања

• R_CLK_I, G_CLK_I и B_CLK_I се управувани од LANE3_TX_CLK_R, LANE2_TX_CLK_R и LANE1_TX_CLK_R, соодветно

• PF_CCC_C0 генерира часовник со име OUT0_FABCLK_0, со фреквенција од 74.25 MHz, кога влезниот такт е 111.375 MHz, кој е управуван од LANE1_TX_CLK_R

• SYS_CLK_I (HDMI_TX_C0, Display_Controller_C0, pattern_generator_C0, CORERESET_PF_C0 и PF_INIT_MONITOR_C0) е управуван од OUT0_FABCLK_0, што е 74.25 MHz

Sampинтеграција за, g_BITS_PER_COMPONENT > 8 и g_PIXELS_PER_CLK = 4. За ПрampЛе, во 12-битни конфигурации, следните компоненти се дел од дизајнот:

• PF_XCVR_ERM (PF_XCVR_ERM_C0_0) е конфигуриран за брзина на податоци од 4455 Mbps во режим PMA само за TX, при што ширината на податоците е конфигурирана како 40 бита за режим од 4 pxl и референтен часовник од 111.375 MHz, врз основа на Табела 6-1 поставувања

• LANE1_TX_CLK_R излезот на PF_XCVR_ERM_C0_0 се генерира како такт од 111.375 MHz, врз основа на Табела 6-1 поставувања

Упатство за употреба

DS50003319C - 20

Системска интеграција

• R_CLK_I, G_CLK_I и B_CLK_I се управувани од LANE3_TX_CLK_R, LANE2_TX_CLK_R и LANE1_TX_CLK_R, соодветно

• SYS_CLK_I (HDMI_TX_C0, Display_Controller_C0, pattern_generator_C0, CORERESET_PF_C0 и PF_INIT_MONITOR_C0) е управуван од OUT0_FABCLK_0, што е 74.25 MHz

Упатство за употреба

DS50003319C - 21

Историја на ревизии

7. Историја на ревизии (Постави прашање)

Историјата на ревизии ги опишува промените што беа имплементирани во документот. Промените се наведени со ревизија, почнувајќи од најактуелната публикација.

Табела 7-1. Историја на ревизии

Ревизија	Датум	Опис
C	05/2024	Следното е списокот на промени во ревизијата В на документот: • Ажурирано Вовед дел • Отстранети се табелите за користење ресурси за еден пиксел и четири пиксели и додадени Табела 2 и Табела 3 in 1. Искористување на ресурсите дел • Ажурирано Табела 3-1 во 3.1. Параметри за конфигурација дел • Додадено Табела 3-6 и Табела 3-7 во 3.2. Пристаништа дел • Додадено 6. Системска интеграција дел
B		09/2022 Следното е списокот на промени во ревизијата Б на документот: • Ажурирана содржина на Карактеристики и Вовед • Додадено Слика 2-2 за оневозможен аудио режим • Додадено Табела 3-4 и Табела 3-5 • Ажурирано на Табела 3-2 и Табела 3-3 • Ажурирано Табела 3-1 • Ажурирано 1. Искористување на ресурсите • Ажурирано Слика 1-1 • Ажурирано Слика 5-3
A		04/2022 Следното е списокот на промени во ревизијата А на документот: • Документот беше мигриран во шаблонот Микрочип • Бројот на документот е ажуриран на DS50003319 од 50200863
2.0	—	Следното е резиме на промените направени во оваа ревизија. • Додадени функции и секции за поддржани семејства
1.0		08/2021 Почетна ревизија

Упатство за употреба

DS50003319C - 22

Поддршка за FPGA за микрочип

Групата производи на Microchip FPGA ги поддржува своите производи со различни услуги за поддршка, вклучувајќи ги и услугите за клиенти, Центарот за техничка поддршка на клиентите, а webсајт и канцеларии за продажба низ целиот свет. На клиентите им се предлага да ги посетат онлајн ресурсите на Microchip пред да стапат во контакт со поддршката бидејќи е многу веројатно дека нивните прашања се веќе одговорени.

Контактирајте го Центарот за техничка поддршка преку webсајт на www.microchip.com/support. Спомнете го бројот на дел од уредот FPGA, изберете соодветна категорија на случај и прикачете дизајн fileпри креирање на случај за техничка поддршка.

Контактирајте со службата за корисници за нетехничка поддршка на производот, како што се цените на производите, надградбите на производите, информациите за ажурирање, статусот на нарачката и овластувањето.

• Од Северна Америка, јавете се 800.262.1060

• Од остатокот од светот, јавете се 650.318.4460

• Факс, од каде било во светот, 650.318.8044

Информации за микрочип

Микрочипот Webсајт

Микрочип обезбедува онлајн поддршка преку нашата webсајт на www.microchip.com/. Ова webсајт се користи за да се направи fileи информации лесно достапни за клиентите. Некои од достапните содржини вклучуваат:

• Поддршка за производи – Листови со податоци и грешки, белешки за апликација и сampле програми, ресурси за дизајн, упатства за корисникот и документи за поддршка на хардверот, најнови изданија на софтвер и архивиран софтвер

• Општа техничка поддршка – Често поставувани прашања (ЧПП), барања за техничка поддршка, онлајн групи за дискусија, листа на членови на програмата за партнер за дизајн на микрочип

• Бизнис на микрочип – Водичи за избор на производи и нарачки, најнови соопштенија за печатот на Microchip, листа на семинари и настани, огласи за продажни канцеларии на Microchip, дистрибутери и фабрички претставници

Услуга за известување за промена на производот

Услугата за известување за промена на производот на Microchip им помага на клиентите да бидат актуелни за производите на Microchip. Претплатниците ќе добиваат известување по е-пошта секогаш кога има промени, ажурирања, ревизии или грешки поврзани со одредена фамилија на производи или алатка за развој од интерес.

За да се регистрирате, одете на www.microchip.com/pcn и следете ги упатствата за регистрација. Поддршка за корисници

Корисниците на производите на Микрочип можат да добијат помош преку неколку канали: • Дистрибутер или Застапник

• Локална канцеларија за продажба

• Инженер за вградени решенија (ESE)

• Техничка поддршка

Клиентите треба да контактираат со нивниот дистрибутер, претставник или ESE за поддршка. Локалните канцеларии за продажба се исто така достапни за да им помогнат на клиентите. Во овој документ е вклучен список на продажни канцеларии и локации.

Техничката поддршка е достапна преку webсајт на: www.microchip.com/support Функција за заштита на код на уреди со микрочип

Забележете ги следните детали за функцијата за заштита на кодот на производите на Microchip:

Упатство за употреба

DS50003319C - 23

• Производите со микрочип ги исполнуваат спецификациите содржани во нивниот посебен лист со податоци за микрочипови.

• Микрочип верува дека неговата фамилија на производи е безбедна кога се користи на предвидениот начин, во рамките на работните спецификации и во нормални услови.

• Микрочипот ги вреднува и агресивно ги штити своите права на интелектуална сопственост. Обидите да се прекршат карактеристиките за заштита на кодот на производот на Microchip се строго забранети и може да го прекршат Законот за авторски права на дигиталниот милениум.

• Ниту Microchip ниту кој било друг производител на полупроводници не може да ја гарантира безбедноста на неговиот код. Заштитата на кодот не значи дека гарантираме дека производот е „нескршлив“. Заштитата на кодот постојано се развива. Микрочип е посветен на континуирано подобрување на карактеристиките за заштита на кодот на нашите производи.

Правно известување

Оваа публикација и информациите овде може да се користат само со производите на Микрочип, вклучително и за дизајнирање, тестирање и интегрирање на производите на Микрочип со вашата апликација. Користењето на овие информации на кој било друг начин ги прекршува овие услови. Информациите за апликациите на уредот се обезбедени само за ваша погодност и може да бидат заменети со ажурирања. Ваша одговорност е да се осигурате дека вашата апликација ги исполнува вашите спецификации. Контактирајте ја локалната канцеларија за продажба на Microchip за дополнителна поддршка или добијте дополнителна поддршка на www.microchip.com/en-us/support/design-help/ client-support-services.

ОВАА ИНФОРМАЦИЈА СЕ ОБЕЗБЕДУВА МИКРОЧИП „КАКО ШТО Е“. МИКРОЧИП НЕ ДАВА НИКАКВИ ПРЕТСТАВУВАЊА ИЛИ ГАРАНЦИИ БИЛО ИЗРАЗНИ ИЛИ ИМПЛИЦИРАНИ, ПИСМЕНИ ИЛИ УСНИ, ЗАКОНСКИ ИЛИ ПОинаку, ПОВРЗАНИ СО ИНФОРМАЦИИТЕ ВКЛУЧУВАЈТЕ НО НЕ ОГРАНИЧЕНИ НА ОГРАНИЧЕНО НЕПРЕКРШУВАЊЕ, ПРОДАЖБА И СООДВЕТНОСТ ЗА ПОСЕДНА ЦЕЛ ИЛИ ГАРАНЦИИ ПОВРЗАНИ СО НЕГОВАТА СОСТОЈБА, КВАЛИТЕТ ИЛИ ИЗВЕДБА.

ВО НИКОЈ СЛУЧАЈ МИКРОЧИПОТ НЕМА ДА СЕ ОДГОВАРА ЗА НИКАКВА ИНДИРЕКТНА, ПОСЕБНА, КАЗНЕТНА, ИНЦИДЕНТАЛНА ИЛИ СОСЕДНИЧКА ЗАГУБА, ШТЕТА, ТРОШОЦА ИЛИ ТРОШОВИ ОД БИЛО БИЛО ПОВРЗАН СО НАС, НИЕ ЗА НИЕ, ДУРИ И ДА Е СОВЕТЕН МИКРОЧИП ЗА МОЖНОСТА ИЛИ ШТЕТИТЕ СЕ ПРЕДВИДЕЛИ. ВО ЦЕЛОСНИОТ СТЕМЕН ДОЗВОЛЕН СО ЗАКОН, ВКУПНАТА ОДГОВОРНОСТ НА МИКРОЧИПОТ ЗА СИТЕ ПОБАРУВАЊА НА КАКОВ НАЧИН ПОВРЗАНИ СО ИНФОРМАЦИИТЕ ИЛИ НЕГОВАТА УПОТРЕБА НЕМА ДА ЈА НАДМИНАТ ВИСИНАТА НА НАДОМЕСТОЦИ, АКО ГИ ПОСТОЈАТ ТОА ШТО ГИ ПЛАТУВААТ ИНФОРМАЦИИ.

Употребата на уредите со микрочип во апликациите за одржување во живот и/или за безбедност е целосно на ризик на купувачот, а купувачот се согласува да го брани, обештети и чува безопасниот Микрочип од сите штети, барања, тужби или трошоци кои произлегуваат од таквата употреба. Ниту една лиценца не се пренесува, имплицитно или на друг начин, според правата на интелектуална сопственост на Микрочип, освен ако не е поинаку наведено.

Заштитни знаци

Името и логото на микрочипот, логото на микрочипот, Adaptec, AVR, AVR логото, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LinkTouchS, maXe MediaLB, megaAVR, Microsemi, Microsemi лого, MOST, MOST лого, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, PIC32 лого, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST, SST, SST Logoymricom, , SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron и XMEGA се регистрирани заштитни знаци на Microchip Technology Incorporated во САД и други земји.

AgileSwitch, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed Control, HyperLight Load, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, ProASIC Plus логото, Quiet-Wire, SyncForld, SmartWorld TimeCesium, TimeHub, TimePictra, TimeProvider и ZL се регистрирани заштитни знаци на Microchip Technology инкорпорирана во САД

Потиснување на соседните клучеви, AKS, аналогно за-дигитално доба, кој било кондензатор, AnyIn, AnyOut, зголемено префрлување, BlueSky, BodyCom, Clockstudio, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, DEMPICPmics, CryptoCompanion.

Упатство за употреба

DS50003319C - 24

Просечно совпаѓање, DAM, ECAN, еспресо T1S, EtherGREEN, EyeOpen, GridTime, IdealBridge, IGaT, сериско програмирање во коло, ICSP, INICnet, интелигентно паралелизирање, IntelliMOS, поврзување меѓу чипови, JitterBlocker-LinkKnob, maxCrypto, максView, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB Сертифицирано лого, MPLIB, MPLINK, mSiC, MultiTRAK, NetDetach, генерирање на сезнаен код, PICDEM, PICDEM.net, PICkit, PICtail, Power MOS IV, Power MOS 7, PowerSiliconsmart, , QMatrix, REAL ICE, Ripple Blocker, RTAX, RTG4, SAM-ICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, SwitchtecY, Total Endurro , Trusted Time, TSHARC, Turing, USBCheck, VariSense, VectorBlox, VeriPHY, ViewSpan, WiperLock, XpressConnect и ZENA се заштитни знаци на Microchip Technology инкорпорирана во САД и други земји.

SQTP е сервисна ознака на Microchip Technology инкорпорирана во САД

Логото Adaptec, Frequency on Demand, Silicon Storage Technology и Symmcom се регистрирани заштитни знаци на Microchip Technology Inc. во други земји.

GestIC е регистрирана трговска марка на Microchip Technology Germany II GmbH & Co. KG, подружница на Microchip Technology Inc., во други земји.

Систем за управување со квалитет

За информации во врска со системите за управување со квалитет на Microchip, посетете ја www.microchip.com/quality.

Упатство за употреба

DS50003319C - 25

Продажба и сервис низ целиот свет

АМЕРИКА АЗИЈА/ПАЦИФИКА АЗИЈА/ПАЦИФИЧКА ЕВРОПА

Корпоративна канцеларија

2355 Западен Чендлер бул. Чендлер, АЗ 85224-6199 Тел: 480-792-7200

Факс: 480-792-7277

Техничка поддршка:

www.microchip.com/support Web Адреса:

www.microchip.com

Атланта

Дулут, ГА

тел: 678-957-9614

Факс: 678-957-1455

Остин, Тексас

тел: 512-257-3370

Бостон

Вестборо, м-р

тел: 774-760-0087

Факс: 774-760-0088

Чикаго

Итаска, ИЛ

тел: 630-285-0071

Факс: 630-285-0075

Далас

Адисон, ТХ

тел: 972-818-7423

Факс: 972-818-2924

Детроит

Нови, МИ

тел: 248-848-4000

Хјустон, Тексас

тел: 281-894-5983

Индијанаполис

Ноблсвил, ИН

тел: 317-773-8323

Факс: 317-773-5453

тел: 317-536-2380

Лос Анџелес

Мисијата Виехо, Калифорнија

тел: 949-462-9523

Факс: 949-462-9608

тел: 951-273-7800

Рали, NC

тел: 919-844-7510

Њујорк, Њујорк

тел: 631-435-6000

Сан Хозе, Калифорнија

тел: 408-735-9110

тел: 408-436-4270

Канада – Торонто

тел: 905-695-1980

Факс: 905-695-2078

Австралија – Сиднеј Тел: 61-2-9868-6733 Кина – Пекинг

Тел: 86-10-8569-7000 Кина - Ченгду

Тел: 86-28-8665-5511 Кина - Чонгкинг Тел: 86-23-8980-9588 Кина – Донгуан Тел: 86-769-8702-9880 Кина – Гуангжу Тел: 86-20-8755-8029 Кина – Хангжу Тел: 86-571-8792-8115 Кина – Хонг Конг САР Тел: 852-2943-5100 Кина – Нанџинг

Тел: 86-25-8473-2460 Кина – Кингдао

Тел: 86-532-8502-7355 Кина – Шангај

Тел: 86-21-3326-8000 Кина – Шенјанг Тел: 86-24-2334-2829 Кина – Шенжен Тел: 86-755-8864-2200 Кина - Суджоу

Тел: 86-186-6233-1526 Кина – Вухан

Тел: 86-27-5980-5300 Кина - Ксиан

Тел: 86-29-8833-7252 Кина - Ксијамен

Тел: 86-592-2388138 Кина – Жухаи

Тел: 86-756-3210040

Индија - Бангалор

Тел: 91-80-3090-4444

Индија - Њу Делхи

Тел: 91-11-4160-8631

Индија - Пуна

Тел: 91-20-4121-0141

Јапонија – Осака

Тел: 81-6-6152-7160

Јапонија – Токио

Тел: 81-3-6880- 3770

Кореја – Даегу

Тел: 82-53-744-4301

Кореја – Сеул

Тел: 82-2-554-7200

Малезија – Куала Лумпур Тел: 60-3-7651-7906

Малезија - Пенанг

Тел: 60-4-227-8870

Филипини - Манила

Тел: 63-2-634-9065

Сингапур

Тел: 65-6334-8870

Тајван - Хсин Чу

Тел: 886-3-577-8366

Тајван - Каосиунг

Тел: 886-7-213-7830

Тајван - Тајпеј

Тел: 886-2-2508-8600

Тајланд - Бангкок

Тел: 66-2-694-1351

Виетнам – Хо Ши Мин

Тел: 84-28-5448-2100

Упатство за употреба

Австрија – Велс

Тел: 43-7242-2244-39

Факс: 43-7242-2244-393

Данска – Копенхаген

Тел: 45-4485-5910

Факс: 45-4485-2829

Финска – Еспо

Тел: 358-9-4520-820

Франција – Париз

Tel: 33-1-69-53-63-20

Fax: 33-1-69-30-90-79

Германија – Гарчинг

Тел: 49-8931-9700

Германија – Хан

Тел: 49-2129-3766400

Германија – Хајлброн

Тел: 49-7131-72400

Германија – Карлсруе

Тел: 49-721-625370

Германија – Минхен

Tel: 49-89-627-144-0

Fax: 49-89-627-144-44

Германија – Розенхајм

Тел: 49-8031-354-560

Израел - Ход Хашарон

Тел: 972-9-775-5100

Италија – Милано

Тел: 39-0331-742611

Факс: 39-0331-466781

Италија – Падова

Тел: 39-049-7625286

Холандија – Друнен

Тел: 31-416-690399

Факс: 31-416-690340

Норвешка – Трондхајм

Тел: 47-72884388

Полска – Варшава

Тел: 48-22-3325737

Романија – Букурешт

Tel: 40-21-407-87-50

Шпанија – Мадрид

Tel: 34-91-708-08-90

Fax: 34-91-708-08-91

Шведска – Гетенберг

Tel: 46-31-704-60-40

Шведска – Стокхолм

Тел: 46-8-5090-4654

Велика Британија - Вокингем

Тел: 44-118-921-5800

Факс: 44-118-921-5820

DS50003319C - 26

Документи / ресурси

МИКРОЧИП DS50003319C-13 Етернет HDMI TX IP [pdf] Упатство за корисникот
DS50003319C - 13, DS50003319C - 2, DS50003319C - 3, DS50003319C-13 етернет HDMI TX IP, DS50003319C-13, етернет HDMI TX IP, HDMI TX

Референци

Упатство за употреба

DS50003319C-13 Етернет HDMI TX IP

Упатство за употреба на HDMI TX IP

Резиме

Карактеристики

Инструкции за инсталација

Упатство за употреба

Искористување на ресурсите (Постави прашање)

Табела 3. Искористување на ресурси за 4PXL

Упатство за употреба

HDMI TX IP конфигуратор

Слика 1-1. HDMI TX IP конфигуратор

Хардверска имплементација

Режим на формат на боја RGB

Хардверска имплементација

Хардверска имплементација

HDMI TX параметри и сигнали за интерфејс

Табела 3-3. Влезни и излезни порти за AXI4 Stream Interface

Табела 3-4. Влезни и излезни сигнали

HDMI TX параметри и сигнали за интерфејс

Табела 3-5. Влезни и излезни порти за AXI4 Stream Interface

Табела 3-6. Влез и излез за режимот YCbCr444 и режимот за аудио е овозможен

HDMI TX параметри и сигнали за интерфејс

Регистрирајте мапа и описи

Регистрирајте мапа и описи

4.1 SCRAMBLER_IP_MK (Постави прашање)

За да го симулирате јадрото со помош на тест-бенч, направете ги следните чекори:

Симулација на тест-бенч

Системска интеграција

Системска интеграција

Системска интеграција

Историја на ревизии

Табела 7-1. Историја на ревизии

Поддршка за FPGA за микрочип

Информации за микрочип

Микрочипот Webсајт

Услуга за известување за промена на производот

Правно известување

Заштитни знаци

Документи / ресурси

Референци

Поврзани мислења

Оставете коментар

Откажете го одговорот