MICROCHIP DS50003319C-13 Ethernet HDMI TX IP Canllaw Defnyddiwr

Mae IP trosglwyddydd Rhyngwyneb Amlgyfrwng Diffiniad Uchel Microchip (HDMI) yn cefnogi trosglwyddo data pecynnau fideo a sain a ddisgrifir ym manyleb safonol HDMI.

Mae HDMI yn defnyddio Signalau Gwahaniaethol Minimol Trosiannol (TMDS) i drosglwyddo symiau sylweddol o ddata digidol yn effeithlon ar draws y pellteroedd cebl estynedig, gan sicrhau trosglwyddiad signal digidol cyflym, cyfresol a dibynadwy. Mae cyswllt TMDS yn cynnwys sianel un cloc a thair sianel ddata. Mae'r cloc picsel fideo yn cael ei drosglwyddo ar sianel cloc TMDS, sy'n helpu i gadw'r signalau mewn cydamseriad. Mae data fideo yn cael ei gludo fel picsel 24-did ar y tair sianel ddata TMDS, lle mae pob sianel ddata wedi'i dynodi ar gyfer cydran lliw coch, gwyrdd a glas. Mae data sain yn cael ei gludo fel pecynnau 8-did ar sianel werdd a choch TMDS.

Mae amgodiwr TMDS yn caniatáu trosglwyddo data cyfresol ar gyflymder uchel, tra'n lleihau'r potensial ar gyfer Ymyrraeth Electromagnetig (EMI) dros geblau copr trwy leihau nifer y trawsnewidiadau (lleihau ymyrraeth rhwng sianeli), ac yn cyflawni cydbwysedd Cyfredol Uniongyrchol (DC), ar y gwifrau , trwy gadw nifer y rhai a sero ar y llinell bron yn gyfartal.

Mae HDMI TX IP wedi'i gynllunio i'w ddefnyddio ynghyd â PolarFire® Trosglwyddyddion dyfais SoC a PolarFire. Mae'r IP yn gydnaws â HDMI 1.4 a HDMI 2.0, sy'n cefnogi hyd at 60 ffrâm yr eiliad, gydag uchafswm lled band o 18 Gbps. Mae'r IP yn defnyddio amgodiwr TMDS sy'n trosi'r data fideo 8-did fesul sianel a phecyn sain i'r dilyniant DC-cytbwys 10-did, a'r trosglwyddiad wedi'i leihau. Yna caiff ei drawsyrru'n gyfresol ar gyfradd o 10-did y picsel, fesul sianel. Yn ystod y cyfnod gwagio fideo, trosglwyddir tocynnau rheoli. Cynhyrchir y tocynnau hyn yn seiliedig ar y signalau hsync a vsync. Yn ystod cyfnod yr ynys ddata, trosglwyddir pecyn sain fel pecynnau 10-did ar sianel goch a gwyrdd.

Canllaw Defnyddiwr

DS50003319C – 1

Crynodeb

Mae'r tabl canlynol yn rhoi crynodeb o nodweddion HDMI TX IP.

Tabl 1 . Nodweddion HDMI TX IP

Fersiwn Craidd	Mae'r canllaw defnyddiwr hwn yn cefnogi HDMI TX IP v5.2.0
Cefnogir Teuluoedd Dyfais	• PolarFire® SoC • PolarFire
Llif Offeryn â Chymorth	Angen Libero® SoC v11.4 neu ddatganiadau diweddarach
Cefnogir Rhyngwynebau	Rhyngwynebau a gefnogir gan yr IP HDMI TX yw: • AXI4-Ffrwd - Mae'r craidd hwn yn cefnogi AXI4-Stream i'r porthladdoedd mewnbwn. Pan gaiff ei ffurfweddu yn y modd hwn, mae IP yn cymryd signalau cwynion safonol AXI4 Stream fel mewnbynnau. • Rhyngwyneb Ffurfweddu AXI4-Lite - Mae'r Craidd hwn yn cefnogi rhyngwyneb cyfluniad AXI4-Lite ar gyfer gofyniad 4Kp60. Yn y modd hwn, mae mewnbynnau IP yn cael eu cyflenwi gan SoftConsole. • Brodorol - Pan gaiff ei ffurfweddu yn y modd hwn, mae IP yn cymryd signalau fideo a sain brodorol fel mewnbynnau.
Trwyddedu	Darperir y ddau opsiwn trwydded canlynol i HDMI TX IP: • Wedi'i amgryptio: Darperir cod RTL wedi'i amgryptio cyflawn ar gyfer y craidd. Mae ar gael am ddim gydag unrhyw un o drwyddedau Libero, sy'n galluogi'r craidd i gael ei gychwyn gyda SmartDesign. Gallwch chi berfformio Efelychu, Synthesis, Cynllun, a rhaglennu'r silicon FPGA gan ddefnyddio cyfres ddylunio Libero. • RTL: Mae cod ffynhonnell RTL cyflawn wedi'i gloi â thrwydded, y mae angen ei brynu ar wahân.

Nodweddion

Mae gan HDMI TX IP y nodweddion canlynol:

• Yn gydnaws ar gyfer HDMI 2.0 ac 1.4b

• Yn cefnogi mewnbwn un neu bedwar symbol/picsel fesul cloc

• Yn cefnogi Penderfyniadau hyd at 3840 x 2160 ar 60 fps

• Yn cefnogi dyfnder lliw 8, 10, 12, a 16-did

• Yn cefnogi fformatau lliw fel RGB, YUV 4:2:2, ac YUV 4:4:4

• Cefnogi sain hyd at 32 sianeli

• Cefnogi'r Cynllun Amgodio – TMDS

• Cefnogi Brodorol a AXI4 Ffrwd Fideo a Sain Data rhyngwyneb

• Cefnogi Brodorol a AXI4-Lite Configuration rhyngwyneb ar gyfer addasu paramedr

Cyfarwyddiadau Gosod

Rhaid gosod y craidd IP i Gatalog IP Libero® Meddalwedd SoC yn awtomatig trwy'r swyddogaeth diweddaru Catalog IP ym meddalwedd Libero SoC, neu caiff ei lawrlwytho â llaw o'r catalog. Unwaith y bydd y craidd IP wedi'i osod yng Nghatalog IP meddalwedd Libero SoC, caiff ei ffurfweddu, ei gynhyrchu, a'i gychwyn o fewn SmartDesign i'w gynnwys ym mhrosiect Libero.

Canllaw Defnyddiwr

DS50003319C – 2

Defnyddio Adnoddau (Gofyn cwestiwn)

Mae HDMI TX IP yn cael ei weithredu yn PolarFire® FPGA (MPF300T - Pecyn 1FCG1152I).

Mae'r tabl canlynol yn rhestru'r adnoddau a ddefnyddiwyd pan g_PIXELS_PER_CLK = 1PXL.

Tabl 2 . Defnyddio Adnoddau ar gyfer 1PXL

	g_COLOR_FORMAT g_BITS_PER_COMPONENT (Didiau)	g_AUX_CHANNEL_ENABLE g_4K60_SUPPORT Ffabrig		4LUT	Ffabrig DFF	Rhyngwyneb 4LUT	Rhyngwyneb DFF	uSRAM (64×12)
RGB	8	Galluogi	Analluogi	787	514	108	108	9
	8	Analluogi	Analluogi	819	502	108	108	9
	10	Analluogi	Analluogi	1070	849	156	156	13
	12	Analluogi	Analluogi	1084	837	156	156	13
	16	Analluogi	Analluogi	1058	846	156	156	13
YCbCr422	8	Analluogi	Analluogi	696	473	96	96	8
YCbCr444	8	Analluogi	Analluogi	819	513	108	108	9
	10	Analluogi	Analluogi	1068	849	156	156	13
	12	Analluogi	Analluogi	1017	837	156	156	13
	16	Analluogi	Analluogi	1050	845	156	156	13

Mae'r tabl canlynol yn rhestru'r adnoddau a ddefnyddiwyd pan g_PIXELS_PER_CLK = 4PXL.

Tabl 3 . Defnyddio Adnoddau ar gyfer 4PXL

	g_COLOR_FORMAT g_BITS_PER_COMPONENT (Didiau)	g_AUX_CHANNEL_ENABLE g_4K60_SUPPORT Ffabrig		4LUT	Ffabrig DFF	Rhyngwyneb 4LUT	Rhyngwyneb DFF	uSRAM (64×12)
RGB	8	Analluogi	Galluogi	4078	2032	144	144	12
		Galluogi	Analluogi	1475	2269	144	144	12
		Analluogi	Analluogi	1393	1092	144	144	12
	10	Analluogi	Analluogi	2151	1635	264	264	22
	12	Analluogi	Analluogi	1909	1593	264	264	22
	16	Analluogi	Analluogi	1645	1284	264	264	22
YCbCr422	8	Analluogi	Analluogi	1265	922	144	144	12
YCbCr444	8	Analluogi	Analluogi	1119	811	144	144	12
	10	Analluogi	Analluogi	2000	1627	264	264	22
	12	Analluogi	Analluogi	1909	1585	264	264	22
	16	Analluogi	Analluogi	1604	1268	264	264	22

Canllaw Defnyddiwr

DS50003319C – 3

HDMI TX IP Configurator

1. HDMI TX IP Configurator (Gofyn cwestiwn)

Mae'r adran hon yn rhoi trosoddview y rhyngwyneb HDMI TX Configurator a'i gydrannau amrywiol.

Mae'r HDMI TX Configurator yn darparu rhyngwyneb graffigol i sefydlu craidd HDMI TX ar gyfer gofynion trosglwyddo fideo penodol. Mae'r cyflunydd hwn yn caniatáu i'r defnyddiwr ddewis paramedrau fel Darnau Fesul Cydran, Fformat Lliw, Nifer y Picsel, Modd Sain, Rhyngwyneb, Mainc Brawf, a Thrwydded. Mae'n hanfodol addasu'r gosodiadau hyn yn gywir i sicrhau bod data fideo yn cael ei drosglwyddo'n effeithiol dros HDMI.

Mae rhyngwyneb y HDMI TX Configurator yn cynnwys amrywiol ddewislenau ac opsiynau sy'n galluogi defnyddwyr i addasu gosodiadau trosglwyddo HDMI. Disgrifir y ffurfweddiadau allweddol yn Tabl 3-1.

Mae'r ffigur canlynol yn rhoi manylion view y rhyngwyneb HDMI TX Configurator.

Ffigur 1-1. HDMI TX IP Configurator

Mae'r rhyngwyneb hefyd yn cynnwys botymau Iawn a Chanslo ar gyfer cadarnhau neu ddileu'r ffurfweddiadau a wnaed.

Canllaw Defnyddiwr

DS50003319C – 5

Gweithredu Caledwedd

2. Gweithredu Caledwedd (Gofyn cwestiwn)

Mae trosglwyddydd HDMI (TX) yn cynnwys dwy stages:

• Gweithrediad XOR/XNOR, sy'n lleihau nifer y trawsnewidiadau

• INV/NONINV, sy'n lleihau'r gwahaniaeth (cydbwysedd DC). Mae'r ddau ddarn ychwanegol yn cael eu hychwanegu yn yr stage o weithrediad. Mae data rheoli (hsync a vsync) wedi'i amgodio i 10 did mewn pedwar cyfuniad posibl i helpu'r derbynnydd i gydamseru ei gloc â chloc y trosglwyddydd. Rhaid defnyddio trosglwyddydd ynghyd â'r HDMI TX IP i gyfresoli'r 10 did (modd 1 picsel) neu 40 did (modd 4 picsel).

Mae'r cyflunydd hefyd yn dangos cynrychiolaeth o graidd HDMI Tx, wedi'i labelu HDMI_TX_0, gan nodi'r gwahanol gysylltiadau mewnbwn ac allbwn sydd wedi'u rhyngwynebu â'r craidd. Mae yna dri dull ar gyfer rhyngwyneb HDMI TX ac fe'u hesbonnir fel a ganlyn:

Modd Fformat Lliw RGB

Porthladdoedd HDMI TX IP ar gyfer un picsel y cloc pan fydd y modd sain wedi'i alluogi a fformat Lliw yn RGB ar gyfer PolarFire® dyfeisiau yn cael ei ddangos yn y ffigur canlynol. Cynrychiolaeth weledol o borthladdoedd craidd HDMI Tx fel a ganlyn:

• Arwyddion cloc rheoli yw R_CLK_LOCK, G_CLK_LOCK, a B_CLK_LOCK. Arwyddion Cloc yw R_CLK_I, G_CLK_I, a B_CLK_I.

• Sianeli data gan gynnwys DATA_R_I, DATA_G_I, a DATA_B_I.

• Arwyddion Data Ategol yw AUX_DATA_R_I ac AUX_DATA_G_I.

Ffigur 2-1. Diagram Bloc IP HDMI TX (Fformat Lliw RGB)

Am ragor o wybodaeth am signalau I/O ar gyfer fformat lliw RGB, gweler Tabl 3-2.

Modd Fformat Lliw YCbCr444

Dangosir porthladdoedd HDMI TX IP ar gyfer un picsel y cloc pan fydd y modd sain wedi'i alluogi a fformat Lliw yn YCbCr444 yn y ffigur canlynol. Cynrychiolaeth weledol o borthladdoedd craidd HDMI Tx fel a ganlyn:

• Y signalau rheoli yw Y_CLK_LOCK, Cb_CLK_LOCK, a Cr_CLK_LOCK.

• Arwyddion cloc yw Y_CLK_I, Cb_CLK_I, a Cr_CLK_I.

Canllaw Defnyddiwr

DS50003319C – 6

Gweithredu Caledwedd

• Sianeli data gan gynnwys DATA_Y_I, DATA_Cb_I, a DATA_Cr_I.

• Signalau mewnbwn Data Ategol yw AUX_DATA_Y_I ac AUX_DATA_C_I.

Ffigur 2-2. Diagram Bloc IP HDMI TX (Fformat Lliw YCbCr444)

I gael rhagor o wybodaeth am signalau I/O ar gyfer fformat lliw YCbCr444, gweler Tabl 3-6. Modd Fformat Lliw YCbCr422

Dangosir porthladdoedd HDMI TX IP ar gyfer un picsel y cloc pan fydd y modd sain wedi'i alluogi a fformat Lliw yn YCbCr422 yn y ffigur canlynol. Cynrychiolaeth weledol o borthladdoedd craidd HDMI Tx fel a ganlyn:

• Y signalau rheoli yw LANE1_CLK_LOCK, LANE2_CLK_LOCK, a LANE3_CLK_LOCK. • Arwyddion cloc yw LANE1_CLK_I, LANE2_CLK_I, a LANE3_CLK_I.

• Sianeli data gan gynnwys DATA_Y_I a DATA_C_I.

Canllaw Defnyddiwr

DS50003319C – 7

Gweithredu Caledwedd

Ffigur 2-3. Diagram Bloc IP HDMI TX (Fformat Lliw YCbCr422)

I gael rhagor o wybodaeth am signalau I/O ar gyfer fformat lliw YCbCr422, gweler Tabl 3-7 Canllaw Defnyddiwr

DS50003319C – 8

Paramedrau HDMI TX a Arwyddion Rhyngwyneb

3. Paramedrau HDMI TX a Arwyddion Rhyngwyneb (Gofyn cwestiwn)

Mae'r adran hon yn trafod y paramedrau yn y cyflunydd HDMI TX GUI a'r signalau I/O. 3.1 Paramedrau Ffurfweddu (Gofyn cwestiwn)

Mae'r tabl canlynol yn rhestru'r paramedrau cyfluniad yn yr IP HDMI TX.

Tabl 3-1. Paramedrau Ffurfweddu

Enw Paramedr	Disgrifiad
Fformat Lliw	Yn diffinio'r gofod lliw. Yn cefnogi'r fformatau lliw canlynol: • RGB • YCbCr422 • YCbCr444
Nifer y darnau fesul cydran	Yn pennu nifer y didau fesul cydran lliw. Yn cefnogi 8, 10, 12, ac 16 did fesul cydran.
Nifer y Picseli	Yn dangos nifer y picseli fesul mewnbwn cloc: • Picsel y cloc = 1 • Picsel y cloc = 4
Cefnogaeth 4Kp60	Cefnogaeth ar gyfer datrysiad 4K ar 60 ffrâm yr eiliad: • Pan fydd cymorth 1, 4Kp60 wedi'i alluogi • Pan fydd cymorth 0, 4Kp60 yn anabl
Modd Sain	Yn ffurfweddu'r modd trosglwyddo sain. Data sain ar gyfer sianeli R a G: • Galluogi • Analluoga
Rhyngwyneb	Ffrwd brodorol ac AXI
Testbench	Yn caniatáu dewis amgylchedd mainc brawf. Yn cefnogi'r opsiynau testbench canlynol: • Defnyddiwr • Dim
Trwydded	Yn nodi'r math o drwydded. Yn darparu'r ddau opsiwn trwydded canlynol: • RTL • Wedi'i amgryptio

3.2 Porthladdoedd (Gofyn cwestiwn)

Mae'r tabl canlynol yn rhestru'r porthladdoedd mewnbwn ac allbwn y HDMI TX IP ar gyfer rhyngwyneb Brodorol pan fydd modd Sain wedi'i alluogi a fformat Lliw yn RGB.

Tabl 3-2. Arwyddion Mewnbwn ac Allbwn

Enw Arwydd	Cyfeiriad	Lled	Disgrifiad
SYS_CLK_I	Mewnbwn	1-did	Cloc system, fel arfer yr un cloc â'r rheolydd arddangos
RESET_N_I	Mewnbwn	1-did	Signal ailosod gweithredol-isel asyncronig
VIDEO_DATA_VALID_I	Mewnbwn	1-did	Mewnbwn data fideo dilys
AUDIO_DATA_VALID_I	Mewnbwn	1-did	Mewnbwn dilys data pecyn sain
R_CLK_I	Mewnbwn	1-did	Cloc TX ar gyfer sianel “R” o XCVR
R_CLK_LOCK	Mewnbwn	1-did	TX_CLK_STABLE ar gyfer sianel R o XCVR
G_CLK_I	Mewnbwn	1-did	Cloc TX ar gyfer sianel “G” o XCVR
G_CLK_LOCK	Mewnbwn	1-did	TX_CLK_STABLE ar gyfer sianel G o XCVR
B_CLK_I	Mewnbwn	1-did	Cloc TX ar gyfer sianel “B” o XCVR

Canllaw Defnyddiwr

DS50003319C – 9

Paramedrau HDMI TX a Arwyddion Rhyngwyneb

………..parhau Cyfeiriad Enw Signal Lled Disgrifiad
B_CLK_LOCK	Mewnbwn	1-did	TX_CLK_STABLE ar gyfer sianel B o XCVR
H_SYNC_I	Mewnbwn	1-did	Curiad cysoni llorweddol
V_SYNC_I	Mewnbwn	1-did	Curiad cysoni fertigol
PACKET_HEADER_I	Mewnbwn	PIXELS_PER_CLK*1	Pennawd pecyn ar gyfer data pecyn sain
DATA_R_I	Mewnbwn	PIXELS_PER_CLK*8	Mewnbynnu data “R”.
DATA_G_I	Mewnbwn	PIXELS_PER_CLK*8	Mewnbynnu data “G”.
DATA_B_I	Mewnbwn	PIXELS_PER_CLK*8	Mewnbynnu data “B”.
AUX_DATA_R_I	Mewnbwn	PIXELS_PER_CLK*4	Data sianel pecyn sain “R”.
AUX_DATA_G_I	Mewnbwn	PIXELS_PER_CLK*4	Data sianel pecyn sain “G”.
TMDS_R_O	Allbwn	PIXELS_PER_CLK*10	Data "R" wedi'i amgodio
TMDS_G_O	Allbwn	PIXELS_PER_CLK*10	Data "G" wedi'i amgodio
TMDS_B_O	Allbwn	PIXELS_PER_CLK*10	Data "B" wedi'i amgodio

Mae'r tabl canlynol yn rhestru'r porthladdoedd ar gyfer rhyngwyneb AXI4 Stream gyda Galluogi Sain.

Tabl 3-3. Porthladdoedd Mewnbwn ac Allbwn ar gyfer Rhyngwyneb Ffrwd AXI4

Math Enw Porth		Lled	Disgrifiad
TDATA_I	Mewnbwn	3g_BITS_PER_COMPONENTg_PIXELS_PER_CLK Mewnbwn data fideo
TVALID_I	Mewnbwn	1-did	Mewnbwn fideo yn ddilys
TREADY_O Allbwn 1-did			Allbwn arwydd parod caethweision
TUSER_I	Mewnbwn	PIXELS_PER_CLK*9 + 5	did 0 = heb ei ddefnyddio did 1 = VSYNC did 2 = HSYNC did 3 = heb ei ddefnyddio bit[3 +g_PIXELS_PER_CLK:4] = Did pennyn pecyn [4 +g_PIXELS_PER_CLK] = Data sain yn ddilys bit [(5 * g_PIXELS_PER_CLK) + 4: (1g_PIXELS_PER_CLK) + 5] = Data sain G bit [(9 g_PIXELS_PER_CLK) + 4: (5*g_PIXELS_PER_CLK) + 5] = Data sain R

Mae'r tabl canlynol yn rhestru'r porthladdoedd mewnbwn ac allbwn y HDMI TX IP ar gyfer rhyngwyneb Brodorol pan fydd modd Sain yn anabl.

Tabl 3-4. Arwyddion Mewnbwn ac Allbwn

Enw Arwydd	Cyfeiriad	Lled	Disgrifiad
SYS_CLK_I	Mewnbwn	1-did	Cloc system, fel arfer yr un cloc â'r rheolydd arddangos
RESET_N_I	Mewnbwn	1-did	Asyncronaidd gweithredol - signal ailosod isel
VIDEO_DATA_VALID_I	Mewnbwn	1-did	Mewnbwn data fideo dilys
R_CLK_I	Mewnbwn	1-did	Cloc TX ar gyfer sianel “R” o XCVR
R_CLK_LOCK	Mewnbwn	1-did	TX_CLK_STABLE ar gyfer sianel R o XCVR
G_CLK_I	Mewnbwn	1-did	Cloc TX ar gyfer sianel “G” o XCVR
G_CLK_LOCK	Mewnbwn	1-did	TX_CLK_STABLE ar gyfer sianel G o XCVR
B_CLK_I	Mewnbwn	1-did	Cloc TX ar gyfer sianel “B” o XCVR
B_CLK_LOCK	Mewnbwn	1-did	TX_CLK_STABLE ar gyfer sianel B o XCVR
H_SYNC_I	Mewnbwn	1-did	Curiad cysoni llorweddol
V_SYNC_I	Mewnbwn	1-did	Curiad cysoni fertigol
DATA_R_I	Mewnbwn	PIXELS_PER_CLK*8	Mewnbynnu data “R”.

Canllaw Defnyddiwr

DS50003319C – 10

Paramedrau HDMI TX a Arwyddion Rhyngwyneb

………..parhau Cyfeiriad Enw Signal Lled Disgrifiad
DATA_G_I	Mewnbwn	PIXELS_PER_CLK*8	Mewnbynnu data “G”.
DATA_B_I	Mewnbwn	PIXELS_PER_CLK*8	Mewnbynnu data “B”.
TMDS_R_O	Allbwn	PIXELS_PER_CLK*10	Data "R" wedi'i amgodio
TMDS_G_O	Allbwn	PIXELS_PER_CLK*10	Data "G" wedi'i amgodio
TMDS_B_O	Allbwn	PIXELS_PER_CLK*10	Data "B" wedi'i amgodio

Mae'r tabl canlynol yn rhestru'r porthladdoedd ar gyfer rhyngwyneb AXI4 Stream.

Tabl 3-5. Porthladdoedd Mewnbwn ac Allbwn ar gyfer Rhyngwyneb Ffrwd AXI4

Enw Porthladd	Math	Lled	Disgrifiad
TDATA_I_VIDEO	Mewnbwn	3g_BITS_PER_COMPONENTg_PIXELS_PER_CLK	Mewnbynnu data fideo
TVALID_I_VIDEO	Mewnbwn	1-did	Mewnbwn fideo yn ddilys
TREADY_O_VIDEO	Allbwn	1-did	Allbwn arwydd parod caethweision
TUSER_I_VIDEO	Mewnbwn	4 did	did 0 = heb ei ddefnyddio did 1 = VSYNC did 2 = HSYNC did 3 = heb ei ddefnyddio

Mae'r tabl canlynol yn rhestru'r porthladdoedd ar gyfer y modd YCbCr444 pan fydd modd sain wedi'i alluogi.

Tabl 3-6. Mewnbwn ac Allbwn ar gyfer Modd YCbCr444 a Modd Sain wedi'i Galluogi

Enw Arwydd	Lled Cyfeiriad		Disgrifiad
SYS_CLK_I	Mewnbwn	1-did	Cloc system, fel arfer yr un cloc â'r rheolydd arddangos
RESET_N_I	Mewnbwn	1-did	Signal ailosod gweithredol-isel asyncronig
VIDEO_DATA_VALID_I Mewnbwn		1-did	Mewnbwn data fideo dilys
AUDIO_DATA_VALID_I Mewnbwn		1-did	Mewnbwn dilys data pecyn sain
Y_CLK_I	Mewnbwn	1-did	Cloc TX ar gyfer sianel “Y” o XCVR
Y_CLK_LOCK	Mewnbwn	1-did	TX_CLK_STABLE ar gyfer sianel Y o XCVR
Cb_CLK_I	Mewnbwn	1-did	Cloc TX ar gyfer sianel “Cb” o XCVR
Cb_CLK_LOCK	Mewnbwn	1-did	TX_CLK_STABLE ar gyfer sianel Cb o XCVR
Cr_CLK_I	Mewnbwn	1-did	Cloc TX ar gyfer sianel “Cr” o XCVR
Cr_CLK_LOCK	Mewnbwn	1-did	TX_CLK_STABLE ar gyfer sianel Cr o XCVR
H_SYNC_I	Mewnbwn	1-did	Curiad cysoni llorweddol
V_SYNC_I	Mewnbwn	1-did	Curiad cysoni fertigol
PACKET_HEADER_I	Mewnbwn	PIXELS_PER_CLK*1	Pennawd pecyn ar gyfer data pecyn sain
DATA_Y_I	Mewnbwn	PIXELS_PER_CLK*8	Mewnbynnu data “Y”.
DATA_Cb_I	Mewnbwn	PIXELS_PER_CLK*DATA_WIDTH Mewnbynnu data “Cb”.
DATA_Cr_I	Mewnbwn	PIXELS_PER_CLK*DATA_WIDTH Mewnbynnu data “Cr”.
AUX_DATA_Y_I	Mewnbwn	PIXELS_PER_CLK*4	Data sianel pecyn sain “Y”.
AUX_DATA_C_I	Mewnbwn	PIXELS_PER_CLK*4	Data sianel pecyn sain “C”.
TMDS_R_O	Allbwn	PIXELS_PER_CLK*10	Data "Cb" wedi'i amgodio
TMDS_G_O	Allbwn	PIXELS_PER_CLK*10	Data "Y" wedi'i amgodio
TMDS_B_O	Allbwn	PIXELS_PER_CLK*10	Data “Cr” wedi'i amgodio

Mae'r tabl canlynol yn rhestru'r porthladdoedd ar gyfer y modd YCbCr422 pan fydd modd sain wedi'i alluogi.

Canllaw Defnyddiwr

DS50003319C – 11

Paramedrau HDMI TX a Arwyddion Rhyngwyneb

Tabl 3-7. Mewnbwn ac Allbwn ar gyfer Modd YCbCr422 a Modd Sain wedi'i Galluogi

Enw Arwydd	Lled Cyfeiriad		Disgrifiad
SYS_CLK_I	Mewnbwn	1-did	Cloc system, fel arfer yr un cloc â'r rheolydd arddangos
RESET_N_I	Mewnbwn	1-did	Asynchronous Active - Signal ailosod isel
VIDEO_DATA_VALID_I Mewnbwn		1-did	Mewnbwn data fideo dilys
LANE1_CLK_I	Mewnbwn	1-did	Cloc TX ar gyfer sianel “lôn o lôn 1 XCVE” o XCVR
LANE1_CLK_LOCK	Mewnbwn	1-did	TX_CLK_STABLE ar gyfer lôn o lôn 1 XCVE
LANE2_CLK_I	Mewnbwn	1-did	Cloc TX ar gyfer sianel “lôn o lôn 2 XCVE” o XCVR
LANE2_CLK_LOCK	Mewnbwn	1-did	TX_CLK_STABLE ar gyfer lôn o lôn 2 XCVE
LANE3_CLK_I	Mewnbwn	1-did	Cloc TX ar gyfer sianel “lôn o lôn 3 XCVE” o XCVR
LANE3_CLK_LOCK	Mewnbwn	1-did	TX_CLK_STABLE ar gyfer lôn o lôn 3 XCVE
H_SYNC_I	Mewnbwn	1-did	Curiad cysoni llorweddol
V_SYNC_I	Mewnbwn	1-did	Curiad cysoni fertigol
PACKET_HEADER_I	Mewnbwn	PIXELS_PER_CLK*1	Pennawd pecyn ar gyfer data pecyn sain
DATA_Y_I	Mewnbwn	PIXELS_PER_CLK*DATA_WIDTH Mewnbynnu data “Y”.
DATA_C_I	Mewnbwn	PIXELS_PER_CLK*DATA_WIDTH Mewnbynnu data “C”.
AUX_DATA_Y_I	Mewnbwn	PIXELS_PER_CLK*4	Data sianel pecyn sain “Y”.
AUX_DATA_C_I	Mewnbwn	PIXELS_PER_CLK*4	Data sianel pecyn sain “C”.
TMDS_R_O	Allbwn	PIXELS_PER_CLK*10	Data “C” wedi'i amgodio
TMDS_G_O	Allbwn	PIXELS_PER_CLK*10	Data "Y" wedi'i amgodio
TMDS_B_O	Allbwn	PIXELS_PER_CLK*10	Data wedi'i amgodio sy'n ymwneud â gwybodaeth gysoni

Canllaw Defnyddiwr

DS50003319C – 12

Cofrestru Map a Disgrifiadau

4. Cofrestru Map a Disgrifiadau (Gofyn cwestiwn)

Gwrthbwyso	Enw	Did Pos.	7	6	5	4	3	2	1	0
0x00	SRAMBLER_IP_EN	7:0								DECHRAU
		15:8
		23:16
		31:24
0x04	XCVR_DATA_LANE_ 0_SEL	7:0							DECHRAU[1:0]
		15:8
		23:16
		31:24

Canllaw Defnyddiwr

DS50003319C – 13

Cofrestru Map a Disgrifiadau

4.1 SRAMBLER_IP_EN (Gofyn cwestiwn)

Enw: SRAMBLER_IP_EN

Gwrthbwyso: 0x000

Ailosod: 0x0

Eiddo: Ysgrifennu yn unig

Scrambler Galluogi Cofrestr Rheoli. Rhaid ysgrifennu'r gofrestr hon i gael Cefnogaeth 4kp60 ar gyfer yr IP HDMI TX

Did 31 30 29 28 27 26 25 24

Mynediad

Ailosod

Did 23 22 21 20 19 18 17 16

Mynediad

Ailosod

Did 15 14 13 12 11 10 9 8

Mynediad

Ailosod

Did 7 6 5 4 3 2 1 0

DECHRAU

Mynediad W Ailosod 0

Did 0 – DECHRAU Ysgrifennu “1” i'r darn hwn yn cychwyn trosglwyddo data Scrambler wedi'i alluogi. Mae HDMI 2.0 yn defnyddio math o sgramblo a elwir yn amgodio 8b/10b. Defnyddir y cynllun amgodio hwn i drosglwyddo data dros y rhyngwyneb HDMI yn ddibynadwy ac yn effeithlon.

Canllaw Defnyddiwr

DS50003319C – 14

Cofrestru Map a Disgrifiadau

4.2 XCVR_DATA_LANE_0_SEL (Gofyn cwestiwn)

Enw: XCVR_DATA_LANE_0_SEL

Gwrthbwyso: 0x004

Ailosod: 0x1

Eiddo: Ysgrifennu yn unig

Mae cofrestr XCVR_DATA_LANE_0_SEL yn dewis yr angen i drosglwyddo data i'r XCVR o HDMI TX IP ar gyfer cael y cloc ar gyfer Full HD, 4kp30, 4kp60.

Did 31 30 29 28 27 26 25 24

Mynediad

Ailosod

Did 23 22 21 20 19 18 17 16

Mynediad

Ailosod

Did 15 14 13 12 11 10 9 8

Mynediad

Ailosod

Did 7 6 5 4 3 2 1 0

DECHRAU[1:0]

Mynediad WW Ailosod 0 1

Didau 1:0 - START[1:0] Mae ysgrifennu “10” i'r didau hwn yn cychwyn 4KP60 wedi'i alluogi a rhoddir cyfradd data XCVR fel FFFFF_00000.

Canllaw Defnyddiwr

DS50003319C – 15

Efelychu Testbench

5. Efelychu Testbench (Gofyn cwestiwn)

Darperir Testbench i wirio ymarferoldeb craidd HDMI TX. Mae Testbench yn gweithio mewn rhyngwyneb brodorol yn unig gydag 1 picsel y cloc a modd sain wedi'i alluogi.

Mae'r tabl canlynol yn rhestru'r paramedrau sydd wedi'u ffurfweddu yn ôl y cais.

Tabl 5-1. Paramedr Ffurfweddiad Testbench

Enw	Paramedrau Diofyn
Fformat Lliw (g_COLOR_FORMAT)	RGB
Darnau fesul cydran (g_BITS_PER_COMPONENT)	8
Nifer y picsel (g_PIXELS_PER_CLK)	1
Cefnogaeth 4Kp60 (g_4K60_SUPPORT)	0
Modd Sain (g_AUX_CHANNEL_ENABLE)	1 (Galluogi)
Rhyngwyneb (G_FORMAT)	0 (Analluogi)

I efelychu'r craidd gan ddefnyddio'r fainc brawf, dilynwch y camau canlynol:

1. Yn y ffenestr Llif Dylunio, ehangwch Creu Dylunio.

2. De-gliciwch Creu SmartDesign Testbench, ac yna cliciwch Rhedeg, fel y dangosir yn y ffigur canlynol. Ffigur 5-1. Creu SmartDesign Testbench

3. Rhowch enw ar gyfer y testbench SmartDesign, ac yna cliciwch OK.

Ffigur 5-2. Enwi SmartDesign Testbench

Mae mainc brawf SmartDesign yn cael ei chreu, ac mae cynfas yn ymddangos i'r dde o'r cwarel Design Llif.

Canllaw Defnyddiwr

DS50003319C – 16

Efelychu Testbench

4. Llywiwch i Libero® Catalog SoC, dewiswch View > Windows > Catalog IP, ac yna ehangu Solutions Video. Cliciwch ddwywaith ar HDMI TX IP (v5.2.0), ac yna cliciwch OK.

5. Yn y ffenestr Parameter Configurator, dewiswch y gwerth Nifer y Picsel gofynnol, fel y dangosir yn y ffigur canlynol.

Ffigur 5-3. Ffurfweddiad Paramedr

6. Dewiswch yr holl borthladdoedd, de-gliciwch a dewiswch Hyrwyddo i Lefel Uchaf.

7. Ar y bar offer SmartDesign, cliciwch Generate Component.

8. Ar y tab Hierarchaeth Ysgogi, de-gliciwch ar fainc brawf HDMI_TX_TB file, ac yna cliciwch Efelychu Dyluniad Cyn-Synth > Agor yn Rhyngweithiol.

Y ModelSim® offeryn yn agor gyda'r fainc brawf, fel y dangosir yn y ffigur canlynol. Ffigur 5-4. Offeryn ModelSim gyda Meinciau Prawf HDMI TX File

Pwysig: Os amharir ar yr efelychiad oherwydd y terfyn amser rhedeg a nodir yn y DO file, defnyddio'r rhedeg -all gorchymyn i gwblhau'r efelychiad.

Canllaw Defnyddiwr

DS50003319C – 17

Efelychu Testbench

5.1 Diagramau Amseru (Gofyn cwestiwn)

Mae'r diagram amseru canlynol ar gyfer HDMI TX IP yn dangos data fideo a chyfnodau data rheoli ar gyfer 1 picsel y cloc.

Ffigur 5-5. Diagram Amseru HDMI TX IP o Ddata Fideo ar gyfer 1 Picsel y Cloc

Mae'r diagram canlynol yn dangos y pedwar cyfuniad o ddata rheoli.

Ffigur 5-6. Diagram Amseru HDMI TX IP o Ddata Rheoli ar gyfer 1 picsel y cloc

Canllaw Defnyddiwr

DS50003319C – 18

Integreiddio System

6. Integreiddio System (Gofyn cwestiwn)

Mae'r adran hon yn dangos felampgyda disgrifiad dylunio.

Mae'r tabl canlynol yn rhestru cyfluniadau PF XCVR, PF TX PLL, a PF CCC.

Tabl 6-1. PF XCVR, PF TX PLL, a PF CSC Ffurfweddau

Datrysiad		Ffurfweddiad Lled Did PF XCVR			Ffurfweddiad PF TX PLL		Ffurfweddiad PF CSC
Datrysiad		Data TX Cyfradd	Cloc TX Adran Ffactor	TX PCS Ffabrig Lled	Dymunol Cloc Bit Allbwn	Cyfeiriad Cloc Amlder	Mewnbwn Amlder	Allbwn Amlder
1PXL(1080p60)8		1485	4	10	5940	148.5	NA	NA
1PXL(1080p30)10		925	4	10	3700	148.5	92.5	74
	12	1113.75	4	10	4455	148.5	111.375	74.25
	16	1485	4	10	5940	148.5	148.5	74.25
4PXL(1080p60)10		1860	4	40	7440	148.5	46.5	37.2
	12	2229	4	40	8916	148.5	55.725	37.15
	16	2970	2	40	5940	148.5	74.25	37.125
4PXL (4kp30)	8	2970	2	40	5940	148.5	NA	NA
	10	3712.5	2	40	7425	148.5	92.812	74.25
	12	4455	1	40	4455	148.5	111.375	74.25
	16	5940	1	40	5940	148.5	148.5	74.25
4PXL (4Kp60)	8	5940	1	40	5940	148.5	NA	NA

HDMI TX Sample Dylunio, pan fydd wedi'i ffurfweddu yn g_BITS_PER_COMPONENT = 8-bit a

g_PIXELS_PER_CLK = 1 modd PXL, yn cael ei ddangos yn y ffigur canlynol.

Ffigur 6-1. HDMI TX Sample Dylunio

HDMI_TX_C0_0

PF_INIT_MONITOR_C0_0

FABRIC_POR_N

PCIE_INIT_DONE

USRAM_INIT_DONE

SRAM_INIT_DONE

DEVICE_INIT_DONE

XCVR_INIT_DONE

USRAM_INIT_FROM_SNVM_DONE

USRAM_INIT_FROM_UPROM_DONE

USRAM_INIT_FROM_SPI_DONE

SRAM_INIT_FROM_SNVM_DONE

SRAM_INIT_FROM_UPROM_DONE

SRAM_INIT_FROM_SPI_DONE

AUTOCALIB_DONE

PF_INIT_MONITOR_C0

CORERESET_PF_C0_0

CLK

EXT_RST_N

BANK_x_VDDI_STATUS

BANK_y_VDDI_STATUS

PLL_POWERDOWN_B

PLL_LOCK

FABRIC_RESET_N

SS_BUSY

INIT_DONE

FF_US_RESTORE

FPGA_POR_N

CORERESET_PF_C0

Dangos_Rheolydd_C0_0

FRAME_END_O

H_SYNC_O

RESTN_I

V_SYNC_O

SYS_CLK_I

V_ACTIVE_O

ENABLE_I

DATA_TRIGGER_O

H_RES_O[15:0]

V_RES_O[15:0]

Dangos_Rheolydd_C0

pattern_generator_verilog_pattern_0

DATA_VALID_O

SYS_CLK_I

FRAME_END_O

RESET_N_I

LINE_END_O

DATA_EN_I

RED_O[7:0]

FRAME_END_I

GREEN_O[7:0]

PATTERN_SEL_I[2:0]

BLUE_O[7:0]

BAYER_O[7:0]

Prawf_patrwm_Generator_C1

PF_XCVR_REF_CLK_C0_0

RESET_N_I

SYS_CLK_I

VIDEO_DATA_VALID_I

R_CLK_I

R_CLK_LOCK

G_CLK_I

G_CLK_LOCK

TMDS_R_O[9:0]

B_CLK_I

TMDS_G_O[9:0]

B_CLK_LOCK

TMDS_B_O[9:0]

V_SYNC_I

XCVR_LANE_0_DATA_O[9:0]

H_SYNC_I

DATA_R_I[7:0]

DATA_G_I[7:0]

DATA_B_I[7:0]

HDMI_TX_C0

PF_TX_PLL_C0_0

PF_XCVR_ERM_C0_0

PADs_OUT

LANE3_TXD_N

CLKS_FROM_TXPLL_0

LANE3_TXD_P

LANE0_IN

LANE2_TXD_N

LANE0_PCS_ARST_N

LANE2_TXD_P

LANE0_PMA_ARST_N

LANE1_TXD_N

LANE0_TX_DATA[9:0]

LANE1_TXD_P

LANE1_IN

LANE0_TXD_N

LANE1_PCS_ARST_N

LANE0_TXD_P

LANE1_PMA_ARST_N

LANE0_OUT

LANE1_TX_DATA[9:0]

LANE0_TX_CLK_R

LANE2_IN

LANE0_TX_CLK_STABLE

LANE2_PCS_ARST_N

LANE1_OUT

LANE2_PMA_ARST_N

LANE1_TX_CLK_R

LANE2_TX_DATA[9:0]

LANE1_TX_CLK_STABLE

LANE3_IN

LANE2_OUT

LANE3_PCS_ARST_N

LANE2_TX_CLK_R

LANE3_PMA_ARST_N

LANE2_TX_CLK_STABLE

LANE3_TX_DATA[9:0] LANE3_OUTLANE3_TX_CLK_R

LANE3_TX_CLK_STABLE

PF_XCVR_ERM_C0

LANE3_TXD_N LANE3_TXD_P LANE2_TXD_N LANE2_TXD_P LANE1_TXD_N LANE1_TXD_P LANE0_TXD_N LANE0_TXD_P

PATTERN_SEL_I[2:0] REF_CLK_PAD_P REF_CLK_PAD_N

REF_CLK_PAD_P

REF_CLK_PAD_NREF_CLK

REF_CLKPLL_LOCKCLKS_TO_XCVR

PF_XCVR_REF_CLK_C0

PF_TX_PLL_C0

Ar gyfer Example, mewn ffurfweddiadau 8-did, y cydrannau canlynol yw'r rhan o'r dyluniad: • Mae PF_XCVR_ERM (PF_XCVR_ERM_C0_0) wedi'i ffurfweddu ar gyfer cyfradd data o 1485 Mbps yn y modd PMA ar gyfer TX yn unig, gyda lled y data wedi'i ffurfweddu fel 10 did ar gyfer modd 1pxl a Cloc cyfeirio 148.5 MHz, yn seiliedig ar osodiadau'r tabl blaenorol

• Cynhyrchir allbwn LANE0_TX_CLK_R o PF_XCVR_ERM_C0_0 fel cloc 148.5 MHz, yn seiliedig ar osodiadau'r tabl blaenorol

• Mae SYS_CLK_I (HDMI_TX_C0, Display_Controller_C0, pattern_generator_C0, CORERESET_PF_C0, a PF_INIT_MONITOR_C0) yn cael eu gyrru gan LANE0_TX_CLK_R, sef 148.5 MHz

• Mae R_CLK_I, G_CLK_I, a B_CLK_I yn cael eu gyrru gan LANE3_TX_CLK_R, LANE2_TX_CLK_R, a LANE1_TX_CLK_R, yn y drefn honno

Canllaw Defnyddiwr

DS50003319C – 19

Integreiddio System

Sample integreiddio ar gyfer, g_BITS_PER_COMPONENT = 8 a g_PIXELS_PER_CLK = 4. Ar gyfer Example, mewn ffurfweddiadau 8-did, mae'r cydrannau canlynol yn rhan o'r dyluniad: • Mae PF_XCVR_ERM (PF_XCVR_ERM_C0_0) wedi'i ffurfweddu ar gyfer cyfradd data o 2970 Mbps yn y modd PMA ar gyfer

TX yn unig, gyda lled y data wedi'i ffurfweddu fel 40-bit ar gyfer modd 1pxl a chloc cyfeirio 148.5 MHz yn seiliedig ar osodiadau'r tabl blaenorol

• Cynhyrchir allbwn LANE0_TX_CLK_R o PF_XCVR_ERM_C0_0 fel cloc 74.25 MHz, yn seiliedig ar osodiadau'r tabl blaenorol

• Mae SYS_CLK_I (HDMI_TX_C0, Display_Controller_C0, pattern_generator_C0, CORERESET_PF_C0, a PF_INIT_MONITOR_C0) yn cael eu gyrru gan LANE0_TX_CLK_R, sef 148.5 MHz

• Mae R_CLK_I, G_CLK_I, a B_CLK_I yn cael eu gyrru gan LANE3_TX_CLK_R, LANE2_TX_CLK_R, a LANE1_TX_CLK_R, yn y drefn honno

HDMI TX Sample Dylunio, pan fydd wedi'i ffurfweddu yn g_BITS_PER_COMPONENT = 12 Bit a g_PIXELS_PER_CLK = 1 modd PXL, a ddangosir yn y ffigur canlynol.

Ffigur 6-2. HDMI TX Sample Dylunio

PF_XCVR_ERM_C0_0

PATTERN_SEL_I[2:0]

REF_CLK_PAD_P REF_CLK_PAD_N

PF_CCC_C1_0

REF_CLK_0 OUT0_FABCLK_0PLL_LOCK_0

PF_CCC_C1

PF_INIT_MONITOR_C0_0

CORERESET_PF_C0_0

CLK

EXT_RST_N

BANK_x_VDDI_STATUS

BANK_y_VDDI_STATUS

PLL_POWERDOWN_B

PLL_LOCK

FABRIC_RESET_N

SS_BUSY

INIT_DONE

FF_US_RESTORE

FPGA_POR_N

CORERESET_PF_C0

Dangos_Rheolydd_C0_0

FRAME_END_O

H_SYNC_O

RESTN_I

V_SYNC_O

SYS_CLK_I

V_ACTIVE_O

ENABLE_I

DATA_TRIGGER_O

H_RES_O[15:0]

V_RES_O[15:0]

Dangos_Rheolydd_C0

pattern_generator_verilog_pattern_0

DATA_VALID_O

SYS_CLK_I

FRAME_END_O

RESET_N_I

LINE_END_O

DATA_EN_I

RED_O[7:0]

FRAME_END_I

GREEN_O[7:0]

PATTERN_SEL_I[2:0]

BLUE_O[7:0]

BAYER_O[7:0]

Prawf_patrwm_Generator_C0

PF_XCVR_REF_CLK_C0_0

REF_CLK_PAD_P

REF_CLK_PAD_NREF_CLK

PF_XCVR_REF_CLK_C0

HDMI_TX_0

RESET_N_I

SYS_CLK_I

VIDEO_DATA_VALID_I

R_CLK_I

R_CLK_LOCK

G_CLK_I

G_CLK_LOCK

TMDS_R_O[9:0]

B_CLK_I

TMDS_G_O[9:0]

B_CLK_LOCK

TMDS_B_O[9:0]

V_SYNC_I

XCVR_LANE_0_DATA_O[9:0]

H_SYNC_I

DATA_R_I[11:0]

DATA_R_I[11:4]

DATA_G_I[11:0]

DATA_G_I[11:4]

DATA_B_I[11:0]

DATA_B_I[11:4]

HDMI_TX_C0

PF_TX_PLL_C0_0

PADs_OUT

CLKS_FROM_TXPLL_0

LANE3_TXD_N

LANE0_IN

LANE3_TXD_P

LANE0_PCS_ARST_N

LANE2_TXD_N

LANE0_PMA_ARST_N

LANE2_TXD_P

LANE0_TX_DATA[9:0]

LANE1_TXD_N

LANE1_IN

LANE1_TXD_P

LANE1_PCS_ARST_N

LANE0_TXD_N

LANE1_PMA_ARST_N

LANE0_TXD_P

LANE1_TX_DATA[9:0]

LANE0_OUT

LANE2_IN

LANE1_OUT

LANE2_PCS_ARST_N

LANE1_TX_CLK_R

LANE2_PMA_ARST_N

LANE1_TX_CLK_STABLE

LANE2_TX_DATA[9:0] LANE2_OUTLANE3_IN

LANE2_TX_CLK_R

LANE3_PCS_ARST_N

LANE2_TX_CLK_STABLE

LANE3_PMA_ARST_N

LANE3_OUT

LANE3_TX_DATA[9:0]

LANE3_TX_CLK_R

LANE3_TX_CLK_STABLE

PF_XCVR_ERM_C0

LANE3_TXD_N LANE3_TXD_P LANE2_TXD_N LANE2_TXD_P LANE1_TXD_N LANE1_TXD_P LANE0_TXD_N LANE0_TXD_P

FABRIC_POR_N

PCIE_INIT_DONE

USRAM_INIT_DONE

SRAM_INIT_DONE

DEVICE_INIT_DONE

XCVR_INIT_DONE

USRAM_INIT_FROM_SNVM_DONE

USRAM_INIT_FROM_UPROM_DONE

USRAM_INIT_FROM_SPI_DONE

SRAM_INIT_FROM_SNVM_DONE

SRAM_INIT_FROM_UPROM_DONE

SRAM_INIT_FROM_SPI_DONE

AUTOCALIB_DONE

REF_CLKPLL_LOCKCLKS_TO_XCVR

PF_INIT_MONITOR_C0

PF_TX_PLL_C0

Sample integreiddio ar gyfer, g_BITS_PER_COMPONENT > 8 a g_PIXELS_PER_CLK = 1. Ar gyfer Example, mewn ffurfweddiadau 12-did, mae'r cydrannau canlynol yn rhan o'r dyluniad:

• Mae PF_XCVR_ERM (PF_XCVR_ERM_C0_0) wedi'i ffurfweddu ar gyfer cyfradd data o 111.375 Mbps yn y modd PMA ar gyfer TX yn unig, gyda lled y data wedi'i ffurfweddu fel 10 did ar gyfer modd 1pxl a chloc cyfeirio 1113.75 Mbps, yn seiliedig ar y Tabl 6-1 gosodiadau

• Cynhyrchir allbwn LANE1_TX_CLK_R o PF_XCVR_ERM_C0_0 fel cloc 111.375 MHz, yn seiliedig ar y Tabl 6-1 gosodiadau

• Mae R_CLK_I, G_CLK_I, a B_CLK_I yn cael eu gyrru gan LANE3_TX_CLK_R, LANE2_TX_CLK_R, a LANE1_TX_CLK_R, yn y drefn honno

• Mae PF_CCC_C0 yn cynhyrchu cloc o'r enw OUT0_FABCLK_0, gydag amledd o 74.25 MHz, pan fydd cloc mewnbwn yn 111.375 MHz, sy'n cael ei yrru gan LANE1_TX_CLK_R

• Mae SYS_CLK_I (HDMI_TX_C0, Display_Controller_C0, pattern_generator_C0, CORERESET_PF_C0, a PF_INIT_MONITOR_C0) yn cael ei yrru gan OUT0_FABCLK_0, sef 74.25 MHz

Sample integreiddio ar gyfer, g_BITS_PER_COMPONENT > 8 a g_PIXELS_PER_CLK = 4. Ar gyfer Example, mewn ffurfweddiadau 12-did, mae'r cydrannau canlynol yn rhan o'r dyluniad:

• Mae PF_XCVR_ERM (PF_XCVR_ERM_C0_0) wedi'i ffurfweddu ar gyfer cyfradd data o 4455 Mbps yn y modd PMA ar gyfer TX yn unig, gyda lled y data wedi'i ffurfweddu fel 40 did ar gyfer modd 4pxl a chloc cyfeirio 111.375 MHz, yn seiliedig ar y Tabl 6-1 gosodiadau

• Cynhyrchir allbwn LANE1_TX_CLK_R o PF_XCVR_ERM_C0_0 fel cloc 111.375 MHz, yn seiliedig ar y Tabl 6-1 gosodiadau

Canllaw Defnyddiwr

DS50003319C – 20

Integreiddio System

• Mae R_CLK_I, G_CLK_I, a B_CLK_I yn cael eu gyrru gan LANE3_TX_CLK_R, LANE2_TX_CLK_R, a LANE1_TX_CLK_R, yn y drefn honno

• Mae PF_CCC_C0 yn cynhyrchu cloc o'r enw OUT0_FABCLK_0, gydag amledd o 74.25 MHz, pan fydd cloc mewnbwn yn 111.375 MHz, sy'n cael ei yrru gan LANE1_TX_CLK_R

• Mae SYS_CLK_I (HDMI_TX_C0, Display_Controller_C0, pattern_generator_C0, CORERESET_PF_C0, a PF_INIT_MONITOR_C0) yn cael ei yrru gan OUT0_FABCLK_0, sef 74.25 MHz

Canllaw Defnyddiwr

DS50003319C – 21

Hanes Adolygu

7. Hanes Adolygu (Gofyn cwestiwn)

Mae'r hanes adolygu yn disgrifio'r newidiadau a roddwyd ar waith yn y ddogfen. Rhestrir y newidiadau yn ôl adolygiad, gan ddechrau gyda'r cyhoeddiad diweddaraf.

Tabl 7-1. Hanes Adolygu

Adolygu	Dyddiad	Disgrifiad
C	05/2024	Dyma restr o newidiadau yn adolygiad C o’r ddogfen: • Wedi'i ddiweddaru Rhagymadrodd adran • Wedi dileu tablau defnyddio adnoddau ar gyfer un picsel a phedwar picsel a'u hychwanegu Tabl 2 a Tabl 3 in 1. Defnyddio Adnoddau adran • Wedi'i ddiweddaru Tabl 3-1 yn y 3.1. Paramedrau Ffurfweddu adran • Wedi adio Tabl 3-6 a Tabl 3-7 yn y 3.2. Porthladdoedd adran • Wedi adio 6. Integreiddio System adran
B		09/2022 Dyma restr o’r newidiadau yn adolygiad B o’r ddogfen: • Wedi diweddaru cynnwys Nodweddion a Rhagymadrodd • Wedi adio Ffigur 2-2 ar gyfer Modd Sain anabl • Wedi adio Tabl 3-4 a Tabl 3-5 • Diweddaru'r Tabl 3-2 a Tabl 3-3 • Wedi'i ddiweddaru Tabl 3-1 • Wedi'i ddiweddaru 1. Defnyddio Adnoddau • Wedi'i ddiweddaru Ffigur 1-1 • Wedi'i ddiweddaru Ffigur 5-3
A		04/2022 Dyma restr o’r newidiadau yn adolygiad A o’r ddogfen: • Symudwyd y ddogfen i'r templed Microsglodyn • Diweddarwyd rhif y ddogfen i DS50003319 o 50200863
2.0	—	Mae'r canlynol yn grynodeb o'r newidiadau a wnaed yn yr adolygiad hwn. • Adrannau Nodweddion Ychwanegol a Theuluoedd a Gefnogir
1.0		08/2021 Adolygiad cychwynnol

Canllaw Defnyddiwr

DS50003319C – 22

Cefnogaeth FPGA microsglodyn

Mae grŵp cynhyrchion microsglodyn FPGA yn cefnogi ei gynhyrchion gyda gwasanaethau cymorth amrywiol, gan gynnwys Gwasanaeth Cwsmeriaid, Canolfan Cymorth Technegol i Gwsmeriaid, a websafle, a swyddfeydd gwerthu ledled y byd. Awgrymir i gwsmeriaid ymweld ag adnoddau Microchip ar-lein cyn cysylltu â'r tîm cymorth gan ei bod yn debygol iawn bod eu hymholiadau eisoes wedi'u hateb.

Cysylltwch â'r Ganolfan Cymorth Technegol drwy'r websafle yn www.microchip.com/support. Soniwch am rif Rhan Dyfais FPGA, dewiswch gategori achos priodol, a dyluniad uwchlwytho files tra'n creu achos cymorth technegol.

Cysylltwch â Gwasanaeth Cwsmer i gael cymorth cynnyrch annhechnegol, megis prisio cynnyrch, uwchraddio cynnyrch, diweddaru gwybodaeth, statws archeb, ac awdurdodi.

• O Ogledd America, ffoniwch 800.262.1060

• O weddill y byd, ffoniwch 650.318.4460

• Ffacs, o unrhyw le yn y byd, 650.318.8044

Gwybodaeth Microsglodyn

Y Microsglodyn Websafle

Mae microsglodyn yn darparu cymorth ar-lein trwy ein websafle yn www.microchip.com/. hwn websafle yn cael ei ddefnyddio i wneud files a gwybodaeth sydd ar gael yn hawdd i gwsmeriaid. Mae peth o'r cynnwys sydd ar gael yn cynnwys:

• Cymorth Cynnyrch – Dalennau data a gwallau, nodiadau cais a samprhaglenni, adnoddau dylunio, canllawiau defnyddwyr a dogfennau cymorth caledwedd, datganiadau meddalwedd diweddaraf a meddalwedd wedi'i harchifo

• Cymorth Technegol Cyffredinol – Cwestiynau Cyffredin (FAQs), ceisiadau cymorth technegol, grwpiau trafod ar-lein, rhestr o aelodau rhaglen partner dylunio microsglodyn

• Busnes Microsglodyn – Dewiswyr cynnyrch a chanllawiau archebu, datganiadau diweddaraf Microsglodyn i'r wasg, rhestr o seminarau a digwyddiadau, rhestrau o swyddfeydd gwerthu Microsglodion, dosbarthwyr a chynrychiolwyr ffatrïoedd

Gwasanaeth Hysbysu Newid Cynnyrch

Mae gwasanaeth hysbysu newid cynnyrch Microchip yn helpu i gadw cwsmeriaid yn gyfredol ar gynhyrchion Microsglodyn. Bydd tanysgrifwyr yn derbyn hysbysiad e-bost pryd bynnag y bydd newidiadau, diweddariadau, diwygiadau neu wallau yn ymwneud â theulu cynnyrch penodol neu offeryn datblygu o ddiddordeb.

I gofrestru, ewch i www.microchip.com/pcn a dilyn y cyfarwyddiadau cofrestru. Cefnogaeth i Gwsmeriaid

Gall defnyddwyr cynhyrchion Microsglodyn dderbyn cymorth trwy sawl sianel: • Dosbarthwr neu Gynrychiolydd

• Swyddfa Gwerthiant Lleol

• Peiriannydd Atebion Embedded (ESE)

• Cymorth Technegol

Dylai cwsmeriaid gysylltu â'u dosbarthwr, cynrychiolydd neu ESE am gefnogaeth. Mae swyddfeydd gwerthu lleol hefyd ar gael i helpu cwsmeriaid. Mae rhestr o swyddfeydd gwerthu a lleoliadau wedi'i chynnwys yn y ddogfen hon.

Mae cymorth technegol ar gael drwy'r websafle yn: www.microchip.com/support Nodwedd Diogelu Cod Dyfeisiau Microsglodyn

Sylwch ar y manylion canlynol am y nodwedd amddiffyn cod ar gynhyrchion Microsglodyn:

Canllaw Defnyddiwr

DS50003319C – 23

• Mae cynhyrchion microsglodyn yn bodloni'r manylebau a gynhwysir yn eu Taflen Ddata Microsglodion benodol.

• Mae microsglodyn yn credu bod ei deulu o gynhyrchion yn ddiogel pan gaiff ei ddefnyddio yn y modd a fwriadwyd, o fewn manylebau gweithredu, ac o dan amodau arferol.

• Mae microsglodyn yn gwerthfawrogi ac yn amddiffyn ei hawliau eiddo deallusol yn ymosodol. Mae ymdrechion i dorri nodweddion diogelu cod cynnyrch Microsglodyn wedi'i wahardd yn llym a gallai dorri Deddf Hawlfraint y Mileniwm Digidol.

• Ni all Microsglodyn nac unrhyw wneuthurwr lled-ddargludyddion arall warantu diogelwch ei god. Nid yw diogelu cod yn golygu ein bod yn gwarantu bod y cynnyrch yn “unbreakable”. Mae amddiffyniad cod yn esblygu'n gyson. Mae microsglodyn wedi ymrwymo i wella nodweddion amddiffyn cod ein cynnyrch yn barhaus.

Hysbysiad Cyfreithiol

Dim ond gyda chynhyrchion Microsglodyn y gellir defnyddio'r cyhoeddiad hwn a'r wybodaeth sydd ynddo, gan gynnwys dylunio, profi ac integreiddio cynhyrchion Microsglodyn gyda'ch cais. Mae defnyddio'r wybodaeth hon mewn unrhyw ffordd arall yn torri'r telerau hyn. Dim ond er hwylustod i chi y darperir gwybodaeth am gymwysiadau dyfeisiau a gall diweddariadau gael eu disodli. Eich cyfrifoldeb chi yw sicrhau bod eich cais yn cwrdd â'ch manylebau. Cysylltwch â'ch swyddfa gwerthu Microsglodion leol am gymorth ychwanegol neu, gofynnwch am gymorth ychwanegol yn www.microchip.com/en-us/support/design-help/ client-support-services.

DARPERIR Y WYBODAETH HON GAN MICROCHIP “FEL Y MAE”. NID YW MICROCHIP YN GWNEUD UNRHYW SYLWADAU NA GWARANTAU O UNRHYW FATH P'un ai'n MYNEGI NEU WEDI'I GYMHWYSO, YN YSGRIFENEDIG NEU AR LAFAR, STATUDOL NEU FEL ARALL, YN YMWNEUD Â'R WYBODAETH SY'N CYNNWYS OND NID YN GYFYNGEDIG I UNRHYW WARANTIAETHAU GOBLYGEDIG O ANFOESOLDEB A CHYFEIRIANNAU RHYFEDD. PWRPAS, NEU WARANTAU SY'N BERTHNASOL I GYFLWR, ANSAWDD, NEU BERFFORMIAD.

NI FYDD MICROCHIP YN ATEBOL AM UNRHYW GOLLED ANUNIONGYRCHOL, ARBENNIG, OEDIOL NEU GANLYNIADOL, DIFROD, COST, NEU DREUL O UNRHYW FATH BETH OEDD YN BERTHNASOL I'R WYBODAETH NEU EI DEFNYDD, FODD WEDI ACHOSI, WEDI MAI WEDI EI ACHOSI. POSIBL NEU MAE Y DIFRODAU YN RHAGWELADWY. I'R MAINT LLAWN A GANIATEIR GAN Y GYFRAITH, NI FYDD CYFANSWM ATEBOLRWYDD MICROCHIP AR HOLL HAWLIADAU MEWN UNRHYW FFORDD SY'N GYSYLLTIEDIG Â'R WYBODAETH NEU EI DEFNYDDIO YN FWY NA SWM Y FFÏOEDD, OS OES RHAI, CHI WEDI TALU'N UNIONGYRCHOL I MICROCHIP AM Y WYBODAETH.

Mae defnyddio dyfeisiau Microsglodyn mewn cymwysiadau cynnal bywyd a/neu ddiogelwch yn gyfan gwbl ar risg y prynwr, ac mae'r prynwr yn cytuno i amddiffyn, indemnio a dal Microsglodyn diniwed rhag unrhyw a phob iawndal, hawliad, siwtiau, neu dreuliau sy'n deillio o ddefnydd o'r fath. Ni chaiff unrhyw drwyddedau eu cyfleu, yn ymhlyg neu fel arall, o dan unrhyw hawliau eiddo deallusol Microsglodyn oni nodir yn wahanol.

Nodau masnach

Enw a logo'r Microsglodyn, logo'r Microsglodyn, Adaptec, AVR, logo AVR, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStylus, maxtouch, MediaLB, megaAVR, Microsemi, logo Microsemi, MOST, logo MOST, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, logo PIC32, PolarFire, Dylunydd Prochip, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST Logo, SuperFlash, Symmetricom Mae SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron, ac XMEGA yn nodau masnach cofrestredig Microchip Technology Incorporated yn UDA a gwledydd eraill.

AgileSwitch, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Rheoli Cyflymder Hyper, Llwyth HyperLight, Libero, MotorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, logo ProASIC Plus, Quiet-Wire, SmartFusion, SyncWorld, Mae TimeCesium, TimeHub, TimePictra, TimeProvider, a ZL yn nodau masnach cofrestredig Microchip Technology Incorporated yn UDA

Ataliad Allwedd Cyfagos, AKS, Oedran Analog-ar-y-Digidol, Unrhyw Gynhwysydd, AnyIn, AnyOut, Newid Estynedig, BlueSky, BodyCom, Clockstudio, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM.net,

Canllaw Defnyddiwr

DS50003319C – 24

Paru Cyfartalog, DAM, ECAN, Espresso T1S, EtherGREEN, EyeOpen, GridTime, IdealBridge, IgaT, Rhaglennu Cyfresol Mewn Cylchdaith, ICSP, INICnet, Cyfochrog Deallus, IntelliMOS, Cysylltedd Rhyng-sglodion, JitterBlocker, Knob-on-Dinkisplay, MarginLisplay, maxCrypto, uchafswmView, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB Ardystiedig logo, MPLIB, MPLINK, mSiC, MultiTRAK, NetDetach, Cynhyrchu Cod Omniscient, PICDEM, PICDEM.net, PICkit, PICtail, Power MOS IV, Power MOS 7, PowerSmart, PureSilicon , QMatrix, REAL ICE, Ripple Blocker, RTAX, RTG4, SAM-ICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Cyfanswm Dygnwch , Amser Ymddiried, TSHARC, Turing, USBCheck, VariSense, VectorBlox, VeriPHY, ViewMae Span, WiperLock, XpressConnect, a ZENA yn nodau masnach Microchip Technology Incorporated yn UDA a gwledydd eraill.

Mae SQTP yn nod gwasanaeth Microchip Technology Incorporated yn UDA

Mae logo Adaptec, Frequency on Demand, Silicon Storage Technology, a Symmcom yn nodau masnach cofrestredig Microchip Technology Inc. mewn gwledydd eraill.

Mae GestIC yn nod masnach cofrestredig Microchip Technology Germany II GmbH & Co. KG, is-gwmni i Microchip Technology Inc., mewn gwledydd eraill.

System Rheoli Ansawdd

I gael gwybodaeth am Systemau Rheoli Ansawdd Microsglodion, ewch i www.microchip.com/quality.

Canllaw Defnyddiwr

DS50003319C – 25

Gwerthu a Gwasanaeth Byd-eang

AMERICAS ASIA/PACIFIC ASIA/PACIFIC EUROPE

Swyddfa Gorfforaethol

2355 Gorllewin Chandler Blvd. Chandler, AZ 85224-6199 Ffôn: 480-792-7200

Ffacs: 480-792-7277

Cymorth Technegol:

www.microchip.com/support Web Cyfeiriad:

www.microchip.com

Atlanta

Duluth, GA

Ffôn: 678-957-9614

Ffacs: 678-957-1455

Austin, TX

Ffôn: 512-257-3370

Boston

Westborough, MA

Ffôn: 774-760-0087

Ffacs: 774-760-0088

Chicago

Itasca, IL

Ffôn: 630-285-0071

Ffacs: 630-285-0075

Dallas

Addison, TX

Ffôn: 972-818-7423

Ffacs: 972-818-2924

Detroit

Novi, MI

Ffôn: 248-848-4000

Houston, TX

Ffôn: 281-894-5983

Indianapolis

Noblesville, YN

Ffôn: 317-773-8323

Ffacs: 317-773-5453

Ffôn: 317-536-2380

Los Angeles

Cenhadaeth Viejo, CA

Ffôn: 949-462-9523

Ffacs: 949-462-9608

Ffôn: 951-273-7800

Raleigh, CC

Ffôn: 919-844-7510

Efrog Newydd, NY

Ffôn: 631-435-6000

San Jose, CA

Ffôn: 408-735-9110

Ffôn: 408-436-4270

Canada - Toronto

Ffôn: 905-695-1980

Ffacs: 905-695-2078

Awstralia - Sydney Ffôn: 61-2-9868-6733 Tsieina - Beijing

Ffôn: 86-10-8569-7000 Tsieina - Chengdu

Ffôn: 86-28-8665-5511 Tsieina - Chongqing Ffôn: 86-23-8980-9588 Tsieina - Dongguan Ffôn: 86-769-8702-9880 Tsieina - Guangzhou Ffôn: 86-20-8755-8029 Tsieina - Hangzhou Ffôn: 86-571-8792-8115 Tsieina - Hong Kong SAR Ffôn: 852-2943-5100 Tsieina - Nanjing

Ffôn: 86-25-8473-2460 Tsieina - Qingdao

Ffôn: 86-532-8502-7355 Tsieina - Shanghai

Ffôn: 86-21-3326-8000 Tsieina - Shenyang Ffôn: 86-24-2334-2829 Tsieina - Shenzhen Ffôn: 86-755-8864-2200 Tsieina - Suzhou

Ffôn: 86-186-6233-1526 Tsieina - Wuhan

Ffôn: 86-27-5980-5300 Tsieina - Xian

Ffôn: 86-29-8833-7252 Tsieina - Xiamen

Ffôn: 86-592-2388138 Tsieina - Zhuhai

Ffôn: 86-756-3210040

India - Bangalore

Ffôn: 91-80-3090-4444

India - Delhi Newydd

Ffôn: 91-11-4160-8631

India - Pune

Ffôn: 91-20-4121-0141

Japan - Osaka

Ffôn: 81-6-6152-7160

Japan - Tokyo

Ffôn: 81-3-6880- 3770

Corea - Daegu

Ffôn: 82-53-744-4301

Corea - Seoul

Ffôn: 82-2-554-7200

Malaysia - Kuala Lumpur Ffôn: 60-3-7651-7906

Malaysia - Penang

Ffôn: 60-4-227-8870

Philippines - Manila

Ffôn: 63-2-634-9065

Singapôr

Ffôn: 65-6334-8870

Taiwan - Hsin Chu

Ffôn: 886-3-577-8366

Taiwan - Kaohsiung

Ffôn: 886-7-213-7830

Taiwan - Taipei

Ffôn: 886-2-2508-8600

Gwlad Thai - Bangkok

Ffôn: 66-2-694-1351

Fietnam - Ho Chi Minh

Ffôn: 84-28-5448-2100

Canllaw Defnyddiwr

Awstria - Wels

Ffôn: 43-7242-2244-39

Ffacs: 43-7242-2244-393

Denmarc - Copenhagen

Ffôn: 45-4485-5910

Ffacs: 45-4485-2829

Y Ffindir - Espoo

Ffôn: 358-9-4520-820

Ffrainc - Paris

Tel: 33-1-69-53-63-20

Fax: 33-1-69-30-90-79

Yr Almaen - Garching

Ffôn: 49-8931-9700

Yr Almaen - Haan

Ffôn: 49-2129-3766400

Yr Almaen - Heilbronn

Ffôn: 49-7131-72400

Yr Almaen - Karlsruhe

Ffôn: 49-721-625370

Yr Almaen - Munich

Tel: 49-89-627-144-0

Fax: 49-89-627-144-44

Yr Almaen - Rosenheim

Ffôn: 49-8031-354-560

Israel - Hod Hasharon

Ffôn: 972-9-775-5100

Yr Eidal - Milan

Ffôn: 39-0331-742611

Ffacs: 39-0331-466781

Yr Eidal - Padova

Ffôn: 39-049-7625286

Yr Iseldiroedd - Drunen

Ffôn: 31-416-690399

Ffacs: 31-416-690340

Norwy - Trondheim

Ffôn: 47-72884388

Gwlad Pwyl - Warsaw

Ffôn: 48-22-3325737

Rwmania - Bucharest

Tel: 40-21-407-87-50

Sbaen - Madrid

Tel: 34-91-708-08-90

Fax: 34-91-708-08-91

Sweden - Gothenberg

Tel: 46-31-704-60-40

Sweden - Stockholm

Ffôn: 46-8-5090-4654

DU - Wokingham

Ffôn: 44-118-921-5800

Ffacs: 44-118-921-5820

DS50003319C – 26

Dogfennau / Adnoddau

MICROCHIP DS50003319C-13 Ethernet HDMI TX IP [pdfCanllaw Defnyddiwr
DS50003319C - 13, DS50003319C - 2, DS50003319C - 3, DS50003319C-13 Ethernet HDMI TX IP, DS50003319C-13, Ethernet HDMI TX IP, HDMI TX IP, IP

Cyfeiriadau

Llawlyfr Defnyddiwr

DS50003319C-13 Ethernet HDMI TX IP

Canllaw Defnyddwyr IP HDMI TX

Crynodeb

Nodweddion

Cyfarwyddiadau Gosod

Canllaw Defnyddiwr

Defnyddio Adnoddau (Gofyn cwestiwn)

Tabl 3 . Defnyddio Adnoddau ar gyfer 4PXL

Canllaw Defnyddiwr

HDMI TX IP Configurator

Ffigur 1-1. HDMI TX IP Configurator

Gweithredu Caledwedd

Modd Fformat Lliw RGB

Gweithredu Caledwedd

Gweithredu Caledwedd

Paramedrau HDMI TX a Arwyddion Rhyngwyneb

Tabl 3-3. Porthladdoedd Mewnbwn ac Allbwn ar gyfer Rhyngwyneb Ffrwd AXI4

Tabl 3-4. Arwyddion Mewnbwn ac Allbwn

Paramedrau HDMI TX a Arwyddion Rhyngwyneb

Tabl 3-5. Porthladdoedd Mewnbwn ac Allbwn ar gyfer Rhyngwyneb Ffrwd AXI4

Tabl 3-6. Mewnbwn ac Allbwn ar gyfer Modd YCbCr444 a Modd Sain wedi'i Galluogi

Paramedrau HDMI TX a Arwyddion Rhyngwyneb

Cofrestru Map a Disgrifiadau

Cofrestru Map a Disgrifiadau

4.1 SRAMBLER_IP_EN (Gofyn cwestiwn)

I efelychu'r craidd gan ddefnyddio'r fainc brawf, dilynwch y camau canlynol:

Efelychu Testbench

Integreiddio System

Integreiddio System

Integreiddio System

Hanes Adolygu

Tabl 7-1. Hanes Adolygu

Cefnogaeth FPGA microsglodyn

Gwybodaeth Microsglodyn

Y Microsglodyn Websafle

Gwasanaeth Hysbysu Newid Cynnyrch

Hysbysiad Cyfreithiol

Nodau masnach

Dogfennau / Adnoddau

Cyfeiriadau

Swyddi Cysylltiedig

Gadael sylw

Canslo ateb