DS50003319C-13 Ethernet HDMI TX IP
Οδηγός χρήσης HDMI TX IP
Εισαγωγή (Κάνε μια ερώτηση)
Η IP του πομπού Διασύνδεσης Πολυμέσων υψηλής ευκρίνειας (HDMI) του Microchip υποστηρίζει τη μετάδοση δεδομένων πακέτων βίντεο και ήχου που περιγράφονται στις τυπικές προδιαγραφές HDMI.
Το HDMI χρησιμοποιεί το Transition Minimized Differential Signaling (TMDS) για την αποτελεσματική μετάδοση σημαντικών όγκων ψηφιακών δεδομένων σε εκτεταμένες αποστάσεις καλωδίου, διασφαλίζοντας υψηλή ταχύτητα, σειριακή και αξιόπιστη μετάδοση ψηφιακού σήματος. Μια σύνδεση TMDS αποτελείται από ένα μόνο κανάλι ρολογιού και τρία κανάλια δεδομένων. Το ρολόι εικονοστοιχείων βίντεο μεταδίδεται στο κανάλι ρολογιού TMDS, το οποίο βοηθά στη διατήρηση των σημάτων σε συγχρονισμό. Τα δεδομένα βίντεο μεταφέρονται ως εικονοστοιχεία 24-bit στα τρία κανάλια δεδομένων TMDS, όπου κάθε κανάλι δεδομένων ορίζεται για το κόκκινο, το πράσινο και το μπλε στοιχείο χρώματος. Τα δεδομένα ήχου μεταφέρονται ως πακέτα 8-bit στο πράσινο και κόκκινο κανάλι TMDS.
Ο κωδικοποιητής TMDS επιτρέπει τη μετάδοση σειριακών δεδομένων με υψηλή ταχύτητα, ενώ ελαχιστοποιεί τη δυνατότητα ηλεκτρομαγνητικής παρεμβολής (EMI) σε χάλκινα καλώδια ελαχιστοποιώντας τον αριθμό των μεταβάσεων (μειώνοντας τις παρεμβολές μεταξύ των καναλιών) και επιτυγχάνει ισορροπία συνεχούς ρεύματος (DC) στα καλώδια , διατηρώντας τον αριθμό των μονάδων και των μηδενικών στη γραμμή σχεδόν ίσο.
Το HDMI TX IP έχει σχεδιαστεί για χρήση μαζί με το PolarFire® SoC και πομποδέκτες συσκευών PolarFire. Η IP είναι συμβατή με HDMI 1.4 και HDMI 2.0, που υποστηρίζει έως και 60 καρέ ανά δευτερόλεπτο, με μέγιστο εύρος ζώνης 18 Gbps. Η IP χρησιμοποιεί κωδικοποιητή TMDS που μετατρέπει τα δεδομένα βίντεο 8-bit ανά κανάλι και πακέτο ήχου στην ακολουθία 10-bit DC-balanced και ελαχιστοποιημένης μετάβασης. Στη συνέχεια μεταδίδεται σειριακά με ρυθμό 10-bit ανά pixel, ανά κανάλι. Κατά τη διάρκεια της περιόδου κενού βίντεο, μεταδίδονται διακριτικά ελέγχου. Αυτά τα διακριτικά δημιουργούνται με βάση τα σήματα hsync και vsync. Κατά την περίοδο της νησίδας δεδομένων, το πακέτο ήχου μεταδίδεται ως πακέτα 10-bit σε κόκκινο και πράσινο κανάλι.
Οδηγός χρήσης
DS50003319C – 1
© 2024 Microchip Technology Inc. και οι θυγατρικές της
Περίληψη
Ο παρακάτω πίνακας παρέχει μια περίληψη των χαρακτηριστικών HDMI TX IP.
Πίνακας 1. Χαρακτηριστικά HDMI TX IP
|
Βασική έκδοση |
Αυτός ο οδηγός χρήστη υποστηρίζει HDMI TX IP v5.2.0 |
|
Υποστηρίζεται Οικογένειες συσκευών |
• PolarFire® SoC • PolarFire |
|
Υποστηριζόμενη ροή εργαλείων |
Απαιτεί λίμπερο® SoC v11.4 ή νεότερες εκδόσεις |
|
Υποστηρίζεται Διεπαφές |
Οι διεπαφές που υποστηρίζονται από το HDMI TX IP είναι: • AXI4-Stream – Αυτός ο πυρήνας υποστηρίζει το AXI4-Stream στις θύρες εισόδου. Όταν διαμορφώνεται σε αυτήν τη λειτουργία, η IP λαμβάνει ως εισόδους τυπικά σήματα παραπόνων AXI4 Stream. • Διεπαφή διαμόρφωσης AXI4-Lite – Αυτός ο πυρήνας υποστηρίζει διεπαφή διαμόρφωσης AXI4-Lite για απαίτηση 4Kp60. Σε αυτήν τη λειτουργία, οι είσοδοι IP παρέχονται από την SoftConsole. • Ντόπιος – Όταν διαμορφώνεται σε αυτήν τη λειτουργία, η IP λαμβάνει ως είσοδο εγγενή σήματα βίντεο και ήχου. |
|
Αδειοδότηση |
Το HDMI TX IP παρέχεται με τις ακόλουθες δύο επιλογές άδειας χρήσης: • Κρυπτογραφημένο: Παρέχεται πλήρης κρυπτογραφημένος κώδικας RTL για τον πυρήνα. Διατίθεται δωρεάν με οποιαδήποτε από τις άδειες Libero, επιτρέποντας στον πυρήνα να δημιουργηθεί με το SmartDesign. Μπορείτε να εκτελέσετε Simulation, Synthesis, Layout και να προγραμματίσετε το πυρίτιο FPGA χρησιμοποιώντας τη σουίτα σχεδίασης Libero. • RTL: Ο πλήρης πηγαίος κώδικας RTL είναι κλειδωμένος με άδεια χρήσης, ο οποίος πρέπει να αγοραστεί ξεχωριστά. |
Χαρακτηριστικά
Το HDMI TX IP έχει τις ακόλουθες δυνατότητες:
• Συμβατό για HDMI 2.0 και 1.4b
• Υποστηρίζει ένα ή τέσσερα σύμβολα/pixel ανά είσοδο ρολογιού
• Υποστηρίζει αναλύσεις έως 3840 x 2160 στα 60 fps
• Υποστηρίζει βάθος χρώματος 8, 10, 12 και 16 bit
• Υποστηρίζει μορφές χρώματος όπως RGB, YUV 4:2:2 και YUV 4:4:4
• Υποστηρίζει ήχο έως και 32 κανάλια
• Υποστηρίζει Encoding Scheme – TMDS
• Υποστηρίζει τη διεπαφή Native και AXI4 Stream Video και Audio Data
• Υποστηρίζει διεπαφή Native και AXI4-Lite Configuration για τροποποίηση παραμέτρων
Οδηγίες εγκατάστασης
Ο πυρήνας IP πρέπει να εγκατασταθεί στον Κατάλογο IP του Libero® Λογισμικό SoC αυτόματα μέσω της λειτουργίας ενημέρωσης καταλόγου IP στο λογισμικό Libero SoC ή γίνεται μη αυτόματη λήψη από τον κατάλογο. Μόλις εγκατασταθεί ο πυρήνας IP στον Κατάλογο IP του λογισμικού Libero SoC, διαμορφώνεται, δημιουργείται και εγκαθίσταται στο SmartDesign για συμπερίληψη στο έργο Libero.
Οδηγός χρήσης
DS50003319C – 2
© 2024 Microchip Technology Inc. και οι θυγατρικές της
Αξιοποίηση πόρων (Κάνε μια ερώτηση)
Το HDMI TX IP υλοποιείται στο PolarFire® FPGA (Πακέτο MPF300T – 1FCG1152I).
Ο παρακάτω πίνακας παραθέτει τους πόρους που χρησιμοποιούνται όταν g_PIXELS_PER_CLK = 1PXL.
Πίνακας 2. Αξιοποίηση πόρων για 1PXL
|
|
g_COLOR_FORMAT g_BITS_PER_COMPONENT (bit) |
g_AUX_CHANNEL_ENABLE g_4K60_SUPPORT Ύφασμα |
|
4LUT |
Υφασμα DFF |
Διεπαφή 4LUT |
Διεπαφή DFF |
uSRAM (64×12) |
|
RGB |
8 |
Καθιστώ ικανό |
Καθιστώ ανίκανο |
787 |
514 |
108 |
108 |
9 |
|
Καθιστώ ανίκανο |
Καθιστώ ανίκανο |
819 |
502 |
108 |
108 |
9 |
||
|
10 |
Καθιστώ ανίκανο |
Καθιστώ ανίκανο |
1070 |
849 |
156 |
156 |
13 |
|
|
12 |
Καθιστώ ανίκανο |
Καθιστώ ανίκανο |
1084 |
837 |
156 |
156 |
13 |
|
|
16 |
Καθιστώ ανίκανο |
Καθιστώ ανίκανο |
1058 |
846 |
156 |
156 |
13 |
|
|
YCbCr422 |
8 |
Καθιστώ ανίκανο |
Καθιστώ ανίκανο |
696 |
473 |
96 |
96 |
8 |
|
YCbCr444 |
8 |
Καθιστώ ανίκανο |
Καθιστώ ανίκανο |
819 |
513 |
108 |
108 |
9 |
|
10 |
Καθιστώ ανίκανο |
Καθιστώ ανίκανο |
1068 |
849 |
156 |
156 |
13 |
|
|
12 |
Καθιστώ ανίκανο |
Καθιστώ ανίκανο |
1017 |
837 |
156 |
156 |
13 |
|
|
16 |
Καθιστώ ανίκανο |
Καθιστώ ανίκανο |
1050 |
845 |
156 |
156 |
13 |
Ο παρακάτω πίνακας παραθέτει τους πόρους που χρησιμοποιούνται όταν g_PIXELS_PER_CLK = 4PXL.
Πίνακας 3. Αξιοποίηση πόρων για 4PXL
|
|
g_COLOR_FORMAT g_BITS_PER_COMPONENT (bit) |
g_AUX_CHANNEL_ENABLE g_4K60_SUPPORT Ύφασμα |
|
4LUT |
Υφασμα DFF |
Διεπαφή 4LUT |
Διεπαφή DFF |
uSRAM (64×12) |
|
RGB |
8 |
Καθιστώ ανίκανο |
Καθιστώ ικανό |
4078 |
2032 |
144 |
144 |
12 |
|
Καθιστώ ικανό |
Καθιστώ ανίκανο |
1475 |
2269 |
144 |
144 |
12 |
||
|
Καθιστώ ανίκανο |
Καθιστώ ανίκανο |
1393 |
1092 |
144 |
144 |
12 |
||
|
10 |
Καθιστώ ανίκανο |
Καθιστώ ανίκανο |
2151 |
1635 |
264 |
264 |
22 |
|
|
12 |
Καθιστώ ανίκανο |
Καθιστώ ανίκανο |
1909 |
1593 |
264 |
264 |
22 |
|
|
16 |
Καθιστώ ανίκανο |
Καθιστώ ανίκανο |
1645 |
1284 |
264 |
264 |
22 |
|
|
YCbCr422 |
8 |
Καθιστώ ανίκανο |
Καθιστώ ανίκανο |
1265 |
922 |
144 |
144 |
12 |
|
YCbCr444 |
8 |
Καθιστώ ανίκανο |
Καθιστώ ανίκανο |
1119 |
811 |
144 |
144 |
12 |
|
10 |
Καθιστώ ανίκανο |
Καθιστώ ανίκανο |
2000 |
1627 |
264 |
264 |
22 |
|
|
12 |
Καθιστώ ανίκανο |
Καθιστώ ανίκανο |
1909 |
1585 |
264 |
264 |
22 |
|
|
16 |
Καθιστώ ανίκανο |
Καθιστώ ανίκανο |
1604 |
1268 |
264 |
264 |
22 |
Οδηγός χρήσης
DS50003319C – 3
© 2024 Microchip Technology Inc. και οι θυγατρικές της
HDMI TX IP Configurator
1. HDMI TX IP Configurator (Κάνε μια ερώτηση)
Αυτή η ενότητα παρέχει ένα overview της διεπαφής HDMI TX Configurator και των διαφόρων στοιχείων του.
Το HDMI TX Configurator παρέχει μια γραφική διεπαφή για τη ρύθμιση του πυρήνα HDMI TX για συγκεκριμένες απαιτήσεις μετάδοσης βίντεο. Αυτός ο διαμορφωτής επιτρέπει στο χρήστη να επιλέξει παραμέτρους όπως bits ανά στοιχείο, μορφή χρώματος, αριθμός εικονοστοιχείων, λειτουργία ήχου, διεπαφή, πάγκο δοκιμών και άδεια χρήσης. Είναι απαραίτητο να προσαρμόσετε σωστά αυτές τις ρυθμίσεις για να διασφαλίσετε την αποτελεσματική μετάδοση δεδομένων βίντεο μέσω HDMI.
Η διεπαφή του HDMI TX Configurator αποτελείται από διάφορα αναπτυσσόμενα μενού και επιλογές που επιτρέπουν στους χρήστες να προσαρμόσουν τις ρυθμίσεις μετάδοσης HDMI. Οι διαμορφώσεις κλειδιών περιγράφονται στο Πίνακας 3-1.
Το παρακάτω σχήμα παρέχει αναλυτικά view της διεπαφής HDMI TX Configurator.
Εικόνα 1-1. HDMI TX IP Configurator
Η διεπαφή περιλαμβάνει επίσης κουμπιά OK και Cancel για επιβεβαίωση ή απόρριψη των διαμορφώσεων που έγιναν.
Οδηγός χρήσης
DS50003319C – 5
© 2024 Microchip Technology Inc. και οι θυγατρικές της
Υλοποίηση Υλικού
2. Υλοποίηση Υλικού (Κάνε μια ερώτηση)
Ο πομπός HDMI (TX) αποτελείται από δύο stages:
• Μια λειτουργία XOR/XNOR, η οποία ελαχιστοποιεί τον αριθμό των μεταβάσεων
• Ένα INV/NONINV, το οποίο ελαχιστοποιεί την ανισότητα (υπόλοιπο DC). Τα δύο επιπλέον bit προστίθενται σε αυτό το stagε της λειτουργίας. Τα δεδομένα ελέγχου (hsync και vsync) κωδικοποιούνται σε 10 bit σε τέσσερις πιθανούς συνδυασμούς για να βοηθήσουν τον δέκτη να συγχρονίσει το ρολόι του με το ρολόι του πομπού. Πρέπει να χρησιμοποιηθεί πομποδέκτης μαζί με την HDMI TX IP για τη σειριοποίηση των 10 bit (λειτουργία 1 pixel) ή 40 bit (λειτουργία 4 pixel).
Ο διαμορφωτής εμφανίζει επίσης μια αναπαράσταση του πυρήνα HDMI Tx, με την ένδειξη HDMI_TX_0, υποδεικνύοντας τις διάφορες συνδέσεις εισόδου και εξόδου που συνδέονται με τον πυρήνα. Υπάρχουν τρεις λειτουργίες για τη διασύνδεση HDMI TX και εξηγούνται ως εξής:
Λειτουργία μορφής χρώματος RGB
Οι θύρες HDMI TX IP για ένα pixel ανά ρολόι όταν είναι ενεργοποιημένη η λειτουργία ήχου και η μορφή χρώματος είναι RGB για PolarFire® συσκευές φαίνεται στο παρακάτω σχήμα. Μια οπτική αναπαράσταση των θυρών του πυρήνα HDMI Tx ως εξής:
• Τα σήματα ρολογιού ελέγχου είναι R_CLK_LOCK, G_CLK_LOCK και B_CLK_LOCK. Τα σήματα ρολογιού είναι R_CLK_I, G_CLK_I και B_CLK_I.
• Κανάλια δεδομένων συμπεριλαμβανομένων των DATA_R_I, DATA_G_I και DATA_B_I.
• Τα σήματα βοηθητικών δεδομένων είναι AUX_DATA_R_I και AUX_DATA_G_I.
Εικόνα 2-1. Διάγραμμα μπλοκ IP HDMI TX (Χρώμα RGB)
Για περισσότερες πληροφορίες σχετικά με τα σήματα I/O για χρωματική μορφή RGB, βλ Πίνακας 3-2.
Λειτουργία έγχρωμης μορφής YCbCr444
Οι θύρες HDMI TX IP για ένα pixel ανά ρολόι όταν είναι ενεργοποιημένη η λειτουργία ήχου και η μορφή χρώματος είναι YCbCr444 φαίνονται στην παρακάτω εικόνα. Μια οπτική αναπαράσταση των θυρών του πυρήνα HDMI Tx ως εξής:
• Τα σήματα ελέγχου είναι Y_CLK_LOCK, Cb_CLK_LOCK και Cr_CLK_LOCK.
• Τα σήματα ρολογιού είναι Y_CLK_I, Cb_CLK_I και Cr_CLK_I.
Οδηγός χρήσης
DS50003319C – 6
© 2024 Microchip Technology Inc. και οι θυγατρικές της
Υλοποίηση Υλικού
• Κανάλια δεδομένων συμπεριλαμβανομένων των DATA_Y_I, DATA_Cb_I και DATA_Cr_I.
• Τα σήματα εισόδου βοηθητικών δεδομένων είναι AUX_DATA_Y_I και AUX_DATA_C_I.
Εικόνα 2-2. Διάγραμμα μπλοκ HDMI TX IP (Χρώμα YCbCr444)
Για περισσότερες πληροφορίες σχετικά με τα σήματα I/O για τη μορφή χρώματος YCbCr444, βλ Πίνακας 3-6. Λειτουργία έγχρωμης μορφής YCbCr422
Οι θύρες HDMI TX IP για ένα pixel ανά ρολόι όταν είναι ενεργοποιημένη η λειτουργία ήχου και η μορφή χρώματος είναι YCbCr422 φαίνονται στην παρακάτω εικόνα. Μια οπτική αναπαράσταση των θυρών του πυρήνα HDMI Tx ως εξής:
• Τα σήματα ελέγχου είναι LANE1_CLK_LOCK, LANE2_CLK_LOCK και LANE3_CLK_LOCK. • Τα σήματα ρολογιού είναι LANE1_CLK_I, LANE2_CLK_I και LANE3_CLK_I.
• Κανάλια δεδομένων συμπεριλαμβανομένων των DATA_Y_I και DATA_C_I.
Οδηγός χρήσης
DS50003319C – 7
© 2024 Microchip Technology Inc. και οι θυγατρικές της
Υλοποίηση Υλικού
Εικόνα 2-3. Διάγραμμα μπλοκ HDMI TX IP (Χρώμα YCbCr422)
Για περισσότερες πληροφορίες σχετικά με τα σήματα I/O για τη μορφή χρώματος YCbCr422, βλ Πίνακας 3-7 Οδηγός χρήσης
DS50003319C – 8
© 2024 Microchip Technology Inc. και οι θυγατρικές της
Παράμετροι HDMI TX και σήματα διεπαφής
3. Παράμετροι HDMI TX και σήματα διεπαφής (Κάνε μια ερώτηση)
Αυτή η ενότητα εξετάζει τις παραμέτρους στον διαμορφωτή HDMI TX GUI και τα σήματα I/O. 3.1 Παράμετροι διαμόρφωσης (Κάνε μια ερώτηση)
Ο παρακάτω πίνακας παραθέτει τις παραμέτρους διαμόρφωσης στο HDMI TX IP.
Πίνακας 3-1. Παράμετροι διαμόρφωσης
|
Όνομα παραμέτρου |
Περιγραφή |
|
Μορφή χρώματος |
Καθορίζει τον χρωματικό χώρο. Υποστηρίζει τις ακόλουθες μορφές χρωμάτων: • RGB • YCbCr422 • YCbCr444 |
|
Αριθμός bit ανά συστατικό |
Καθορίζει τον αριθμό των bit ανά στοιχείο χρώματος. Υποστηρίζει 8, 10, 12 και 16 bit ανά στοιχείο. |
|
Αριθμός εικονοστοιχείων |
Υποδεικνύει τον αριθμό των pixel ανά είσοδο ρολογιού: • Pixel ανά ρολόι = 1 • Pixel ανά ρολόι = 4 |
|
Υποστήριξη 4Kp60 |
Υποστήριξη ανάλυσης 4K στα 60 καρέ ανά δευτερόλεπτο: • Όταν είναι ενεργοποιημένη η υποστήριξη 1, 4Kp60 • Όταν το 0, η υποστήριξη 4Kp60 είναι απενεργοποιημένη |
|
Λειτουργία ήχου |
Ρυθμίζει τη λειτουργία μετάδοσης ήχου. Δεδομένα ήχου για κανάλια R και G: • Ενεργοποίηση • Απενεργοποίηση |
|
Διασύνδεση |
Native και AXI stream |
|
Πάγκος δοκιμών |
Επιτρέπει την επιλογή περιβάλλοντος δοκιμαστικού πάγκου. Υποστηρίζει τις ακόλουθες επιλογές δοκιμαστικού πάγκου: • Χρήστης • Κανένα |
|
Αδεια |
Καθορίζει τον τύπο της άδειας. Παρέχει τις ακόλουθες δύο επιλογές άδειας χρήσης: • RTL • Κρυπτογραφημένο |
3.2 λιμάνια (Κάνε μια ερώτηση)
Ο παρακάτω πίνακας παραθέτει τις θύρες εισόδου και εξόδου της διεπαφής HDMI TX IP για εγγενή διασύνδεση όταν η λειτουργία ήχου είναι ενεργοποιημένη και η μορφή χρώματος είναι RGB.
Πίνακας 3-2. Σήματα εισόδου και εξόδου
|
Όνομα σήματος |
Κατεύθυνση |
Πλάτος |
Περιγραφή |
|
SYS_CLK_I |
Εισαγωγή |
1-bit |
Ρολόι συστήματος, συνήθως το ίδιο ρολόι με τον ελεγκτή οθόνης |
|
RESET_N_I |
Εισαγωγή |
1-bit |
Ασύγχρονο ενεργό-χαμηλό σήμα επαναφοράς |
|
VIDEO_DATA_VALID_I |
Εισαγωγή |
1-bit |
Έγκυρη είσοδος δεδομένων βίντεο |
|
AUDIO_DATA_VALID_I |
Εισαγωγή |
1-bit |
Έγκυρη είσοδος δεδομένων πακέτου ήχου |
|
R_CLK_I |
Εισαγωγή |
1-bit |
Ρολόι TX για κανάλι "R" από το XCVR |
|
R_CLK_LOCK |
Εισαγωγή |
1-bit |
TX_CLK_STABLE για κανάλι R από το XCVR |
|
G_CLK_I |
Εισαγωγή |
1-bit |
Ρολόι TX για κανάλι "G" από το XCVR |
|
G_CLK_LOCK |
Εισαγωγή |
1-bit |
TX_CLK_STABLE για κανάλι G από το XCVR |
|
B_CLK_I |
Εισαγωγή |
1-bit |
Ρολόι TX για κανάλι "B" από το XCVR |
Οδηγός χρήσης
DS50003319C – 9
© 2024 Microchip Technology Inc. και οι θυγατρικές της
Παράμετροι HDMI TX και σήματα διεπαφής
|
………..συνεχίζεται Όνομα σήματος Πλάτος κατεύθυνσης Περιγραφή |
|||
|
B_CLK_LOCK |
Εισαγωγή |
1-bit |
TX_CLK_STABLE για κανάλι B από το XCVR |
|
H_SYNC_I |
Εισαγωγή |
1-bit |
Οριζόντιος παλμός συγχρονισμού |
|
V_SYNC_I |
Εισαγωγή |
1-bit |
Κάθετος παλμός συγχρονισμού |
|
PACKET_HEADER_I |
Εισαγωγή |
PIXELS_PER_CLK*1 |
Κεφαλίδα πακέτου για δεδομένα πακέτων ήχου |
|
DATA_R_I |
Εισαγωγή |
PIXELS_PER_CLK*8 |
Εισαγάγετε δεδομένα "R". |
|
DATA_G_I |
Εισαγωγή |
PIXELS_PER_CLK*8 |
Εισαγάγετε δεδομένα "G". |
|
DATA_B_I |
Εισαγωγή |
PIXELS_PER_CLK*8 |
Εισαγάγετε δεδομένα «Β». |
|
AUX_DATA_R_I |
Εισαγωγή |
PIXELS_PER_CLK*4 |
Δεδομένα καναλιού πακέτου ήχου "R". |
|
AUX_DATA_G_I |
Εισαγωγή |
PIXELS_PER_CLK*4 |
Δεδομένα καναλιού πακέτου ήχου "G". |
|
TMDS_R_O |
Παραγωγή |
PIXELS_PER_CLK*10 |
Κωδικοποιημένα δεδομένα "R". |
|
TMDS_G_O |
Παραγωγή |
PIXELS_PER_CLK*10 |
Κωδικοποιημένα δεδομένα "G". |
|
TMDS_B_O |
Παραγωγή |
PIXELS_PER_CLK*10 |
Κωδικοποιημένα δεδομένα «Β». |
Ο παρακάτω πίνακας παραθέτει τις θύρες για τη διεπαφή ροής AXI4 με Ενεργοποίηση ήχου.
Πίνακας 3-3. Θύρες εισόδου και εξόδου για τη διεπαφή ροής AXI4
|
Τύπος ονόματος θύρας |
|
Πλάτος |
Περιγραφή |
|
TDATA_I |
Εισαγωγή |
3*g_BITS_PER_COMPONENT*g_PIXELS_PER_CLK Εισαγωγή δεδομένων βίντεο |
|
|
TVALID_I |
Εισαγωγή |
1-bit |
Η εισαγωγή βίντεο είναι έγκυρη |
|
TREADY_O Έξοδος 1-bit |
|
|
Σήμα ετοιμότητας υποτελούς εξόδου |
|
TUSER_I |
Εισαγωγή |
PIXELS_PER_CLK*9 + 5 |
bit 0 = αχρησιμοποίητο bit 1 = VSYNC bit 2 = HSYNC bit 3 = αχρησιμοποίητο bit [3 + g_PIXELS_PER_CLK: 4] = Bit κεφαλίδας πακέτου [4 + g_PIXELS_PER_CLK] = Τα δεδομένα ήχου είναι έγκυρα bit [(5 * g_PIXELS_PER_CLK) + 4: (1*g_PIXELS_PER_CLK) + 5] = Δεδομένα ήχου G bit [(9 * g_PIXELS_PER_CLK) + 4: (5*g_PIXELS_PER_CLK) + 5] = Δεδομένα ήχου R |
Ο παρακάτω πίνακας παραθέτει τις θύρες εισόδου και εξόδου της διασύνδεσης HDMI TX IP για εγγενή διεπαφή όταν η λειτουργία ήχου είναι απενεργοποιημένη.
Πίνακας 3-4. Σήματα εισόδου και εξόδου
|
Όνομα σήματος |
Κατεύθυνση |
Πλάτος |
Περιγραφή |
|
SYS_CLK_I |
Εισαγωγή |
1-bit |
Ρολόι συστήματος, συνήθως το ίδιο ρολόι με τον ελεγκτή οθόνης |
|
RESET_N_I |
Εισαγωγή |
1-bit |
Ασύγχρονο ενεργό - χαμηλό σήμα επαναφοράς |
|
VIDEO_DATA_VALID_I |
Εισαγωγή |
1-bit |
Έγκυρη είσοδος δεδομένων βίντεο |
|
R_CLK_I |
Εισαγωγή |
1-bit |
Ρολόι TX για κανάλι "R" από το XCVR |
|
R_CLK_LOCK |
Εισαγωγή |
1-bit |
TX_CLK_STABLE για κανάλι R από το XCVR |
|
G_CLK_I |
Εισαγωγή |
1-bit |
Ρολόι TX για κανάλι "G" από το XCVR |
|
G_CLK_LOCK |
Εισαγωγή |
1-bit |
TX_CLK_STABLE για κανάλι G από το XCVR |
|
B_CLK_I |
Εισαγωγή |
1-bit |
Ρολόι TX για κανάλι "B" από το XCVR |
|
B_CLK_LOCK |
Εισαγωγή |
1-bit |
TX_CLK_STABLE για κανάλι B από το XCVR |
|
H_SYNC_I |
Εισαγωγή |
1-bit |
Οριζόντιος παλμός συγχρονισμού |
|
V_SYNC_I |
Εισαγωγή |
1-bit |
Κάθετος παλμός συγχρονισμού |
|
DATA_R_I |
Εισαγωγή |
PIXELS_PER_CLK*8 |
Εισαγάγετε δεδομένα "R". |
Οδηγός χρήσης
DS50003319C – 10
© 2024 Microchip Technology Inc. και οι θυγατρικές της
Παράμετροι HDMI TX και σήματα διεπαφής
|
………..συνεχίζεται Όνομα σήματος Πλάτος κατεύθυνσης Περιγραφή |
|||
|
DATA_G_I |
Εισαγωγή |
PIXELS_PER_CLK*8 |
Εισαγάγετε δεδομένα "G". |
|
DATA_B_I |
Εισαγωγή |
PIXELS_PER_CLK*8 |
Εισαγάγετε δεδομένα «Β». |
|
TMDS_R_O |
Παραγωγή |
PIXELS_PER_CLK*10 |
Κωδικοποιημένα δεδομένα "R". |
|
TMDS_G_O |
Παραγωγή |
PIXELS_PER_CLK*10 |
Κωδικοποιημένα δεδομένα "G". |
|
TMDS_B_O |
Παραγωγή |
PIXELS_PER_CLK*10 |
Κωδικοποιημένα δεδομένα «Β». |
Ο παρακάτω πίνακας παραθέτει τις θύρες για τη διεπαφή AXI4 Stream.
Πίνακας 3-5. Θύρες εισόδου και εξόδου για τη διεπαφή ροής AXI4
|
Όνομα λιμένα |
Τύπος |
Πλάτος |
Περιγραφή |
|
TDATA_I_VIDEO |
Εισαγωγή |
3*g_BITS_PER_COMPONENT*g_PIXELS_PER_CLK |
Εισαγωγή δεδομένων βίντεο |
|
TVALID_I_VIDEO |
Εισαγωγή |
1-bit |
Η εισαγωγή βίντεο είναι έγκυρη |
|
TREADY_O_VIDEO |
Παραγωγή |
1-bit |
Σήμα ετοιμότητας υποτελούς εξόδου |
|
TUSER_I_VIDEO |
Εισαγωγή |
4 bit |
bit 0 = αχρησιμοποίητο bit 1 = VSYNC bit 2 = HSYNC bit 3 = αχρησιμοποίητο |
Ο παρακάτω πίνακας παραθέτει τις θύρες για τη λειτουργία YCbCr444 όταν είναι ενεργοποιημένη η λειτουργία ήχου.
Πίνακας 3-6. Είσοδος και έξοδος για τη λειτουργία YCbCr444 και τη λειτουργία ήχου Ενεργοποιημένη
|
Όνομα σήματος |
Πλάτος κατεύθυνσης |
|
Περιγραφή |
|
SYS_CLK_I |
Εισαγωγή |
1-bit |
Ρολόι συστήματος, συνήθως το ίδιο ρολόι με τον ελεγκτή οθόνης |
|
RESET_N_I |
Εισαγωγή |
1-bit |
Ασύγχρονο ενεργό-χαμηλό σήμα επαναφοράς |
|
Είσοδος VIDEO_DATA_VALID_I |
|
1-bit |
Έγκυρη είσοδος δεδομένων βίντεο |
|
Είσοδος AUDIO_DATA_VALID_I |
|
1-bit |
Έγκυρη είσοδος δεδομένων πακέτου ήχου |
|
Y_CLK_I |
Εισαγωγή |
1-bit |
Ρολόι TX για κανάλι "Y" από το XCVR |
|
Y_CLK_LOCK |
Εισαγωγή |
1-bit |
TX_CLK_STABLE για κανάλι Y από το XCVR |
|
Cb_CLK_I |
Εισαγωγή |
1-bit |
Ρολόι TX για κανάλι "Cb" από το XCVR |
|
Cb_CLK_LOCK |
Εισαγωγή |
1-bit |
TX_CLK_STABLE για κανάλι Cb από το XCVR |
|
Cr_CLK_I |
Εισαγωγή |
1-bit |
Ρολόι TX για κανάλι "Cr" από το XCVR |
|
Cr_CLK_LOCK |
Εισαγωγή |
1-bit |
TX_CLK_STABLE για κανάλι Cr από το XCVR |
|
H_SYNC_I |
Εισαγωγή |
1-bit |
Οριζόντιος παλμός συγχρονισμού |
|
V_SYNC_I |
Εισαγωγή |
1-bit |
Κάθετος παλμός συγχρονισμού |
|
PACKET_HEADER_I |
Εισαγωγή |
PIXELS_PER_CLK*1 |
Κεφαλίδα πακέτου για δεδομένα πακέτων ήχου |
|
DATA_Y_I |
Εισαγωγή |
PIXELS_PER_CLK*8 |
Εισαγάγετε δεδομένα "Y". |
|
DATA_Cb_I |
Εισαγωγή |
PIXELS_PER_CLK*DATA_WIDTH Εισαγάγετε δεδομένα "Cb". |
|
|
DATA_Cr_I |
Εισαγωγή |
PIXELS_PER_CLK*DATA_WIDTH Εισαγάγετε δεδομένα "Cr". |
|
|
AUX_DATA_Y_I |
Εισαγωγή |
PIXELS_PER_CLK*4 |
Δεδομένα καναλιού πακέτου ήχου "Y". |
|
AUX_DATA_C_I |
Εισαγωγή |
PIXELS_PER_CLK*4 |
Δεδομένα καναλιού πακέτου ήχου "C". |
|
TMDS_R_O |
Παραγωγή |
PIXELS_PER_CLK*10 |
Κωδικοποιημένα δεδομένα "Cb". |
|
TMDS_G_O |
Παραγωγή |
PIXELS_PER_CLK*10 |
Κωδικοποιημένα δεδομένα "Y". |
|
TMDS_B_O |
Παραγωγή |
PIXELS_PER_CLK*10 |
Κωδικοποιημένα δεδομένα "Cr". |
Ο παρακάτω πίνακας παραθέτει τις θύρες για τη λειτουργία YCbCr422 όταν είναι ενεργοποιημένη η λειτουργία ήχου.
Οδηγός χρήσης
DS50003319C – 11
© 2024 Microchip Technology Inc. και οι θυγατρικές της
Παράμετροι HDMI TX και σήματα διεπαφής
Πίνακας 3-7. Είσοδος και έξοδος για τη λειτουργία YCbCr422 και τη λειτουργία ήχου Ενεργοποιημένη
|
Όνομα σήματος |
Πλάτος κατεύθυνσης |
|
Περιγραφή |
|
SYS_CLK_I |
Εισαγωγή |
1-bit |
Ρολόι συστήματος, συνήθως το ίδιο ρολόι με τον ελεγκτή οθόνης |
|
RESET_N_I |
Εισαγωγή |
1-bit |
Asynchronous Active - Χαμηλό σήμα επαναφοράς |
|
Είσοδος VIDEO_DATA_VALID_I |
|
1-bit |
Έγκυρη είσοδος δεδομένων βίντεο |
|
LANE1_CLK_I |
Εισαγωγή |
1-bit |
Ρολόι TX για κανάλι "λωρίδα από XCVE λωρίδα 1" από XCVR |
|
LANE1_CLK_LOCK |
Εισαγωγή |
1-bit |
TX_CLK_STABLE για λωρίδα από XCVE λωρίδα 1 |
|
LANE2_CLK_I |
Εισαγωγή |
1-bit |
Ρολόι TX για κανάλι "λωρίδα από XCVE λωρίδα 2" από XCVR |
|
LANE2_CLK_LOCK |
Εισαγωγή |
1-bit |
TX_CLK_STABLE για λωρίδα από XCVE λωρίδα 2 |
|
LANE3_CLK_I |
Εισαγωγή |
1-bit |
Ρολόι TX για κανάλι "λωρίδα από XCVE λωρίδα 3" από XCVR |
|
LANE3_CLK_LOCK |
Εισαγωγή |
1-bit |
TX_CLK_STABLE για λωρίδα από XCVE λωρίδα 3 |
|
H_SYNC_I |
Εισαγωγή |
1-bit |
Οριζόντιος παλμός συγχρονισμού |
|
V_SYNC_I |
Εισαγωγή |
1-bit |
Κάθετος παλμός συγχρονισμού |
|
PACKET_HEADER_I |
Εισαγωγή |
PIXELS_PER_CLK*1 |
Κεφαλίδα πακέτου για δεδομένα πακέτων ήχου |
|
DATA_Y_I |
Εισαγωγή |
PIXELS_PER_CLK*DATA_WIDTH Εισαγάγετε δεδομένα "Y". |
|
|
DATA_C_I |
Εισαγωγή |
PIXELS_PER_CLK*DATA_WIDTH Εισαγάγετε δεδομένα "C". |
|
|
AUX_DATA_Y_I |
Εισαγωγή |
PIXELS_PER_CLK*4 |
Δεδομένα καναλιού πακέτου ήχου "Y". |
|
AUX_DATA_C_I |
Εισαγωγή |
PIXELS_PER_CLK*4 |
Δεδομένα καναλιού πακέτου ήχου "C". |
|
TMDS_R_O |
Παραγωγή |
PIXELS_PER_CLK*10 |
Κωδικοποιημένα δεδομένα "C". |
|
TMDS_G_O |
Παραγωγή |
PIXELS_PER_CLK*10 |
Κωδικοποιημένα δεδομένα "Y". |
|
TMDS_B_O |
Παραγωγή |
PIXELS_PER_CLK*10 |
Κωδικοποιημένα δεδομένα που σχετίζονται με πληροφορίες συγχρονισμού |
Οδηγός χρήσης
DS50003319C – 12
© 2024 Microchip Technology Inc. και οι θυγατρικές της
Εγγραφή χάρτη και περιγραφών
4. Εγγραφή χάρτη και περιγραφών (Κάνε μια ερώτηση)
|
Οφσετ |
Ονομα |
Bit Pos. |
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
|
0x00 |
SCRAMBLER_IP_EL |
7:0 |
|
|
|
|
|
|
|
ΑΡΧΗ |
|
15:8 |
|
|
|
|
|
|
|
|
||
|
23:16 |
|
|
|
|
|
|
|
|
||
|
31:24 |
|
|
|
|
|
|
|
|
||
|
0x04 |
XCVR_DATA_LANE_ 0_SEL |
7:0 |
|
|
|
|
|
|
ΕΝΑΡΞΗ[1:0] |
|
|
15:8 |
|
|
|
|
|
|
|
|
||
|
23:16 |
|
|
|
|
|
|
|
|
||
|
31:24 |
|
|
|
|
|
|
|
|
||
Οδηγός χρήσης
DS50003319C – 13
© 2024 Microchip Technology Inc. και οι θυγατρικές της
Εγγραφή χάρτη και περιγραφών
4.1 SCRAMBLER_IP_EL (Κάνε μια ερώτηση)
Όνομα: SCRAMBLER_IP_EN
Offset: 0x000
Επαναφορά: 0x0
Ιδιότητα: Μόνο για εγγραφή
Scrambler Enable Control Register. Αυτός ο καταχωρητής πρέπει να είναι γραμμένος για να αποκτήσει υποστήριξη 4kp60 για το HDMI TX IP
Bit 31 30 29 28 27 26 25 24
Πρόσβαση
Επαναφορά
Bit 23 22 21 20 19 18 17 16
Πρόσβαση
Επαναφορά
Bit 15 14 13 12 11 10 9 8
Πρόσβαση
Επαναφορά
Bit 7 6 5 4 3 2 1 0
|
|
|
|
|
|
|
|
ΑΡΧΗ |
Πρόσβαση στο W Reset 0
Bit 0 – START Η εγγραφή "1" σε αυτό το bit ξεκινά η μεταφορά δεδομένων Scrambler είναι ενεργοποιημένη. Το HDMI 2.0 χρησιμοποιεί μια μορφή κωδικοποίησης γνωστή ως κωδικοποίηση 8b/10b. Αυτό το σχήμα κωδικοποίησης χρησιμοποιείται για τη μετάδοση δεδομένων μέσω της διεπαφής HDMI αξιόπιστα και αποτελεσματικά.
Οδηγός χρήσης
DS50003319C – 14
© 2024 Microchip Technology Inc. και οι θυγατρικές της
Εγγραφή χάρτη και περιγραφών
4.2 XCVR_DATA_LANE_0_SEL (Κάνε μια ερώτηση)
Όνομα: XCVR_DATA_LANE_0_SEL
Offset: 0x004
Επαναφορά: 0x1
Ιδιότητα: Μόνο για εγγραφή
Ο καταχωρητής XCVR_DATA_LANE_0_SEL επιλέγει τα δεδομένα που χρειάζονται για μεταφορά στο XCVR από το HDMI TX IP για τη λήψη του ρολογιού για Full HD, 4kp30, 4kp60.
Bit 31 30 29 28 27 26 25 24
|
|
|
|
|
|
|
|
|
Πρόσβαση
Επαναφορά
Bit 23 22 21 20 19 18 17 16
|
|
|
|
|
|
|
|
|
Πρόσβαση
Επαναφορά
Bit 15 14 13 12 11 10 9 8
|
|
|
|
|
|
|
|
|
Πρόσβαση
Επαναφορά
Bit 7 6 5 4 3 2 1 0
|
|
|
|
|
|
|
ΕΝΑΡΞΗ[1:0] |
Πρόσβαση στο WW Reset 0 1
Bits 1:0 – START[1:0] Η εγγραφή "10" σε αυτό το bit ξεκινά το 4KP60 είναι ενεργοποιημένο και ο ρυθμός δεδομένων XCVR δίνεται ως FFFFF_00000.
Οδηγός χρήσης
DS50003319C – 15
© 2024 Microchip Technology Inc. και οι θυγατρικές της
Προσομοίωση Testbench
5. Προσομοίωση Testbench (Κάνε μια ερώτηση)
Το Testbench παρέχεται για τον έλεγχο της λειτουργικότητας του πυρήνα HDMI TX. Το Testbench λειτουργεί μόνο σε εγγενή διεπαφή με 1 pixel ανά ρολόι και ενεργοποιημένη τη λειτουργία ήχου.
Ο παρακάτω πίνακας παραθέτει τις παραμέτρους που διαμορφώνονται σύμφωνα με την εφαρμογή.
Πίνακας 5-1. Παράμετρος διαμόρφωσης Testbench
|
Ονομα |
Προεπιλεγμένες παράμετροι |
|
Μορφή χρώματος (g_COLOR_FORMAT) |
RGB |
|
Bit ανά στοιχείο (g_BITS_PER_COMPONENT) |
8 |
|
Αριθμός εικονοστοιχείων (g_PIXELS_PER_CLK) |
1 |
|
Υποστήριξη 4Kp60 (g_4K60_SUPPORT) |
0 |
|
Λειτουργία ήχου (g_AUX_CHANNEL_ENABLE) |
1 (Ενεργοποίηση) |
|
Διεπαφή (G_FORMAT) |
0 (Απενεργοποίηση) |
Για να προσομοιώσετε τον πυρήνα χρησιμοποιώντας τον πάγκο δοκιμών, εκτελέστε τα ακόλουθα βήματα:
1. Στο παράθυρο Ροή σχεδίασης, αναπτύξτε το στοιχείο Δημιουργία σχεδίασης.
2. Κάντε δεξί κλικ στο Create SmartDesign Testbench και, στη συνέχεια, κάντε κλικ στο Run, όπως φαίνεται στην παρακάτω εικόνα. Εικόνα 5-1. Δημιουργία SmartDesign Testbench
3. Εισαγάγετε ένα όνομα για τον πάγκο δοκιμών SmartDesign και, στη συνέχεια, κάντε κλικ στο OK.
Εικόνα 5-2. Ονομασία SmartDesign Testbench
Δημιουργείται ο πάγκος δοκιμών SmartDesign και εμφανίζεται ένας καμβάς στα δεξιά του παραθύρου Ροή σχεδίασης.
Οδηγός χρήσης
DS50003319C – 16
© 2024 Microchip Technology Inc. και οι θυγατρικές της
Προσομοίωση Testbench
4. Πλοηγηθείτε στο Libero® Κατάλογος SoC, επιλέξτε View > Windows > Κατάλογος IP και, στη συνέχεια, αναπτύξτε το Solutions Video. Κάντε διπλό κλικ στο HDMI TX IP (v5.2.0) και μετά κάντε κλικ στο OK.
5. Στο παράθυρο Parameter Configurator, επιλέξτε την απαιτούμενη τιμή Number of Pixels, όπως φαίνεται στην παρακάτω εικόνα.
Εικόνα 5-3. Διαμόρφωση παραμέτρων
6. Επιλέξτε όλες τις θύρες, κάντε δεξί κλικ και επιλέξτε Promote to Top Level.
7. Στη γραμμή εργαλείων SmartDesign, κάντε κλικ στην επιλογή Δημιουργία στοιχείου.
8. Στην καρτέλα Stimulus Hierarchy, κάντε δεξί κλικ στο HDMI_TX_TB testbench fileκαι, στη συνέχεια, κάντε κλικ στην επιλογή Προσομοίωση Pre-Synth Design > Άνοιγμα διαδραστικά.
Το ModelSim® Το εργαλείο ανοίγει με τον πάγκο δοκιμών, όπως φαίνεται στο παρακάτω σχήμα. Εικόνα 5-4. Εργαλείο ModelSim με πάγκο δοκιμών HDMI TX File
Σπουδαίος: Εάν η προσομοίωση διακοπεί λόγω του χρονικού ορίου εκτέλεσης που καθορίζεται στο DO file, χρησιμοποιήστε το τρέχω -όλα εντολή για την ολοκλήρωση της προσομοίωσης.
Οδηγός χρήσης
DS50003319C – 17
© 2024 Microchip Technology Inc. και οι θυγατρικές της
Προσομοίωση Testbench
5.1 Διαγράμματα χρονισμού (Κάνε μια ερώτηση)
Το παρακάτω διάγραμμα χρονισμού για HDMI TX IP δείχνει δεδομένα βίντεο και περιόδους δεδομένων ελέγχου για 1 pixel ανά ρολόι.
Εικόνα 5-5. Διάγραμμα χρονισμού HDMI TX IP δεδομένων βίντεο για 1 pixel ανά ρολόι
Το παρακάτω διάγραμμα δείχνει τους τέσσερις συνδυασμούς δεδομένων ελέγχου.
Εικόνα 5-6. Διάγραμμα χρονισμού HDMI TX IP δεδομένων ελέγχου για 1 pixel ανά ρολόι
Οδηγός χρήσης
DS50003319C – 18
© 2024 Microchip Technology Inc. και οι θυγατρικές της
Ενοποίηση συστήματος
6. Ενοποίηση συστήματος (Κάνε μια ερώτηση)
Αυτή η ενότητα εμφανίζεται ωςampπεριγραφή σχεδίου.
Ο παρακάτω πίνακας παραθέτει τις διαμορφώσεις των PF XCVR, PF TX PLL και PF CCC.
Πίνακας 6-1. Διαμορφώσεις PF XCVR, PF TX PLL και PF CCC
|
Ψήφισμα |
|
Πλάτος bit Ρύθμιση παραμέτρων PF XCVR |
Διαμόρφωση PF TX PLL |
Διαμόρφωση PF CCC |
||||
|
Δεδομένα TX Τιμή |
Ρολόι TX Διαίρεση Παράγοντας |
TX PCS Υφασμα Πλάτος |
Επιθυμητό Ρολόι bit εξόδου |
Αναφορά Ρολόι Συχνότητα |
Εισαγωγή Συχνότητα |
Παραγωγή Συχνότητα |
||
|
1PXL (1080p60) 8 |
|
1485 |
4 |
10 |
5940 |
148.5 |
NA |
NA |
|
1PXL (1080p30) 10 |
|
925 |
4 |
10 |
3700 |
148.5 |
92.5 |
74 |
|
12 |
1113.75 |
4 |
10 |
4455 |
148.5 |
111.375 |
74.25 |
|
|
16 |
1485 |
4 |
10 |
5940 |
148.5 |
148.5 |
74.25 |
|
|
4PXL (1080p60) 10 |
|
1860 |
4 |
40 |
7440 |
148.5 |
46.5 |
37.2 |
|
12 |
2229 |
4 |
40 |
8916 |
148.5 |
55.725 |
37.15 |
|
|
16 |
2970 |
2 |
40 |
5940 |
148.5 |
74.25 |
37.125 |
|
|
4PXL (4kp30) |
8 |
2970 |
2 |
40 |
5940 |
148.5 |
NA |
NA |
|
10 |
3712.5 |
2 |
40 |
7425 |
148.5 |
92.812 |
74.25 |
|
|
12 |
4455 |
1 |
40 |
4455 |
148.5 |
111.375 |
74.25 |
|
|
16 |
5940 |
1 |
40 |
5940 |
148.5 |
148.5 |
74.25 |
|
|
4PXL (4Kp60) |
8 |
5940 |
1 |
40 |
5940 |
148.5 |
NA |
NA |
HDMI TX Sample Σχεδίαση, όταν έχει ρυθμιστεί σε g_BITS_PER_COMPONENT = 8-bit και
g_PIXELS_PER_CLK = λειτουργία 1 PXL, φαίνεται στο παρακάτω σχήμα.
Εικόνα 6-1. HDMI TX Sample Σχεδιασμός
HDMI_TX_C0_0
PF_INIT_MONITOR_C0_0
|
FABRIC_POR_N PCIE_INIT_DONE USRAM_INIT_DONE SRAM_INIT_DONE DEVICE_INIT_DONE XCVR_INIT_DONE USRAM_INIT_FROM_SNVM_DONE USRAM_INIT_FROM_UPROM_DONE USRAM_INIT_FROM_SPI_DONE SRAM_INIT_FROM_SNVM_DONE SRAM_INIT_FROM_UPROM_DONE SRAM_INIT_FROM_SPI_DONE AUTOCALIB_DONE |
PF_INIT_MONITOR_C0
CORERESET_PF_C0_0
|
CLK EXT_RST_N BANK_x_VDDI_STATUS BANK_y_VDDI_STATUS PLL_POWERDOWN_B PLL_LOCK FABRIC_RESET_N SS_BUSY INIT_DONE FF_US_RESTORE FPGA_POR_N |
CORERESET_PF_C0
Display_Controller_C0_0
|
FRAME_END_O H_SYNC_O RESETN_I V_SYNC_O SYS_CLK_I V_ACTIVE_O ENABLE_I DATA_TRIGGER_O H_RES_O[15:0] V_RES_O[15:0] |
Display_Controller_C0
pattern_generator_verilog_pattern_0
|
DATA_VALID_O SYS_CLK_I FRAME_END_O RESET_N_I LINE_END_O DATA_EL_I RED_O[7:0] FRAME_END_I GREEN_O[7:0] PATTERN_SEL_I[2:0] ΜΠΛΕ_Ο[7:0] BAYER_O[7:0] |
Test_Pattern_Generator_C1
PF_XCVR_REF_CLK_C0_0
|
RESET_N_I SYS_CLK_I VIDEO_DATA_VALID_I R_CLK_I R_CLK_LOCK G_CLK_I G_CLK_LOCK TMDS_R_O[9:0] B_CLK_I TMDS_G_O[9:0] B_CLK_LOCK TMDS_B_O[9:0] V_SYNC_I XCVR_LANE_0_DATA_O[9:0] H_SYNC_I
DATA_R_I[7:0]
DATA_G_I[7:0]
DATA_B_I[7:0] |
HDMI_TX_C0
PF_TX_PLL_C0_0
PF_XCVR_ERM_C0_0
|
PADs_OUT LANE3_TXD_N CLKS_FROM_TXPLL_0 LANE3_TXD_P LANE0_IN LANE2_TXD_N LANE0_PCS_ARST_N LANE2_TXD_P LANE0_PMA_ARST_N LANE1_TXD_N LANE0_TX_DATA[9:0] LANE1_TXD_P LANE1_IN LANE0_TXD_N LANE1_PCS_ARST_N LANE0_TXD_P LANE1_PMA_ARST_N LANE0_OUT LANE1_TX_DATA[9:0] LANE0_TX_CLK_R LANE2_IN LANE0_TX_CLK_STABLE LANE2_PCS_ARST_N LANE1_OUT LANE2_PMA_ARST_N LANE1_TX_CLK_R LANE2_TX_DATA[9:0] LANE1_TX_CLK_STABLE LANE3_IN LANE2_OUT LANE3_PCS_ARST_N LANE2_TX_CLK_R LANE3_PMA_ARST_N LANE2_TX_CLK_STABLE LANE3_TX_DATA[9:0] LANE3_OUT LANE3_TX_CLK_STABLE |
PF_XCVR_ERM_C0
LANE3_TXD_N LANE3_TXD_P LANE2_TXD_N LANE2_TXD_P LANE1_TXD_N LANE1_TXD_P LANE0_TXD_N LANE0_TXD_P
PATTERN_SEL_I[2:0] REF_CLK_PAD_P REF_CLK_PAD_N
|
REF_CLK_PAD_P REF_CLK_PAD_NREF_CLK |
|
REF_CLKPLL_LOCKCLKS_TO_XCVR |
PF_XCVR_REF_CLK_C0
PF_TX_PLL_C0
Για Πχample, σε διαμορφώσεις 8 bit, τα ακόλουθα στοιχεία αποτελούν μέρος της σχεδίασης: • Το PF_XCVR_ERM (PF_XCVR_ERM_C0_0) έχει διαμορφωθεί για ρυθμό μετάδοσης δεδομένων 1485 Mbps σε λειτουργία PMA μόνο για TX, με το πλάτος δεδομένων να έχει διαμορφωθεί ως 10 bit για λειτουργία 1pxl και Ρολόι αναφοράς 148.5 MHz, με βάση τις ρυθμίσεις του προηγούμενου πίνακα
• Η έξοδος LANE0_TX_CLK_R του PF_XCVR_ERM_C0_0 δημιουργείται ως ρολόι 148.5 MHz, με βάση τις ρυθμίσεις του προηγούμενου πίνακα
• Τα SYS_CLK_I (HDMI_TX_C0, Display_Controller_C0, pattern_generator_C0, CORERESET_PF_C0 και PF_INIT_MONITOR_C0) οδηγούνται από το LANE0_TX_CLK_R, το οποίο είναι 148.5 MHz
• Τα R_CLK_I, G_CLK_I και B_CLK_I οδηγούνται από τους LANE3_TX_CLK_R, LANE2_TX_CLK_R και LANE1_TX_CLK_R, αντίστοιχα
Οδηγός χρήσης
DS50003319C – 19
© 2024 Microchip Technology Inc. και οι θυγατρικές της
Ενοποίηση συστήματος
Sample ενσωμάτωση για, g_BITS_PER_COMPONENT = 8 και g_PIXELS_PER_CLK = 4. Για π.χ.ample, σε διαμορφώσεις 8 bit, τα ακόλουθα στοιχεία αποτελούν μέρος της σχεδίασης: • Το PF_XCVR_ERM (PF_XCVR_ERM_C0_0) έχει διαμορφωθεί για ρυθμό μετάδοσης δεδομένων 2970 Mbps σε λειτουργία PMA για
Μόνο TX, με το πλάτος δεδομένων διαμορφωμένο ως 40-bit για λειτουργία 1pxl και ρολόι αναφοράς 148.5 MHz με βάση τις ρυθμίσεις του προηγούμενου πίνακα
• Η έξοδος LANE0_TX_CLK_R του PF_XCVR_ERM_C0_0 δημιουργείται ως ρολόι 74.25 MHz, με βάση τις ρυθμίσεις του προηγούμενου πίνακα
• Τα SYS_CLK_I (HDMI_TX_C0, Display_Controller_C0, pattern_generator_C0, CORERESET_PF_C0 και PF_INIT_MONITOR_C0) οδηγούνται από το LANE0_TX_CLK_R, το οποίο είναι 148.5 MHz
• Τα R_CLK_I, G_CLK_I και B_CLK_I οδηγούνται από τους LANE3_TX_CLK_R, LANE2_TX_CLK_R και LANE1_TX_CLK_R, αντίστοιχα
HDMI TX Sample Σχεδίαση, όταν έχει ρυθμιστεί σε λειτουργία g_BITS_PER_COMPONENT = 12 Bit και g_PIXELS_PER_CLK = 1 PXL, φαίνεται στο παρακάτω σχήμα.
Εικόνα 6-2. HDMI TX Sample Σχεδιασμός
PF_XCVR_ERM_C0_0
PATTERN_SEL_I[2:0]
REF_CLK_PAD_P REF_CLK_PAD_N
PF_CCC_C1_0
|
REF_CLK_0 OUT0_FABCLK_0PLL_LOCK_0 |
PF_CCC_C1
PF_INIT_MONITOR_C0_0
CORERESET_PF_C0_0
|
CLK EXT_RST_N BANK_x_VDDI_STATUS BANK_y_VDDI_STATUS PLL_POWERDOWN_B PLL_LOCK FABRIC_RESET_N SS_BUSY INIT_DONE FF_US_RESTORE FPGA_POR_N |
CORERESET_PF_C0
Display_Controller_C0_0
|
FRAME_END_O H_SYNC_O RESETN_I V_SYNC_O SYS_CLK_I V_ACTIVE_O ENABLE_I DATA_TRIGGER_O H_RES_O[15:0] V_RES_O[15:0] |
Display_Controller_C0
pattern_generator_verilog_pattern_0
|
DATA_VALID_O SYS_CLK_I FRAME_END_O RESET_N_I LINE_END_O DATA_EL_I RED_O[7:0] FRAME_END_I GREEN_O[7:0] PATTERN_SEL_I[2:0] ΜΠΛΕ_Ο[7:0] BAYER_O[7:0] |
Test_Pattern_Generator_C0
PF_XCVR_REF_CLK_C0_0
|
REF_CLK_PAD_P REF_CLK_PAD_NREF_CLK |
PF_XCVR_REF_CLK_C0
HDMI_TX_0
|
RESET_N_I SYS_CLK_I VIDEO_DATA_VALID_I R_CLK_I R_CLK_LOCK G_CLK_I G_CLK_LOCK TMDS_R_O[9:0] B_CLK_I TMDS_G_O[9:0] B_CLK_LOCK TMDS_B_O[9:0] V_SYNC_I XCVR_LANE_0_DATA_O[9:0] H_SYNC_I
DATA_R_I[11:4]
DATA_G_I[11:4]
DATA_B_I[11:4] |
HDMI_TX_C0
PF_TX_PLL_C0_0
|
PADs_OUT CLKS_FROM_TXPLL_0 LANE3_TXD_N LANE0_IN LANE3_TXD_P LANE0_PCS_ARST_N LANE2_TXD_N LANE0_PMA_ARST_N LANE2_TXD_P LANE0_TX_DATA[9:0] LANE1_TXD_N LANE1_IN LANE1_TXD_P LANE1_PCS_ARST_N LANE0_TXD_N LANE1_PMA_ARST_N LANE0_TXD_P LANE1_TX_DATA[9:0] LANE0_OUT LANE2_IN LANE1_OUT LANE2_PCS_ARST_N LANE1_TX_CLK_R LANE2_PMA_ARST_N LANE1_TX_CLK_STABLE LANE2_TX_DATA[9:0] LANE2_OUT LANE2_TX_CLK_R LANE3_PCS_ARST_N LANE2_TX_CLK_STABLE LANE3_PMA_ARST_N LANE3_OUT LANE3_TX_DATA[9:0] LANE3_TX_CLK_R LANE3_TX_CLK_STABLE |
PF_XCVR_ERM_C0
LANE3_TXD_N LANE3_TXD_P LANE2_TXD_N LANE2_TXD_P LANE1_TXD_N LANE1_TXD_P LANE0_TXD_N LANE0_TXD_P
|
FABRIC_POR_N PCIE_INIT_DONE USRAM_INIT_DONE SRAM_INIT_DONE DEVICE_INIT_DONE XCVR_INIT_DONE USRAM_INIT_FROM_SNVM_DONE USRAM_INIT_FROM_UPROM_DONE USRAM_INIT_FROM_SPI_DONE SRAM_INIT_FROM_SNVM_DONE SRAM_INIT_FROM_UPROM_DONE SRAM_INIT_FROM_SPI_DONE AUTOCALIB_DONE |
|
REF_CLKPLL_LOCKCLKS_TO_XCVR |
PF_INIT_MONITOR_C0
PF_TX_PLL_C0
Sample ενσωμάτωση για, g_BITS_PER_COMPONENT > 8 και g_PIXELS_PER_CLK = 1. Για π.χ.ample, σε διαμορφώσεις 12-bit, τα ακόλουθα στοιχεία αποτελούν μέρος του σχεδιασμού:
• Το PF_XCVR_ERM (PF_XCVR_ERM_C0_0) έχει διαμορφωθεί για ρυθμό μετάδοσης δεδομένων 111.375 Mbps σε λειτουργία PMA μόνο για TX, με το πλάτος δεδομένων να έχει διαμορφωθεί ως 10 bit για λειτουργία 1pxl και 1113.75 Mbps ρολόι αναφοράς, με βάση το Πίνακας 6-1 ρυθμίσεις
• Η έξοδος LANE1_TX_CLK_R του PF_XCVR_ERM_C0_0 δημιουργείται ως ρολόι 111.375 MHz, με βάση την Πίνακας 6-1 ρυθμίσεις
• Τα R_CLK_I, G_CLK_I και B_CLK_I οδηγούνται από τους LANE3_TX_CLK_R, LANE2_TX_CLK_R και LANE1_TX_CLK_R, αντίστοιχα
• Το PF_CCC_C0 δημιουργεί ένα ρολόι με το όνομα OUT0_FABCLK_0, με συχνότητα 74.25 MHz, όταν το ρολόι εισόδου είναι 111.375 MHz, το οποίο οδηγείται από το LANE1_TX_CLK_R
• Το SYS_CLK_I (HDMI_TX_C0, Display_Controller_C0, pattern_generator_C0, CORERESET_PF_C0 και PF_INIT_MONITOR_C0) οδηγείται από OUT0_FABCLK_0, που είναι 74.25 MHz
Sample ενσωμάτωση για, g_BITS_PER_COMPONENT > 8 και g_PIXELS_PER_CLK = 4. Για π.χ.ample, σε διαμορφώσεις 12-bit, τα ακόλουθα στοιχεία αποτελούν μέρος του σχεδιασμού:
• Το PF_XCVR_ERM (PF_XCVR_ERM_C0_0) έχει διαμορφωθεί για ρυθμό μετάδοσης δεδομένων 4455 Mbps σε λειτουργία PMA μόνο για TX, με το πλάτος δεδομένων να έχει διαμορφωθεί ως 40 bit για λειτουργία 4pxl και ρολόι αναφοράς 111.375 MHz, με βάση το Πίνακας 6-1 ρυθμίσεις
• Η έξοδος LANE1_TX_CLK_R του PF_XCVR_ERM_C0_0 δημιουργείται ως ρολόι 111.375 MHz, με βάση την Πίνακας 6-1 ρυθμίσεις
Οδηγός χρήσης
DS50003319C – 20
© 2024 Microchip Technology Inc. και οι θυγατρικές της
Ενοποίηση συστήματος
• Τα R_CLK_I, G_CLK_I και B_CLK_I οδηγούνται από τους LANE3_TX_CLK_R, LANE2_TX_CLK_R και LANE1_TX_CLK_R, αντίστοιχα
• Το PF_CCC_C0 δημιουργεί ένα ρολόι με το όνομα OUT0_FABCLK_0, με συχνότητα 74.25 MHz, όταν το ρολόι εισόδου είναι 111.375 MHz, το οποίο οδηγείται από το LANE1_TX_CLK_R
• Το SYS_CLK_I (HDMI_TX_C0, Display_Controller_C0, pattern_generator_C0, CORERESET_PF_C0 και PF_INIT_MONITOR_C0) οδηγείται από OUT0_FABCLK_0, που είναι 74.25 MHz
Οδηγός χρήσης
DS50003319C – 21
© 2024 Microchip Technology Inc. και οι θυγατρικές της
Ιστορικό αναθεώρησης
7. Ιστορικό αναθεώρησης (Κάνε μια ερώτηση)
Το ιστορικό αναθεωρήσεων περιγράφει τις αλλαγές που εφαρμόστηκαν στο έγγραφο. Οι αλλαγές παρατίθενται με αναθεώρηση, ξεκινώντας από την πιο πρόσφατη δημοσίευση.
Πίνακας 7-1. Ιστορικό αναθεώρησης
|
Αναθεώρηση |
Ημερομηνία |
Περιγραφή |
|
C |
05/2024 |
Ακολουθεί η λίστα των αλλαγών στην αναθεώρηση Γ του εγγράφου: • Ενημερώθηκε Εισαγωγή τμήμα • Καταργήθηκαν οι πίνακες χρήσης πόρων για ένα pixel και τέσσερα pixel και προστέθηκαν Πίνακας 2 και Πίνακας 3 in 1. Αξιοποίηση πόρων τμήμα • Ενημερώθηκε Πίνακας 3-1 στο 3.1. Παράμετροι διαμόρφωσης τμήμα • Προστέθηκε Πίνακας 3-6 και Πίνακας 3-7 στο 3.2. λιμάνια τμήμα • Προστέθηκε 6. Ενοποίηση συστήματος τμήμα |
|
B |
|
09/2022 Ακολουθεί ο κατάλογος των αλλαγών στην αναθεώρηση Β του εγγράφου: • Ενημερώθηκε το περιεχόμενο των Δυνατοτήτων και Εισαγωγή • Προστέθηκε Εικόνα 2-2 για απενεργοποιημένη λειτουργία ήχου • Προστέθηκε Πίνακας 3-4 και Πίνακας 3-5 • Ενημερώθηκε η Πίνακας 3-2 και Πίνακας 3-3 • Ενημερώθηκε Πίνακας 3-1 • Ενημερώθηκε 1. Αξιοποίηση πόρων • Ενημερώθηκε Εικόνα 1-1 • Ενημερώθηκε Εικόνα 5-3 |
|
A |
|
04/2022 Ακολουθεί ο κατάλογος των αλλαγών στην αναθεώρηση Α του εγγράφου: • Το έγγραφο μετεγκαταστάθηκε στο πρότυπο Microchip • Ο αριθμός εγγράφου ενημερώθηκε σε DS50003319 από 50200863 |
|
2.0 |
— |
Ακολουθεί μια σύνοψη των αλλαγών που έγιναν σε αυτήν την αναθεώρηση. • Ενότητες Προστέθηκαν λειτουργίες και Υποστηριζόμενες οικογένειες |
|
1.0 |
|
08/2021 Αρχική αναθεώρηση |
Οδηγός χρήσης
DS50003319C – 22
© 2024 Microchip Technology Inc. και οι θυγατρικές της
Υποστήριξη FPGA μικροτσίπ
Η ομάδα προϊόντων Microchip FPGA υποστηρίζει τα προϊόντα της με διάφορες υπηρεσίες υποστήριξης, όπως Εξυπηρέτηση Πελατών, Κέντρο τεχνικής υποστήριξης πελατών, webιστοσελίδα και γραφεία πωλήσεων σε όλο τον κόσμο. Προτείνεται στους πελάτες να επισκεφτούν τους διαδικτυακούς πόρους του Microchip πριν επικοινωνήσουν με την υποστήριξη, καθώς είναι πολύ πιθανό τα ερωτήματά τους να έχουν ήδη απαντηθεί.
Επικοινωνήστε με το Κέντρο Τεχνικής Υποστήριξης μέσω του webτοποθεσία στο www.microchip.com/support. Αναφέρετε τον αριθμό ανταλλακτικού συσκευής FPGA, επιλέξτε την κατάλληλη κατηγορία περίπτωσης και μεταφορτώστε το σχέδιο files κατά τη δημιουργία θήκης τεχνικής υποστήριξης.
Επικοινωνήστε με την Εξυπηρέτηση Πελατών για μη τεχνική υποστήριξη προϊόντων, όπως τιμολόγηση προϊόντων, αναβαθμίσεις προϊόντων, πληροφορίες ενημέρωσης, κατάσταση παραγγελίας και εξουσιοδότηση.
• Από τη Βόρεια Αμερική, τηλεφωνήστε 800.262.1060
• Από τον υπόλοιπο κόσμο, καλέστε 650.318.4460
• Φαξ, από οπουδήποτε στον κόσμο, 650.318.8044
Πληροφορίες μικροτσίπ
Το μικροτσίπ Webτοποθεσία
Το Microchip παρέχει ηλεκτρονική υποστήριξη μέσω της εταιρείας μας webτοποθεσία στο www.microchip.com/. Αυτό webο ιστότοπος χρησιμοποιείται για τη δημιουργία files και πληροφορίες εύκολα διαθέσιμες στους πελάτες. Μερικό από το διαθέσιμο περιεχόμενο περιλαμβάνει:
• Υποστήριξη προϊόντων – Φύλλα δεδομένων και σφάλματα, σημειώσεις εφαρμογής και sampπρογράμματα, πόροι σχεδιασμού, οδηγοί χρήστη και έγγραφα υποστήριξης υλικού, πιο πρόσφατες εκδόσεις λογισμικού και αρχειοθετημένο λογισμικό
• Γενική Τεχνική Υποστήριξη – Συχνές ερωτήσεις (FAQs), αιτήματα τεχνικής υποστήριξης, διαδικτυακές ομάδες συζήτησης, λίστα μελών προγράμματος συνεργατών σχεδιασμού μικροτσίπ
• Επιχείρηση Microchip – Οδηγοί επιλογής προϊόντων και παραγγελιών, τελευταία δελτία τύπου Microchip, λίστα σεμιναρίων και εκδηλώσεων, καταχωρίσεις γραφείων πωλήσεων Microchip, διανομέων και αντιπροσώπων εργοστασίων
Υπηρεσία ειδοποιήσεων αλλαγής προϊόντος
Η υπηρεσία ειδοποίησης αλλαγής προϊόντος της Microchip βοηθά τους πελάτες να ενημερώνονται για τα προϊόντα Microchip. Οι συνδρομητές θα λαμβάνουν ειδοποίηση μέσω email κάθε φορά που υπάρχουν αλλαγές, ενημερώσεις, αναθεωρήσεις ή σφάλματα που σχετίζονται με μια συγκεκριμένη οικογένεια προϊόντων ή ένα εργαλείο ανάπτυξης που ενδιαφέρει.
Για να εγγραφείτε, μεταβείτε στο www.microchip.com/pcn και ακολουθήστε τις οδηγίες εγγραφής. Υποστήριξη Πελατών
Οι χρήστες των προϊόντων Microchip μπορούν να λάβουν βοήθεια μέσω πολλών καναλιών: • Διανομέας ή Αντιπρόσωπος
• Τοπικό Γραφείο Πωλήσεων
• Μηχανικός Ενσωματωμένων Λύσεων (ESE)
• Τεχνική υποστήριξη
Οι πελάτες θα πρέπει να επικοινωνήσουν με τον διανομέα, τον αντιπρόσωπό τους ή την ESE για υποστήριξη. Τα τοπικά γραφεία πωλήσεων είναι επίσης διαθέσιμα για να βοηθήσουν τους πελάτες. Σε αυτό το έγγραφο περιλαμβάνεται κατάλογος γραφείων πωλήσεων και τοποθεσιών.
Διατίθεται τεχνική υποστήριξη μέσω του website στη διεύθυνση: www.microchip.com/support Δυνατότητα προστασίας κωδικών συσκευών μικροτσίπ
Σημειώστε τις ακόλουθες λεπτομέρειες της δυνατότητας προστασίας κωδικών σε προϊόντα Microchip:
Οδηγός χρήσης
DS50003319C – 23
© 2024 Microchip Technology Inc. και οι θυγατρικές της
• Τα προϊόντα μικροτσίπ πληρούν τις προδιαγραφές που περιέχονται στο συγκεκριμένο φύλλο δεδομένων μικροτσίπ τους.
• Η Microchip πιστεύει ότι η οικογένεια προϊόντων της είναι ασφαλής όταν χρησιμοποιείται με τον προβλεπόμενο τρόπο, εντός των προδιαγραφών λειτουργίας και υπό κανονικές συνθήκες.
• Το μικροτσίπ εκτιμά και προστατεύει επιθετικά τα δικαιώματα πνευματικής ιδιοκτησίας του. Οι προσπάθειες παραβίασης των χαρακτηριστικών προστασίας κωδικών του προϊόντος Microchip απαγορεύονται αυστηρά και ενδέχεται να παραβιάζουν τον Νόμο για τα δικαιώματα πνευματικής ιδιοκτησίας στην ψηφιακή εποχή.
• Ούτε το Microchip ούτε οποιοσδήποτε άλλος κατασκευαστής ημιαγωγών μπορεί να εγγυηθεί την ασφάλεια του κώδικά του. Η προστασία του κωδικού δεν σημαίνει ότι εγγυόμαστε ότι το προϊόν είναι «άθραυστο». Η προστασία κωδικών εξελίσσεται συνεχώς. Η Microchip δεσμεύεται να βελτιώνει συνεχώς τα χαρακτηριστικά προστασίας κωδικών των προϊόντων μας.
Νομική ειδοποίηση
Αυτή η δημοσίευση και οι πληροφορίες στο παρόν μπορούν να χρησιμοποιηθούν μόνο με προϊόντα Microchip, συμπεριλαμβανομένου του σχεδιασμού, της δοκιμής και της ενσωμάτωσης προϊόντων Microchip στην εφαρμογή σας. Η χρήση αυτών των πληροφοριών με οποιονδήποτε άλλο τρόπο παραβιάζει αυτούς τους όρους. Οι πληροφορίες σχετικά με τις εφαρμογές συσκευών παρέχονται μόνο για τη δική σας διευκόλυνση και ενδέχεται να αντικατασταθούν από ενημερώσεις. Είναι δική σας ευθύνη να διασφαλίσετε ότι η αίτησή σας πληροί τις προδιαγραφές σας. Επικοινωνήστε με το τοπικό γραφείο πωλήσεων Microchip για πρόσθετη υποστήριξη ή λάβετε πρόσθετη υποστήριξη στο www.microchip.com/en-us/support/design-help/ client-support-services.
ΑΥΤΕΣ ΟΙ ΠΛΗΡΟΦΟΡΙΕΣ ΠΑΡΕΧΟΝΤΑΙ ΑΠΟ ΤΟ MICROCHIP «AS IS». Το MICROCHIP ΔΕΝ ΠΑΡΕΧΕΙ ΚΑΜΙΑ ΔΗΛΩΣΗ Ή ΕΓΓΥΗΣΗ ΟΠΟΙΟΥΔΗΠΟΤΕ ΕΙΔΟΥΣ ΡΗΤΗ Ή ΣΙΩΠΗΡΗ, ΓΡΑΠΤΗ Ή ΠΡΟΦΟΡΙΚΗ, ΝΟΜΙΚΕΣ Ή ΑΛΛΙΩΣ, ΣΧΕΤΙΚΑ ΜΕ ΤΙΣ ΠΛΗΡΟΦΟΡΙΕΣ ΠΟΥ ΠΕΡΙΛΑΜΒΑΝΟΥΝ ΑΛΛΑ ΟΧΙ ΠΕΡΙΟΡΙΣΜΕΝΕΣ ΜΗ ΠΑΡΑΒΙΑΣΗ, ΕΜΠΟΡΕΥΣΙΜΟΤΗΤΑ ΚΑΙ ΚΑΤΑΛΛΗΛΟΤΗΤΑ ΓΙΑ ΣΥΓΚΕΚΡΙΜΕΝΟ ΣΚΟΠΟ Ή ΕΓΓΥΗΣΕΙΣ ΣΧΕΤΙΚΑ ΜΕ ΤΗΝ ΚΑΤΑΣΤΑΣΗ, ΤΗΝ ΠΟΙΟΤΗΤΑ Ή ΤΗΝ ΑΠΟΔΟΣΗ ΤΟΥ.
ΣΕ ΚΑΜΙΑ ΠΕΡΙΠΤΩΣΗ ΔΕΝ ΕΙΝΑΙ ΥΠΕΥΘΥΝΗ Η ΜΙΚΡΟΤΣΙΠ ΓΙΑ ΟΠΟΙΑΔΗΠΟΤΕ ΕΜΜΕΣΗ, ΕΙΔΙΚΗ, ΤΙΜΩΡΙΚΗ, ΣΥΜΠΤΩΜΑΤΙΚΗ Ή ΣΥΝΕΠΕΙΡΗ ΑΠΩΛΕΙΑ, ΖΗΜΙΑ, ΚΟΣΤΟΣ Ή ΔΑΠΑΝΗ ΟΠΟΙΟΥΔΗΠΟΤΕ ΕΙΔΟΥΣ ΣΧΕΤΙΚΑ ΜΕ ΤΙΣ Η.Π.Α. ΑΚΟΜΑ ΚΑΙ ΑΝ ΕΧΕΙ ΣΥΜΒΟΥΛΕΥΘΕΙ ΜΙΚΡΟΤΣΙΠ ΓΙΑ ΤΗΝ ΠΙΘΑΝΟΤΗΤΑ Ή ΟΙ ΒΛΑΒΕΣ ΕΙΝΑΙ ΠΡΟΒΛΕΠΤΕΣ. ΣΤΟΝ ΠΛΗΡΗ ΒΑΘΜΟ ΠΟΥ ΕΠΙΤΡΕΠΕΤΑΙ ΑΠΟ ΤΟ ΝΟΜΟ, Η ΣΥΝΟΛΙΚΗ ΕΥΘΥΝΗ ΤΗΣ ΜΙΚΡΟΤΣΙΠ ΓΙΑ ΟΛΕΣ ΤΙΣ ΑΠΑΙΤΗΣΕΙΣ ΜΕ ΟΠΟΙΟΔΗΠΟΤΕ ΤΡΟΠΟ ΣΧΕΤΙΚΑ ΜΕ ΤΙΣ ΠΛΗΡΟΦΟΡΙΕΣ Ή ΤΗ ΧΡΗΣΗ ΤΟΥ ΔΕΝ ΘΑ ΥΠΕΡΒΑΙΝΕΙ ΤΟ ΠΟΣΟ ΤΩΝ ΤΕΛΩΝ, ΕΑΝ ΥΠΑΡΧΕΙ, ΑΥΤΟ ΠΟΛΥ ΑΥΤΟ ΠΛΗΡΟΦΟΡΙΕΣ.
Η χρήση των συσκευών Microchip σε εφαρμογές υποστήριξης ζωής ή/και ασφάλειας είναι εξ ολοκλήρου με κίνδυνο του αγοραστή και ο αγοραστής συμφωνεί να υπερασπιστεί, να αποζημιώσει και να διατηρήσει το αβλαβές Microchip από οποιαδήποτε ζημιά, αξιώσεις, κοστούμια ή έξοδα που προκύπτουν από αυτή τη χρήση. Καμία άδεια δεν μεταβιβάζεται, σιωπηρά ή με άλλο τρόπο, βάσει οποιωνδήποτε δικαιωμάτων πνευματικής ιδιοκτησίας Microchip, εκτός εάν αναφέρεται διαφορετικά.
Εμπορικά σήματα
Το όνομα και το λογότυπο Microchip, το λογότυπο Microchip, Adaptec, AVR, λογότυπο AVR, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LinktyS, LANMDX, ma MediaLB, megaAVR, Microsemi, λογότυπο Microsemi, MOST, MOST λογότυπο, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, λογότυπο PIC32, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST, SST Logoymri, , SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron και XMEGA είναι σήματα κατατεθέντα της Microchip Technology Incorporated στις ΗΠΑ και σε άλλες χώρες.
AgileSwitch, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed Control, HyperLight Load, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, ProASIC Plus logo, Quiet-Wire, SyncFord, SmartWorld Τα TimeCesium, TimeHub, TimePictra, TimeProvider και ZL είναι σήματα κατατεθέντα της Microchip Technology Incorporated στις Η.Π.Α.
Καταστολή γειτονικού κλειδιού, AKS, Αναλογικό για την ψηφιακή εποχή, οποιοσδήποτε πυκνωτής, AnyIn, AnyOut, Αυξημένη εναλλαγή, BlueSky, BodyCom, Clockstudio, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, DEMPICPmicler, CryptoCompanion.
Οδηγός χρήσης
DS50003319C – 24
© 2024 Microchip Technology Inc. και οι θυγατρικές της
Μέση αντιστοίχιση, DAM, ECAN, Espresso T1S, EtherGREEN, EyeOpen, GridTime, IdealBridge, IGaT, σειριακός προγραμματισμός εντός κυκλώματος, ICSP, INICnet, Έξυπνος παραλληλισμός, IntelliMOS, Συνδεσιμότητα μεταξύ chip, JitterBlocker-Link-Play, maxCrypto, μέγView, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB Πιστοποιημένο λογότυπο, MPLIB, MPLINK, mSiC, MultiTRAK, NetDetach, Δημιουργία παντογνωστικού κώδικα, PICDEM, PICDEM.net, PICkit, PICtail, Power MOS IV, Power MOS 7, PowerSiliconmart, , QMatrix, REAL ICE, Ripple Blocker, RTAX, RTG4, SAM-ICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, Total Endurance , Trusted Time, TSHARC, Turing, USBCheck, VariSense, VectorBlox, VeriPHY, ViewΤα Span, WiperLock, XpressConnect και ZENA είναι εμπορικά σήματα της Microchip Technology Incorporated στις ΗΠΑ και σε άλλες χώρες.
Το SQTP είναι σήμα εξυπηρέτησης της Microchip Technology Incorporated στις ΗΠΑ
Τα σήματα Adaptec, Frequency on Demand, Silicon Storage Technology και Symmcom είναι σήματα κατατεθέντα της Microchip Technology Inc. σε άλλες χώρες.
Το GestIC είναι σήμα κατατεθέν της Microchip Technology Germany II GmbH & Co. KG, θυγατρικής της Microchip Technology Inc., σε άλλες χώρες.
Όλα τα άλλα εμπορικά σήματα που αναφέρονται στο παρόν αποτελούν ιδιοκτησία των αντίστοιχων εταιρειών τους. © 2024, Microchip Technology Incorporated και οι θυγατρικές της. Ολα τα δικαιώματα διατηρούνται. ISBN:
Σύστημα Διαχείρισης Ποιότητας
Για πληροφορίες σχετικά με τα Συστήματα Διαχείρισης Ποιότητας της Microchip, επισκεφθείτε www.microchip.com/quality.
Οδηγός χρήσης
DS50003319C – 25
© 2024 Microchip Technology Inc. και οι θυγατρικές της
Πωλήσεις και εξυπηρέτηση σε όλο τον κόσμο
ΑΜΕΡΙΚΗ ΑΣΙΑ/ΕΙΡΗΝΙΚΟΣ ΑΣΙΑ/ΕΙΡΗΝΙΚΟΣ ΕΥΡΩΠΗ
Εταιρικό Γραφείο
2355 West Chandler Blvd. Chandler, AZ 85224-6199 Τηλ: 480-792-7200
Φαξ: 480-792-7277
Τεχνική Υποστήριξη:
www.microchip.com/support Web Διεύθυνση:
Ατλάντα
Duluth, GA
Τηλ: 678-957-9614
Φαξ: 678-957-1455
Όστιν, Τέξας
Τηλ: 512-257-3370
Βοστώνη
Westborough, MA
Τηλ: 774-760-0087
Φαξ: 774-760-0088
Σικάγο
Itasca, IL
Τηλ: 630-285-0071
Φαξ: 630-285-0075
Ντάλας
Addison, Τέξας
Τηλ: 972-818-7423
Φαξ: 972-818-2924
Ντιτρόιτ
Novi, MI
Τηλ: 248-848-4000
Χιούστον, Τέξας
Τηλ: 281-894-5983
Ινδιανάπολη
Noblesville, IN
Τηλ: 317-773-8323
Φαξ: 317-773-5453
Τηλ: 317-536-2380
Λος Άντζελες
Mission Viejo, CA
Τηλ: 949-462-9523
Φαξ: 949-462-9608
Τηλ: 951-273-7800
Raleigh, NC
Τηλ: 919-844-7510
Νέα Υόρκη, Νέα Υόρκη
Τηλ: 631-435-6000
Σαν Χοσέ, Καλιφόρνια
Τηλ: 408-735-9110
Τηλ: 408-436-4270
Καναδάς – Τορόντο
Τηλ: 905-695-1980
Φαξ: 905-695-2078
Αυστραλία – Σίδνεϊ Τηλ: 61-2-9868-6733 Κίνα – Πεκίνο
Τηλ: 86-10-8569-7000 Κίνα – Τσενγκντού
Τηλ: 86-28-8665-5511 Κίνα – Τσονγκκίνγκ Τηλ: 86-23-8980-9588 Κίνα – Ντονγκουάν Τηλ: 86-769-8702-9880 Κίνα – Γκουανγκζού Τηλ: 86-20-8755-8029 Κίνα – Χανγκζού Τηλ: 86-571-8792-8115 Κίνα – ΕΔΠ Χονγκ Κονγκ Τηλ: 852-2943-5100 Κίνα – Ναντζίνγκ
Τηλ: 86-25-8473-2460 Κίνα – Κινγκντάο
Τηλ: 86-532-8502-7355 Κίνα – Σαγκάη
Τηλ: 86-21-3326-8000 Κίνα – Σενγιάνγκ Τηλ: 86-24-2334-2829 Κίνα – Σενζέν Τηλ: 86-755-8864-2200 Κίνα – Σούτζου
Τηλ: 86-186-6233-1526 Κίνα – Γουχάν
Τηλ: 86-27-5980-5300 Κίνα – Xian
Τηλ: 86-29-8833-7252 Κίνα – Ξιαμέν
Τηλ: 86-592-2388138 Κίνα – Ζουχάι
Τηλ: 86-756-3210040
Ινδία – Μπανγκαλόρ
Τηλ: 91-80-3090-4444
Ινδία – Νέο Δελχί
Τηλ: 91-11-4160-8631
Ινδία - Πούνε
Τηλ: 91-20-4121-0141
Ιαπωνία – Οσάκα
Τηλ: 81-6-6152-7160
Ιαπωνία – Τόκιο
Τηλ: 81-3-6880- 3770
Κορέα – Daegu
Τηλ: 82-53-744-4301
Κορέα – Σεούλ
Τηλ: 82-2-554-7200
Μαλαισία - Κουάλα Λουμπούρ Τηλ: 60-3-7651-7906
Μαλαισία – Πενάνγκ
Τηλ: 60-4-227-8870
Φιλιππίνες – Μανίλα
Τηλ: 63-2-634-9065
Σιγκαπούρη
Τηλ: 65-6334-8870
Ταϊβάν – Χσιν Τσου
Τηλ: 886-3-577-8366
Ταϊβάν – Καοσιούνγκ
Τηλ: 886-7-213-7830
Ταϊβάν - Ταϊπέι
Τηλ: 886-2-2508-8600
Ταϊλάνδη – Μπανγκόκ
Τηλ: 66-2-694-1351
Βιετνάμ – Χο Τσι Μινχ
Τηλ: 84-28-5448-2100
Οδηγός χρήσης
Αυστρία – Γουέλς
Τηλ: 43-7242-2244-39
Φαξ: 43-7242-2244-393
Δανία – Κοπεγχάγη
Τηλ: 45-4485-5910
Φαξ: 45-4485-2829
Φινλανδία – Espoo
Τηλ: 358-9-4520-820
Γαλλία – Παρίσι
Tel: 33-1-69-53-63-20
Fax: 33-1-69-30-90-79
Γερμανία – Garching
Τηλ: 49-8931-9700
Γερμανία – Χάαν
Τηλ: 49-2129-3766400
Γερμανία – Χάιλμπρον
Τηλ: 49-7131-72400
Γερμανία – Καρλσρούη
Τηλ: 49-721-625370
Γερμανία – Μόναχο
Tel: 49-89-627-144-0
Fax: 49-89-627-144-44
Γερμανία – Ρόζενχαϊμ
Τηλ: 49-8031-354-560
Ισραήλ – Χοντ Χασαρόν
Τηλ: 972-9-775-5100
Ιταλία – Μιλάνο
Τηλ: 39-0331-742611
Φαξ: 39-0331-466781
Ιταλία – Πάδοβα
Τηλ: 39-049-7625286
Ολλανδία – Drunen
Τηλ: 31-416-690399
Φαξ: 31-416-690340
Νορβηγία – Τρόντχαϊμ
Τηλ: 47-72884388
Πολωνία – Βαρσοβία
Τηλ: 48-22-3325737
Ρουμανία – Βουκουρέστι
Tel: 40-21-407-87-50
Ισπανία - Μαδρίτη
Tel: 34-91-708-08-90
Fax: 34-91-708-08-91
Σουηδία – Γκέτεμπεργκ
Tel: 46-31-704-60-40
Σουηδία – Στοκχόλμη
Τηλ: 46-8-5090-4654
Ηνωμένο Βασίλειο – Wokingham
Τηλ: 44-118-921-5800
Φαξ: 44-118-921-5820
DS50003319C – 26
© 2024 Microchip Technology Inc. και οι θυγατρικές της
Έγγραφα / Πόροι
 |
MICROCHIP DS50003319C-13 Ethernet HDMI TX IP [pdf] Οδηγός χρήστη DS50003319C - 13, DS50003319C - 2, DS50003319C - 3, DS50003319C-13 Ethernet HDMI TX IP, DS50003319C-13, Ethernet HDMI TX IP, HDMI TX |
